CN106130550A - 一种10位元高精度dac电流源阵列及其布局方法 - Google Patents

一种10位元高精度dac电流源阵列及其布局方法 Download PDF

Info

Publication number
CN106130550A
CN106130550A CN201610455309.9A CN201610455309A CN106130550A CN 106130550 A CN106130550 A CN 106130550A CN 201610455309 A CN201610455309 A CN 201610455309A CN 106130550 A CN106130550 A CN 106130550A
Authority
CN
China
Prior art keywords
current source
array
component
subarray
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610455309.9A
Other languages
English (en)
Other versions
CN106130550B (zh
Inventor
武鹏斌
孙玉龙
梁仁荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Derui Zhixin Electronic Technology Co Ltd
Original Assignee
Nanjing Derui Zhixin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Derui Zhixin Electronic Technology Co Ltd filed Critical Nanjing Derui Zhixin Electronic Technology Co Ltd
Priority to CN201610455309.9A priority Critical patent/CN106130550B/zh
Publication of CN106130550A publication Critical patent/CN106130550A/zh
Application granted granted Critical
Publication of CN106130550B publication Critical patent/CN106130550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种10位元高精度DAC电流源阵列及其布局方法，先生成一个等待旋转的镜像，替代等变换的16*16子阵列Z，并将其通过多次变换后得到各个16*16子阵列再组合成最终阵列。本发明布局方法能够提高DAC电流源阵列中高低位电流源的匹配性，减小DAC的INL、DNL特性，并且进一步减小了芯片面积，节省空间，还使得电流镜对电流的复制更精准，此外还可以减小寄生电容值，有效的减小MSB与LSB之间转换时产生的突波。并有效提高本发明采用的同重心布局，能够抵消一阶梯度误差的影响，在保证高转换精度，高速度的同时，还能够减小由于系统性误差和随机性误差造成的电流源阵列不匹配，使DAC电路具有更优性能。

Description

一种10位元高精度DAC电流源阵列及其布局方法
技术领域
本发明属于半导体集成电路技术领域，涉及电流舵型数模转换器的电流源阵列布局技术，具体涉及适用于10位元DAC电流源阵列及布局方法。
背景技术
DAC 即数模转换器(Digital-to- Analog Converter)，对该模块的研究和应用主要集中在电流源结构的研究，其重点和难点在研究其不匹配性，匹配良好的DAC具有良好的静态与动态特征，可以应用于需要高灵敏度的雷达，通信，电子对抗等电子系统中。而DAC的不匹配包括随机性不匹配和系统性不匹配两种情况，随机误差主要由一些随机因素造成，例如元件尺寸，掺杂，氧化层厚度及其他影响元件参数的微观波动，通常可以通过增加元件面积的方式来降低随机性不匹配给电路带来的不利影响；系统误差又称为梯度误差，是由于工艺中的工艺异变，接触电阻，电流的不均匀流动，扩散的相互影响，机械应力，温度梯度等因素造成的。随着版图面积的提升，系统性不匹配对电路的影响会变得越来越严重，这时就需要一个精确的布局来消除系统性不匹配的影响。因此，电流源的版图布局至关重要，直接影响该模块的性能指标。而现有10位元电流源阵列版图存在高低位电流源匹配性不佳的问题，且系统性误差和随机性误差较大。
发明内容
为解决上述问题，本发明公开了一种电流源阵列的布局方法，应用于10位元高精度DAC电流源，明显改善了误差累积现象及其静态特性INL、DNL的线性问题。
为了达到上述目的，本发明提供如下技术方案：
一种10位元高精度DAC电流源阵列布局方法，包括如下步骤：
步骤1，按从小到大的顺序将1-16数字从左向右排列成一行，然后复制第一行数字得到第二行，复制得到的第二行数字整体向右移动一位，将超出第一行长度的第二行右边位数整体平移到第二行的左边，通过上述方式逐行复制到第16行，从而得到16*16的电流源阵列排布；
步骤2，在步骤1得到的阵列排布中，沿着右下角到左上角的对角线由下而上依次将1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位电流源的排布方式，从而得到子阵列Z；
步骤3：将子阵列Z沿顺时针旋转180º得到子阵列Z1，用DUMMY管A´代替A在子阵列Z中的位置；
步骤4：将子阵列Z中的A用B代替，然后将该子阵列沿Y轴对称翻转，得到子阵列Z2；
步骤5：将子阵列Z2沿顺时针方向旋转180º得到子阵列Z3，
步骤6：按照图5所示的格局将Z阵列设置在左上角， Z2阵列设置在右上角，Z3阵列设置在左下角，Z1阵列设置在右下角，得到最终的10位元电流源阵列排布图；
步骤7：按照阵列中的数字排列对应的电路元件，将相应的电流源元件摆放在对应数字的位置上；
步骤8：在阵列周围摆放dummy保护元件。
本发明还提供了一种10位元高精度DAC电流源阵列，包括位于左上角的Z阵列，位于右上角的Z2阵列，位于左下角的Z3阵列，位于右下角的Z1阵列，阵列周围摆放有dummy保护元件；
所述Z阵列中自右下角至左上角的对角线上自下而上设置有低电流源A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列；
所述Z1阵列自左上角至右下角的对角线上自上而下设置有低电流源A´、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始由右至左的递增序列；
所述Z2阵列自左下角至右上角的对角线上自下而上设置有低电流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始右至左的递增序列；
所述Z3阵列自右上角至左下角的对角线上自上而下设置有低电流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列。
进一步的，所述递增和递减幅度均为1。
与现有技术相比，本发明具有如下优点和有益效果：
本发明布局方法能够提高DAC电流源阵列中高低位电流源的匹配性，减小DAC的INL、DNL特性，并且进一步减小了芯片面积，节省空间，还使得电流镜对电流的复制更精准，此外还可以减小寄生电容值，有效的减小MSB与LSB之间转换时产生的突波。本发明采用的同重心布局，能够抵消一阶梯度误差的影响，在保证高转换精度，高速度的同时，还能够减小由于系统性误差和随机性误差造成的电流源阵列不匹配，使DAC电路具有较好的单调性，失调误差，微分非线性误差（DNL），积分非线性误差（INL），无杂散动态范围（SFDR）以及信噪比（SNR）。
附图说明
图1为子阵列Z示意图。
图2为子阵列Z1示意图。
图3为子阵列Z2示意图。
图4为子阵列Z3示意图。
图5为各子阵列排布图。
图6为本发明方法产生的高精度共重心电流源阵列布局图。
图7为本发明方法产生的高精度布局图INL的MATLAB模拟。
图8为本发明方法产生的高精度布局图DNL的MATLAB模拟。
图9为传统方法高低位电流源转换时的突变波形示意图。
图10为本发明方法高低位电流源转换时的突变波形示意图。
具体实施方式
以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述具体实施方式仅用于说明本发明而不用于限制本发明的范围。
10位的电流舵DAC电流源阵列共需要1024颗电流源元件，组成一个32*32的阵列，本发明首先生成一个等待旋转，镜像，替代等变换的16*16子阵列Z，并将其通过多次变换后得到各个16*16子阵列后按照特定的位置关系组合成最终阵列，本发明通过以下步骤布局8位元高精度DAC电流源阵列：
步骤1：生成16*16（行*列）子阵列Z。
按从小到大的顺序将1-16数字从左向右排列成一行，然后复制第一行数字得到第二行，复制得到的第二行数字整体向右移动一位，将超出第一行长度的第二行右边位数整体平移到第二行的左边，平移到左边的数字按从小到大的顺序从左向右排列。随后复制第二行数字得到第三行，复制得到的第三行数字整体右移一位，将超出第二行长度的第三行右边位数整体平移到第三行的左边，平移过去的数字按从小到大的顺序从左向右排列……通过上述方式继续复制到第16行，从而得到16*16的电流源阵列排布。
步骤2：替换电流源。
由于4位高位电流源实际只需要15个电流源，所以在得到的16*16电流源阵列中将数字1用低位电流源（用A-F表示低位电流源的1-6位）代替。
具体方法如下：
沿着16*16电流源阵列右下角到左上角的对角线由下而上依次将1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位电流源的排布方式。至此，我们得到子阵列Z；如图1所示。
步骤3：生成子阵列Z1。
将子阵列Z沿顺时针旋转180º得到子阵列Z1，由于A在电流源阵列中只有一位电流源，所以在子阵列Z1中用DUMMY管A´代替A在子阵列Z中的位置；如图2所示。
步骤4：将子阵列Z中的A用B代替，然后将该子阵列沿Y轴对称翻转，得到子阵列Z2；如图3所示。
步骤5：将子阵列Z2沿顺时针方向旋转180º得到子阵列Z3，如图4所示。
步骤6：按照图5所示的格局将Z阵列设置在左上角， Z2阵列设置在右上角，Z3阵列设置在左下角，Z1阵列设置在右下角，得到最终的10位元电流源阵列排布图。
步骤7：按照阵列中的数字排列对应的电路元件，将相应的电流源元件摆放在对应数字的位置上。
步骤8：在阵列周围还需摆放dummy保护元件，如图6所示。同时，在实际版图的绘制中还要注意IR Drop的影响，可以利用二进制树的方式平均每一个元件上的IR Drop。
最终得到的阵列包括位于左上角的Z阵列，位于右上角的Z2阵列，位于左下角的Z3阵列，位于右下角的Z1阵列，最终得到的阵列周围摆放有dummy保护元件。上述Z，Z1，Z2，Z3阵列均为16*16阵列，
具体地说，Z阵列中自右下角至左上角的对角线上设置有低电流源，其余位置上设有电路元件。这些低电流源自下而上依次为A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列。递增和递减幅度均为1，下同。
Z1阵列自左上角至右下角的对角线上设置有低电流源，其余位置上设有电路元件。这些低电流源自上而下依次为A´、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始由右至左的递增序列。
Z2阵列自左下角至右上角的对角线上设置有低电流源，其余位置上设有电路元件。这些低电流源自下而上依次为B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始右至左的递增序列。
Z3阵列自右上角至左下角的对角线上设置有低电流源，其余位置上设有电路元件。这些低电流源自上而下依次为B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F 。在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列。
图7为本发明方法产生的高精度布局图INL的MATLAB模拟；图8为本发明方法产生的高精度布局图DNL的MATLAB模拟；由图中可见，DAC的INL、DNL静态特性明显减小，显著改善了阵列误差累积现象。图9为传统方法高低位电流源转换时的突变波形示意图；图10为本发明方法高低位电流源转换时的突变波形示意图，显然，与传统方法相比，利用本发明电流源版图布局方法可以明显的减弱高低位电流源转换时的突变现象。
本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (3)

1.一种10位元高精度DAC电流源阵列的布局方法，其特征在于，包括如下步骤：
步骤1，按从小到大的顺序将1-16数字从左向右排列成一行，然后复制第一行数字得到第二行，复制得到的第二行数字整体向右移动一位，将超出第一行长度的第二行右边位数整体平移到第二行的左边，通过上述方式逐行复制到第16行，从而得到16*16的电流源阵列排布；
步骤2，在步骤1得到的阵列排布中，沿着右下角到左上角的对角线由下而上依次将1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位电流源的排布方式，从而得到子阵列Z；
步骤3：将子阵列Z沿顺时针旋转180º得到子阵列Z1，用DUMMY管A´代替A在子阵列Z中的位置；
步骤4：将子阵列Z中的A用B代替，然后将该子阵列沿Y轴对称翻转，得到子阵列Z2；
步骤5：将子阵列Z2沿顺时针方向旋转180º得到子阵列Z3，
步骤6：按照图5所示的格局将Z阵列设置在左上角， Z2阵列设置在右上角，Z3阵列设置在左下角，Z1阵列设置在右下角，得到最终的10位元电流源阵列排布图；
步骤7：按照阵列中的数字排列对应的电路元件，将相应的电流源元件摆放在对应数字的位置上；
步骤8：在阵列周围摆放dummy保护元件。
2.一种10位元高精度DAC电流源阵列，其特征在于：包括位于左上角的Z阵列，位于右上角的Z2阵列，位于左下角的Z3阵列，位于右下角的Z1阵列，阵列周围摆放有dummy保护元件；
所述Z阵列中自右下角至左上角的对角线上自下而上设置有低电流源A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列；
所述Z1阵列自左上角至右下角的对角线上自上而下设置有低电流源A´、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始由右至左的递增序列；
所述Z2阵列自左下角至右上角的对角线上自下而上设置有低电流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自16开始由左至右的递减序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自2开始右至左的递增序列；
所述Z3阵列自右上角至左下角的对角线上自上而下设置有低电流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上设有电路元件，在各行中，当低电流源右侧具有电路元件时，右侧电路元件的数字为自2开始由左至右的递增序列，当低电流源的左侧具有电路元件时，左侧电路元件的数字为自16开始由右至左的递减序列。
3.根据权利要求2所述的10位元高精度DAC电流源阵列，其特征在于：所述递增和递减幅度均为1。
CN201610455309.9A 2016-06-21 2016-06-21 一种10位元高精度dac电流源阵列及其布局方法 Active CN106130550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610455309.9A CN106130550B (zh) 2016-06-21 2016-06-21 一种10位元高精度dac电流源阵列及其布局方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610455309.9A CN106130550B (zh) 2016-06-21 2016-06-21 一种10位元高精度dac电流源阵列及其布局方法

Publications (2)

Publication Number Publication Date
CN106130550A true CN106130550A (zh) 2016-11-16
CN106130550B CN106130550B (zh) 2019-06-07

Family

ID=57268854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610455309.9A Active CN106130550B (zh) 2016-06-21 2016-06-21 一种10位元高精度dac电流源阵列及其布局方法

Country Status (1)

Country Link
CN (1) CN106130550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104673A (zh) * 2017-04-01 2017-08-29 唯捷创芯(天津)电子技术股份有限公司 一种低增益误差电流舵型数模转换器、芯片及通信终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN102571098A (zh) * 2011-12-26 2012-07-11 成都国腾电子技术股份有限公司 D/a转换器电流源阵列的版图排列结构及其排布方法
CN103647556A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 电流舵数模转换器电流源阵列的版图结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494459A (zh) * 2009-02-24 2009-07-29 苏州通创微芯有限公司 用于电流舵数模转换器的高匹配电流源布局
CN102571098A (zh) * 2011-12-26 2012-07-11 成都国腾电子技术股份有限公司 D/a转换器电流源阵列的版图排列结构及其排布方法
CN103647556A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 电流舵数模转换器电流源阵列的版图结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104673A (zh) * 2017-04-01 2017-08-29 唯捷创芯(天津)电子技术股份有限公司 一种低增益误差电流舵型数模转换器、芯片及通信终端

Also Published As

Publication number Publication date
CN106130550B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN103227642B (zh) 逐次逼近寄存器模数转换器
US6720898B1 (en) Current source array for high speed, high resolution current steering DACs
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
EP0898374B1 (en) Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
CN106899299B (zh) 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法
Kuo et al. A switching sequence for linear gradient error compensation in the DAC design
CN109902325B (zh) 一种dac电流源阵列的排列方式及共源电流源阵列版图
WO2016149964A1 (zh) 具有带冗余位的非二进制电容阵列的模数转换器及芯片
Murmann On the use of redundancy in successive approximation A/D converters
CN103095303B (zh) 一种电流型与电压型组合数模转换器
CN108880546B (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN113938135B (zh) 逐次逼近型模数转换器及校准方法
CN106209106A (zh) 一种提高混合电阻电容型模数转换器动态性能的位循环方法
CN105897274A (zh) 一种8位元高精度dac电流源阵列及其布局方法
CN106130550A (zh) 一种10位元高精度dac电流源阵列及其布局方法
Amini et al. A novel online offset-cancellation mechanism in a low-power 6-bit 2GS/s flash-ADC
CN112636755A (zh) 数模转换器电流源、校准装置、校准系统及校准方法
CN102638270B (zh) 14位集成电路dac电流源阵列及其布局方法
CN106330183A (zh) 一种dac电流源阵列排布方法
CN106953638B (zh) 一种比较器输入寄生电容的校正电路
Guan et al. A low-cost digital-domain foreground calibration for high resolution SAR ADCs
CN110677155B (zh) 一种应用于逐次逼近模数转换器的中位选取电容校正方法
Yenuchenko et al. Comparative Analysis of Switching Schemes for 8-bit Arrays in Binary DACs
Ding et al. PASTEL: Parasitic matching-driven placement and routing of capacitor arrays with generalized ratios in charge-redistribution SAR-ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 211800 Jiangsu Nanjing Pukou District Qiaolin street Pukou Economic Development Zone No. 29

Patentee after: NANJING DERUI ZHIXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: Pukou Zhongke innovation Plaza No. 150 District of Nanjing City, Jiangsu province 211899 Pu Road

Patentee before: NANJING DERUI ZHIXIN ELECTRONIC TECHNOLOGY Co.,Ltd.