CN106104827A - 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术 - Google Patents

用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术 Download PDF

Info

Publication number
CN106104827A
CN106104827A CN201480076482.7A CN201480076482A CN106104827A CN 106104827 A CN106104827 A CN 106104827A CN 201480076482 A CN201480076482 A CN 201480076482A CN 106104827 A CN106104827 A CN 106104827A
Authority
CN
China
Prior art keywords
layer
magnetic layer
free magnetic
mtj
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480076482.7A
Other languages
English (en)
Other versions
CN106104827B (zh
Inventor
B·S·多伊尔
D·L·肯克
K·奥乌兹
M·L·多齐
S·苏里
R·S·周
C·C·郭
R·戈利扎德莫亚拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106104827A publication Critical patent/CN106104827A/zh
Application granted granted Critical
Publication of CN106104827B publication Critical patent/CN106104827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

公开了用于形成具有环形接触部以减小临界电流要求的自旋转移扭矩存储器(STTM)元件的技术。所述技术降低了对给定磁性隧道结(MTJ)的临界电流要求，因为环形接触部减小了接触尺寸并增大了局部电流密度，从而减小了转换MTJ的自由磁性层的方向所需的电流。在一些情况下，环形接触部包围防止电流通过的绝缘体层的至少一部分。在这样的情况下，电流穿过环形接触部并且在绝缘体层周围流动以在流经自由磁性层之前增大局部电流密度。绝缘体层可以包括电介质材料，并且在一些情况下是隧道材料，例如氧化镁(MgO)。在一些情况下，对于给定的MTJ，实现了至少10％的临界电流减小。

Description

用于形成具有环形接触部的自旋转移扭矩存储器(STTM)元件 的技术
背景技术
自旋转移扭矩存储器(STTM)器件(例如，自旋转移扭矩随机存取存储器(STT-RAM)器件)使用基于自旋的存储器技术，并且包括可以存储少量信息的磁性隧道结(MTJ)。每个MTJ具有固定层和自由层，并且在自由层中的磁化的方向确定MTJ是否处于高电阻率状态或低电阻率状态(即，是否它存储1或0)。以这种方式，STTM是非易失性类型的存储器。切换MTJ的自由层的磁性方向(例如，在写周期期间)所需的电流被称为临界电流。
附图说明
图1示出了根据本公开内容的一个或多个实施例的形成集成电路的方法。
图2A-H”示出了根据各种实施例的在执行图1的方法时所形成的示例性结构。
图2I-I”分别示出了根据一些实施例的被电气地激活以显示示例性电流流动线的图2H-H”的结构。
图3示出了根据本公开内容的一个或多个实施例的形成集成电路的方法。
图4A-H’示出了根据各种实施例的在执行图3的方法时所形成的示例性结构。
图4I-I’分别示出了根据一些实施例的被电气地激活以显示示例性电流流动线的图4H-H’的结构。
图5示出了根据示例性实施例的借助于使用本文中所公开的技术形成的集成电路结构或器件而实现的计算系统。
具体实施方式
公开了用于形成具有环形接触部以减小临界电流要求的自旋转移扭矩存储器(STTM)元件的技术。所述技术降低了对给定磁性隧道结(MTJ)的临界电流要求，因为环形接触部减小了接触尺寸并增大了局部电流密度，从而减小了转换MTJ的自由磁性层的方向所需的电流。在一些情况下，环形接触部包围防止电流通过的绝缘体层的至少一部分。在这样的情况下，电流穿过环形接触部并且在绝缘体层周围流动以在流经自由磁性层之前增大局部电流密度。绝缘体层可以包括电介质材料，并且在一些情况下是隧道材料，例如氧化镁(MgO)或氧化铝(Al2O3)。在一些情况下，对环形接触部的使用导致对于给定MTJ的至少10％的临界电流减小。鉴于本公开内容将显而易见的，许多构造和变化将是显而易见的。
总体概述
如先前所解释的，切换例如自旋转移扭矩存储器(STTM)元件中的磁性隧道结(MTJ)的自由层的磁性方向所需的电流被称为临界电流。减小切换自由层的磁性方向所需的临界电流是合乎需要的，因为穿过STTM位的电流受到例如由一个晶体管-一个电阻器(1T-1R)存储器单元中的晶体管产生的电流限制。此外，相对高的临界电流要求呈现出对商业应用的问题。典型地，需要1-3MA/cm2的数量级的电流密度来在MTJ的自由层中切换磁性方向。可以通过减小存储器元件的尺寸来增大电流密度，从而降低临界电流要求。然而，减小存储器元件的尺寸也会减小这个非易失性存储器的总体稳定性。
因此，并且根据本公开内容的一个或多个实施例，公开了用于形成具有环形接触部以减小对给定MTJ的临界电流要求的STTM元件的技术。这样的技术减小了对于给定MTJ的临界电流要求，因为即使所需的电流密度仅出现在自由层的一部分中MTJ的自由层也可以进行切换，并且减小接触部尺寸(例如，经由环形接触部)增加了局部电流密度。如本文中所使用的术语“环形”通常包括实质上椭圆或圆形环/带形状。然而，如本文中所使用的术语“环形”还可以包括任何空心形状，并且因此如不同地描述的环形接触部不需要局限于实质上椭圆或圆形环/带形状。例如，在一些情况下，环形接触部可以具有实质上正方形或矩形环/带形状。注意，如鉴于本公开内容将显而易见的，如本文中不同地描述的接触部的形状(例如，环形、圆形、椭圆形、正方形、矩形、空心等)是如从集成电路结构的顶部可见的、在MTJ叠置体上向下看的形状。
在一些实施例中，STTM元件的环形接触部包围绝缘体层的至少一部分，其中当元件被电气地激活时，绝缘体层防止电流通过。以这种方式，检测到穿过导电环形接触部和绝缘体层周围的电流流动，从而当电流向下流到自由磁性层中时增大了电流密度，从而导致给定MTJ的临界电流减小。在一些这样的实施例中，绝缘体层可以位于MTJ的自由磁性层上方。例如，如鉴于本公开内容将显而易见的，在一些实施例中，绝缘体层可以直接位于自由磁性层上方或与自由磁性层物理接触，而在其它实施例中，绝缘体可以位于自由磁性层上方并被导电层和/或导电硬掩模层分隔开。如本文中所使用的术语“导电”通常包括在至少电气意义上是导电的(例如，可以传导电流)。
在一些实施例中，绝缘体层可以沉积在自由磁性层上或与自由磁性层物理接触。例如，在一些实施例中，绝缘体层可包括隧道材料层(例如，氧化镁(MgO)或氧化铝(Al2O3))以增加绝缘体层/自由磁性层界面处的STTM元件的稳定性。可以使用其它各种隧道材料，例如适合于在MTJ中的隧道阻挡层的应用的材料。如鉴于本公开内容将显而易见的，在一些这样的实施例中，隧道材料层可以具有防止电流通过的较厚的内部部分(例如，大于1nm)和允许电流通过到自由磁性层的位于环形接触部之下的较薄的外部部分(例如，1nm或更小)。
在一些实施例中，环形接触部(如鉴于本公开内容将显而易见的，其可以由导电间隔体形成)包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。如以上可见的，在一些实施例中，环形接触部表面积包括10-90％的自由磁性层的表面积。如以上可见的，在一些这样的实施例中，绝缘体层(例如，电介质或隧道材料，例如MgO或Al2O3)包括位于环形接触部中的孔，并且因此可以包括90-10％的自由磁性层的表面积。如先前所述，在一些实施例中，环形接触部可以具有实质上圆形、椭圆形、正方形、或矩形带/环形状，从而具有一致的宽度(例如，在确切的圆形带/环的情况下)或变化的宽度(例如，在确切的椭圆形带/环的情况下)。在任何情况下，在一些实施例中，由于例如电阻顾虑，环形接触部的最小宽度可以是大约3nm。
本文中所提供的技术可以用于提高任何数量的集成电路结构和构造中(例如，在如先前所述的自旋转移扭矩存储器(STTM)器件中)的临界电流要求。因此，根据一些实施例，可以在嵌入式和/或非嵌入式非易失性存储器结构的形成中利用所公开的技术。然而，如本文中不同地描述的技术也可以用于使其它结构获益，其它结构包括磁性隧道结(MTJ)，例如磁阻式随机存取存储器(MRAM)或热辅助切换MRAM(TAS-MRAM)。换句话说，可以在将受益于对用于减小切换MTJ的自由层的磁性方向所需的电流(在本文中被称为临界电流)的环形接触部的使用的任何适当的结构或器件中使用本文中所述的技术。因此，在一些实例中，所公开的技术可以例如用于减小接触部尺寸以提供小的可缩放的存储器单元。
当分析(例如，使用扫描/透射电子显微术(SEM/TEM)和/或复合映射)时，根据一个或多个实施例配置的结构将有效地显示如在本文不同地描述的存储器元件的环形接触部或导电间隔体。另外，这样的结构的临界电流要求可以与具有非环形接触部(例如，共享自由磁性层的表面积的接触部)的类似的存储器元件进行比较以测量在通过使用如本文中不同地描述的环形接触部而实现的临界电流要求中的益处。在一些实施例中，如本文中不同地描述的对环形接触部的使用导致对于给定MTJ的临界电流减小至少大约10％；然而，一些实施例可以导致临界电路要求的甚至更大的减小。鉴于本公开内容将显而易见的，许多构造和变化将是显而易见的。
架构和方法
图1示出了根据本公开内容的一个或多个实施例的形成集成电路的方法100。图2A-H”示出了根据各种实施例的在执行图1的方法100时所形成的示例性结构。图2I-I”分别示出了根据一些实施例的被电气地激活以显示示例性电流流动线260和260’的图2H-H”的结构。尽管本文中所公开的技术主要在自旋转移扭矩存储器(STTM)元件的背景下被示出和描述，但如本文中不同地描述的类似的原理和技术可以用于其它集成电路结构。例如，本文中所述的技术可以用于其它结构，其它结构包括磁性隧道结(MTJ)，例如磁阻式随机存取存储器(MRAM)或热辅助切换MRAM(TAS-MRAM)。换句话说，可以在将受益于对用于减小切换MTJ的自由层的磁性方向所需的电流(在本文中被称为临界电流)的环形接触部的使用的任何适当的结构或器件中使用本文中所述的技术。
如图1中可以看到的，根据实施例，方法100包括将MTJ层210沉积102在衬底上以形成图2A中所示的示例性产生的结构。在这个示例实施例中，衬底包括第一(或底部)通孔202，其具有位于通孔202的任一侧上的电介质层200。鉴于本公开内容将显而易见的，通孔202可以延伸到互连件，从而产生例如位线。可以使用任何适当的技术由任何适当的导电材料(或材料的组合)来形成通孔202，并且可以按照对于给定目标应用或最终用途所期望的来定制通孔202的尺寸。例如，在一些情况下，通孔202可以包括铜(Cu)、钴(Co)、钼(Mo)、铑(Rh)、铍(Be)、铬(Cr)、锰(Mn)、铝(Al)、钛(Ti)、铟(In)、钌(Ru)、钯(Pd)、钨(W)、和/或镍(Ni)。可以使用任何适当的技术由任何适当的电介质或绝缘体材料(或这样的材料的组合)来形成电介质200。例如，在一些情况下，电介质200可以包括氧化物(例如，二氧化硅(SiO2))、或掺碳氧化物(CDO)、氮化硅、有机聚合物(例如，全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃(FSG))、和/或有机硅酸盐(例如，硅倍半氧烷、硅氧烷或有机硅酸盐玻璃)。
如图2A中所示，MTJ叠置体210包括固定磁性层212、隧道阻挡层214、和自由磁性层216。可以使用各种各样的技术中的任一种由任何适当的磁性材料(或这样的材料的组合)来形成固定磁性层212(也被称为钉扎磁性层)。在一些实施例中，固定磁性层212由用于维持固定的多数自旋的材料或材料的叠置体组成。例如，根据一些实施例，固定磁性层212可以由铁(Fe)、钽(Ta)、钌(Ru)、钴(Co)、一种或多种过渡金属的合金(例如，钴-钯(CoPd))、一种或多种过渡金属和非金属的合金(例如，钴铁硼(CoFeB))、和/或其任何一种或多种的合金形成。在一些实施例中，固定磁性层212由单个CoFeB层组成，而在其它实施例中，固定磁性层由例如CoFeB/Ru/CoFeB叠置体组成。根据一些实施例，可以例如使用：物理气相沉积(PVD)工艺(例如，溅射沉积)、化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、和/或分子束外延(MBE)工艺来形成固定磁性层212。例如，在一些实施例中，固定磁性层212可以具有任何适当的厚度，例如在20-30nm的范围内的厚度。用于形成固定磁性层212的其它适当的材料和技术将取决于给定应用，并且鉴于本公开内容将显而易见。
可以使用各种各样的技术中的任一种由任何适当的电绝缘材料(或这样的材料的组合)来形成隧道阻挡层214。在一些实施例中，隧道阻挡层214由一种材料组成，该材料适合于允许多数自旋的电流穿过该层，同时阻止(至少在某个程度上)少数自旋的电流穿过该层(对隧穿或隧道阻挡层通常就是这样)。例如，在一些情况下，隧道阻挡层214可以由氧化物(例如，氧化镁(MgO)、氧化铝(Al2O3)或任何其它适当的隧道材料)形成。根据一些实施例，可以使用以上关于固定磁性层212所讨论的示例性形成技术中的任何技术来形成隧道阻挡层214。例如，在一些实施例中，隧道阻挡层214可以具有任何适当的厚度，例如1nm或更小的厚度。用于形成隧道阻挡层214的其它适当的材料和技术将取决于给定应用，并且鉴于本公开内容将显而易见。
根据一些实施例，自由磁性层216可以由以上例如关于固定磁性层212所讨论的示例性磁性材料中的任何材料形成。在一些实施例中，根据应用，自由磁性层216由适合于在多数自旋与少数自旋之间过渡的材料组成。另外，自由磁性层216可被允许经历其金属化中的变化，并且因此在一般意义上可以被认为是自由或动态磁性层。因此，在一些实例中，自由磁性层216(或存储器层)可以被称为铁磁存储器层。在一些示例性情况下，自由磁性层216可被形成为单层的CoFeB。如将进一步意识到的，根据一些实施例，可以使用以上关于固定磁性层212所讨论的示例性形成技术中的任何技术来形成自由磁性层216。例如，在一些实施例中，自由磁性层216可以具有任何适当的厚度，例如在1-2nm的范围内的厚度。用于形成自由磁性层216的其它适当的材料和技术将取决于给定应用，并且鉴于本公开内容将显而易见。
根据实施例，方法100继续将第一导电层220沉积104在MTJ叠置体210上；将绝缘体层230沉积106在第一导电层220上；并且随后可选地将导电硬掩模层240沉积108在绝缘体层230上，以形成图2B中所示的产生的示例性结构。可以使用以上所讨论的示例性技术(例如，PVD、CVD、ALD、MBE等)或使用任何其它适当的技术来执行沉积104、106、和108。此外，在一些实施例中，可以在原位/在没有空气阻断的情况下执行沉积104、106和/或108以例如防止一个或多个层的不期望有的氧化。第一导电层220和导电硬掩模层240可以包括任何适当的导电材料(例如，各种金属或金属合金)，包括但不限于钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)。在一些实施例中，第一导电层220可以用作如将在本文中讨论的蚀刻116的蚀刻停止层。绝缘体层230可以包括任何适当的电绝缘材料，包括但不限于各种电介质材料，例如先前关于电介质200所列出的那些材料。在一些实施例中，可以通过以下方式来形成绝缘体层230：对金属(例如，Ta)的薄层进行沉积，在此之后对该薄金属层进行氧化以形成绝缘材料层230(并且随后在其上沉积导电硬掩模层240)。例如，在一些实施例中，绝缘体层230可以具有任何适当的厚度，例如至少1nm的厚度。
根据实施例，方法100继续可选地蚀刻110导电硬掩模层240并且蚀刻112绝缘体层230，以形成图2C中所示的产生的示例性结构。可以使用任何适当的蚀刻技术来执行蚀刻110和112并且蚀刻110和112可以包括任何数量的适当图案化过程。例如，在一些实施例中，导电硬掩模层240的蚀刻110可以是任何定制的干法蚀刻过程，并且绝缘体层230的蚀刻112可以是任何适当的干法或湿法蚀刻。在一些实施例中，可以在原位/在没有空气阻断的情况下执行蚀刻，其中，只有蚀刻气体从蚀刻110到112发生变化。
回想起在一些实施例中，导电硬掩模层240的沉积108和蚀刻110两者都是可选的过程。因此，在不执行沉积108和蚀刻110的实施例中，导电硬掩模层240将不存在于结构(例如，图2B’和2C’的产生的示例性结构中所示的)。注意，在这样的实施例中，绝缘体层230’可以更厚(例如，与绝缘体层230相比较)，因为缺少沉积在其上的导电硬掩模层。例如，在一些这样的实施例中，如鉴于本公开内容将显而易见的，绝缘体层230’可以具有2nm或更大的厚度或5nm或更大的厚度。将参考图2H’在以下更详地细讨论缺少导电硬掩模层240的这样的实施例。
根据实施例，方法100继续可选地将第二导电层250沉积114在蚀刻112之后所形成的结构的形貌上，以形成图2D中所示出的产生的示例性结构。可以使用以上所讨论的示例性技术(例如，PVD、CVD、ALD、MBE等)来执行沉积114。在一些实施例中，沉积114是用于在不均匀/非平面结构之上实现第二导电层250的足够一致的厚度(例如，如图2D中的情况)的共形沉积过程(例如，共形的CVD或ALD过程)。第二导电层250可以包括任何适当的导电材料(例如，各种金属或金属合金)，包括但不限于钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)。在一些实施例中，可以在原位/在没有空气阻断的情况下执行蚀刻112和沉积114，以例如防止第一导电层220的不期望有的氧化。注意，在第一导电层220包括钌(Ru)的实施例中，可在非原位执行沉积114，因为氧化的Ru是导电的。还要注意，在一些实施例中，第一导电层220和/或导电金属硬掩模240和/或第二导电层250可以包括相同的材料(例如，层220和250两者可以都是Ru)。进一步要注意，在一些实施例中，如将参考图2E在以下更详细地描述的，不需要执行第二导电层250的可选的沉积114。
根据实施例，方法100继续蚀刻116导电层220和250以形成如图2E的示例性产生的结构中所示的导电间隔体252。可以使用任何适当的干法或湿法蚀刻技术来执行蚀刻116并且蚀刻116可以包括任何数量的适当图案化过程。在一些实施例中，反应离子蚀刻(RIE)过程和/或离子研磨过程可以用于形成导电间隔体252。在一些实施例中，可以使用基于等离子体的干法蚀刻过程。在一些实施例中，蚀刻116使用了不易挥发的蚀刻剂，例如氩气和/或氪气(例如，在离子轰击期间)或O2、Cl2和/或Ar的一些组合。如先前所述，在一些情况下，第一导电层230可以用作蚀刻停止层以帮助蚀刻116。另外，在一些情况下，绝缘体层230可以用作蚀刻停止层，在此之后是绝缘体230的选择性蚀刻。注意，在这个示例性实施例中，蚀刻116停止于自由层216上。
回想起第二导电层的沉积114是可选的，并且在不执行沉积114的实施例中，不形成第二导电层250(例如，图2D中所示的)。在这样的实施例中，可以在蚀刻116期间执行非挥发性蚀刻以使第一导电层220的部分转移到绝缘层230和导电硬掩模240的侧壁上以形成导电层252。在图2E中示出了这样的实施例的示例性产生的结构，除了在这样的示例性实施例中由于使用如先前所述的非挥发性蚀刻使导电间隔体252由第一导电层220而不是第二导电层250形成。
根据实施例，方法100继续蚀刻118MTJ叠置体210(包括自由磁性层216、隧道阻挡层214、以及固定磁性层212)，以形成图2F中所示的示例性产生的结构。可以使用任何数量的适当干法或湿法蚀刻技术来执行蚀刻118并且蚀刻118可以包括任何数量的适当图案化过程。在一些实施例中，可以在原位/在没有空气阻断的情况下执行蚀刻116和蚀刻118以维持MTJ叠置体210的一个或多个层。注意，蚀刻118停止于衬底上(并且在这个示例性情况下，衬底包括电介质200和通孔202)。
图2G示出了根据实施例的图2F中所示的产生的结构的顶视图(其中，图2F示出了该结构的前视图)。如图2G中可以看到的，导电间隔体252提供了到自由层216的环形接触部，并且更具体地，是具有圆形环/带形状的接触部。注意，如本文中不同地描述的接触部的形状(例如，环形、圆形、椭圆形、空心等)是如从集成电路结构的顶部可见的形状。回想起环形接触部252可以是任何适当的空心形状(例如，椭圆)，并且因此图2G中所示出的示例性形状是为了便于描述而被提供的。在这个示例性实施例中，导电间隔体/环形接触部252具有一致的宽度W(如图2F和2G中所指示的)。在一些情况下，宽度W可以是至少大约3nm(例如，由于电阻顾虑)；然而，宽度W可以是任何适当的厚度，例如1-100nm或如鉴于本公开内容将显而易见的任何其它适当的厚度。注意，通孔202在图2G中被示为被完全覆盖；然而，不一定是那种情况。
在环形接触部不是确切的圆形的实施例中，环形接触部的宽度可以改变，以使得其具有较薄的部分和较厚的部分和甚至具有中间厚度的部分。在一些实施例中，环形接触部可以具有椭圆形环/带形状。在一些这样的实施例中，椭圆形环形接触部可以具有30x50nm、40x 75nm、50x 100nm、60x 120nm的尺寸或基于目标应用的一些其它适当的尺寸。回想起环形接触部不需要是确切的圆形或椭圆形环/带形状，只要环形接触部是空心的。在一些实施例中，环形接触部中的孔(例如，由导电硬掩模240和环形接触部/导电间隔体252内部的绝缘体层230产生的孔)的范围可以从整个形状(即，环形接触部加上它的孔)的面积的30％到90％和/或自由层216的面积的30％到90％变动。
根据实施例，如图2H的示例性产生的结构中所示的，方法100继续可选地完成自旋转移扭矩存储器(STTM)元件(或一些其它适当的存储器元件)的形成120。在这个示例性实施例中，第二(或顶部)通孔204形成在图2G中所示的产生的结构上，并且电介质材料201包围产生的STTM元件并且使产生的STTM元件电隔离。关于通孔202和电介质200的先前的讨论分别适用于通孔204和电介质201。根据实施例，图2H’示出了在导电硬掩模未沉积在绝缘体层230’上(例如，如以上参考图2B’和2C’所讨论的)的情况下在可选地完成STTM元件的形成120之后的示例性产生的结构。根据实施例，图2H”示出了在沉积导电硬掩模240”之前未沉积绝缘体层但替代地导电硬掩模240”被氧化以形成绝缘体230”的情况下，在可选地完成STTM元件的形成120之后的示例性产生的结构。在这样的实施例中，导电硬掩模240”可以在没有绝缘体层230的情况下被沉积(例如，如果绝缘体层230不存在于图2C中所示的结构)。此外，在这样的实施例中，可以使用任何适当的技术来对导电硬掩模240”进行氧化以将导电硬掩模240”的暴露的部分转换成绝缘体230”或在导电硬掩模240”之上形成绝缘体230”，并且因而形成图2H”中所示的产生的示例性结构。
根据一些实施例，图2I-2I”分别示出了被电气地激活以显示示例性电流流动线260-260”的图2H-H”的结构。在图2I的示例性实施例中，结构是STTM元件(例如，位单元)，并且当被电气地激活时，电流260流动：沿着通孔204向下，进入导电硬掩模240和导电间隔体252中，在绝缘体230周围，穿过第一导电层220，进入磁性自由层216中，并且随后向下穿过MTJ叠置体210的其余部分和通孔220。当电流260沿着环形接触部/导电间隔体252向下并且在绝缘体230周围流动时，出现局部电流密度增大。具有增大的电流密度的电流260继续直通到如图2I中可以看到的自由层216的边缘/外部。这使电流260所穿过的自由层216的部分翻转(如果电流密度达到某个阈值)，从而将自由层216的其余部分驱动到相反的状态中。因为环形接触部/导电间隔体252和绝缘体层230会引起穿过自由层216的电流密度的增大(例如，与给定的临界电流的全/非环形接触部的使用相比较)，较低的临界电流可以用于给定的MTJ叠置体210。注意在图2I’的示例性实施例中，电流260’穿过环形接触部/导电间隔体252’并且在绝缘体230’周围流动，因为缺少导电硬掩模。要进一步注意，在图2I”的示例性实施例中，电流260”穿过环形接触部/导电间隔体252”并且在绝缘体230”周围流动，因为绝缘体230”覆盖导电硬掩模240”。回想起在这个示例性实施例中，绝缘体230”可以是如先前所述的导电硬掩模240”的氧化层。如可以看到并且如以上所述的，图2I’和2I”中所示的构造还导致自由层216中的局部电流密度增大。在一些实施例中，如鉴于本公开内容将显而易见的，底部通孔202(并且因而固定磁性层212)可以电连接到位线，并且顶部通孔204(并且因而自由磁性层216)可以电连接到晶体管。
图3示出了根据本公开内容的一个或多个实施例的形成集成电路的方法300。图4A-H’示出了根据各种实施例的在执行图3的方法300时所形成的示例性结构。图4I-I’分别示出了根据一些实施例的被电气地激活以显示示例性电流流动线的图4H-H’的结构。如将意识到的，以上关于图1和2A-I’的先前的讨论同样在此处适用。类似的编号用于识别如图1中所使用的图3中的过程，除了图3包括300多的编号而图1包括100多的编号以外(例如，沉积302类似于沉积102，蚀刻318类似于蚀刻118，等等)。此外，类似的编号用于识别如图2A-I’中所使用的图4A-I’中的过程，除了图4A-I’包括400多的编号而图2A-I’包括200多的编号以外(例如，通孔402类似于通孔202，MTJ叠置体410类似于MTJ叠置体210，等等)。因此，将主要只讨论关于图1和2A-I’的图3和4A-I’中的实施例之间的差异。
如图3中可以看到的，根据实施例，方法300包括将MTJ层310沉积302在衬底上以形成图4A中所示的示例性产生的结构。在这个示例性实施例中，衬底包括第一(或底部)通孔02，其具有位于通孔402的任一侧上的电介质层400。关于MTJ叠置体(在这个示例性实施例中，其包括固定磁性层412、隧道阻挡层414、和自由磁性层416)、第一(或底部)通孔、以及电介质层的先前描述在此处同样适用。
根据实施例，方法300继续将隧道材料层430沉积306在MTJ叠置体410上并且随后将导电硬掩模层440沉积308在隧道材料层430上以形成图4B中所示的示例性产生的结构。可以使用以上所讨论的示例性技术(例如，PVD、CVD、ALD、MBE等)或使用任何其它适当的技术来执行沉积306。回想起在图2B的实施例中，第一导电层(例如，诸如Ru层的金属层)直接沉积在自由层上。然而，在图4B中所示的实施例中，隧道材料层430直接沉积在自由层416上。隧道材料层430可以包括氧化镁(MgO)、氧化铝(Al2O3)、氧化钽(Ta2O3)或基于目标应用并且鉴于本公开内容将显而易见的一些其它适当的隧道材料。例如，隧道材料层430可以包括一些其它适当的导电氧化物或适合于MTJ中的隧道阻挡层的应用的任何材料。由于在隧道材料层430和自由层416处产生的界面，所以将隧道材料(例如，与其它电介质材料相比较)直接沉积在自由层416上可以增加MTJ器件的稳定性。如鉴于本公开内容将显而易见的，在一些实施例中，可以沉积隧道材料层430以具有任何适当的厚度(例如，大于1nm的厚度)。关于导电硬掩模层和相对应的沉积的先前描述在此处同样适用。
根据实施例，方法300继续蚀刻310导电硬掩模层440并且蚀刻312隧道材料层430，以形成图2C中所示的产生的示例性结构。关于蚀刻导电硬掩模层的先前描述在此处同样适用。在这个示例性实施例中，如图4C中可以看到的，蚀刻312是隧道材料层430的全/完全蚀刻，只留下层430的位于导电硬掩模440之下的部分。在图4C’中所示的实施例中，执行部分蚀刻312’以形成部分蚀刻的隧道材料层430’。如本文中将讨论的，在一些情况下，部分蚀刻312’可以将隧道材料层430’向下蚀刻至1nm或更小的厚度，以允许电流流经这个较薄的部分(例如，以与电流可以穿过隧道阻挡层414的方式类似的方式)，但可以确保完整的自由层具有如例如图4C’中所示的位于其顶部上的一些隧道材料430’。此外，如鉴于本公开内容将显而易见的，在一些这样的实施例中，通过只执行隧道材料层430’的部分蚀刻312’，自由磁性层416未被暴露，这可帮助保护这个下面的层416。
根据实施例，方法300继续将导电层450沉积314在蚀刻312之后所形成的形貌上，以形成图4D中所示的产生的示例性结构。关于沉积这个导电层的先前描述在此处同样适用。在一些实施例中，可以在原位/在没有空气阻断的情况下执行蚀刻312和沉积314以例如防止自由磁性层416的不期望有的氧化。
方法300继续蚀刻316导电层450以形成如图4E的示例性产生的结构中所示的导电间隔体452。方法300继续蚀刻318MTJ叠置体410(包括自由磁性层416、隧道阻挡层414、和固定磁性层412)，以形成图4F中所示的示例性产生的结构。关于蚀刻导电层以形成导电间隔体以及蚀刻MTJ叠置体的先前描述在此处同样适用。图4G示出了图4F中所示的产生的结构的顶视图(其中，图4F示出了该结构的前视图)。关于导电间隔体/环形接触部的先前描述在此处同样适用。
根据实施例，方法300继续可选地完成如图4的示例性产生的结构中所示的自旋转移扭矩存储器(STTM)元件(或一些其它适当的存储器元件)的形成320。在这个示例性实施例中，第二(或顶部)通孔404形成在图4G中所示的产生的结构上，并且电介质材料401包围产生的STTM元件并且使产生的STTM元件电隔离。关于可选地完成STTM元件的形成的先前讨论在此处同样适用。
根据实施例，图4H’示出了在执行隧道材料层430’的部分蚀刻312’(例如，如以上参考图4C’所讨论的)的情况下在可选地完成STTM元件的形成120之后的示例性产生的结构。如图4H’中可以看到的，隧道材料层430’由于部分蚀刻312’而具有第一(较薄的)厚度X1和第二(较厚的)厚度X2。如还可看到的，导电间隔体/环形接触部452’形成在隧道材料层430’的第二/较薄部分X2之上。如先前所述，在一些情况下，隧道材料层430’的薄部分X2是1nm或更小(例如，在一些情况下是0.5nm)或一些其它适当的厚度，以允许电流在较薄的X2位置处穿过该厚度。此外，在一些情况下，隧道材料层430’的厚部分X1大于1nm(例如，在一些情况下是至少2nm)或一些其它适当的厚度，以防止电流在较厚的X1位置处穿过该厚度。
图4I-4I’分别示出了根据一些实施例的被电气地激活以显示示例性电流流动线460和460’的图4H-H’的结构。在图4I的示例性实施例中，该结构是STTM元件(例如，位单元)，并且当被电气地激活时，电流460流动：沿着通孔404向下，进入导电硬掩模440和导电间隔体452中，在隧道材料层430周围，进入磁性自由层416内，并且随后向下穿过MTJ叠置体410的其余部分和通孔402。关于由环形接触部的使用所引起的电流拥挤而产生的电流密度增大的先前描述在此处同样适用。注意，在图4I’的示例性实施例中，电流460’穿过导电硬掩模440和环形接触部/导电间隔体452’、穿过隧道材料层430’的薄部分X1、以及在层430’的厚部分X2周围流动，因为厚部分X2防止电流穿过，而薄部分X1允许电流通过或穿过隧道。如鉴于本公开内容将显而易见的，在一些实施例中，底部通孔402(并且因而固定磁性层412)可以电连接到位线，并且顶部通孔404(并且因而自由磁性层416)可以电连接到晶体管。
示例性系统
图5示出了根据示例性实施例的借助于使用本文中所公开的技术形成的集成电路结构或器件而实现的计算系统1000。如可以看到的，计算系统1000容纳母板1002。母板1002可以包括若干部件，包括但不限于处理器1004和至少一个通信芯片1006，其中的每一个可以物理地和/或电气地耦合至母板1002，或以其它方式集成在其中。如将意识到的，母板1002可以例如是任何印刷电路板，不管是主板、还是安装在主板上的子板、或是仅仅系统1000的板等。
根据其应用，计算系统1000可以包括可以或可以不物理地和电气地耦合至母板1002的一个或多个其它部件。这些其它部件可以包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM、STTM等)、图形处理器、数字信号存储器、密码存储器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等等)。计算系统1000中所包括的部件中的任何部件可以包括使用根据示例性实施例的所公开的技术而形成的一个或多个集成电路结构或器件。在一些实施例中，多个功能可以集成至一个或多个芯片中(例如，例如要注意的是，通信芯片1006可以是处理器1004的部分或以其它方式集成至处理器1004中)。
通信芯片1006实现了用于往返于计算系统1000进行数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可能不包含导线。通信芯片1006可以实施若干无线标准或协议的任一种，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片1006可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在一些实施例中，处理器的集成电路管芯包括借助于如在本文不同地描述的使用所公开的技术而形成的一个或多个集成电路结构或器件来实施的板载电路。术语“处理器”可以指的是处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的器件或器件的一部分。
通信芯片1006也可以包括封装在通信芯片1006内的集成电路管芯。根据一些这种示例性实施例，通信芯片的集成电路管芯包括如本文中不同地描述的使用所公开的技术而形成的一个或多个集成电路结构或器件。如鉴于本公开内容将意识到的，要注意，多标准无线能力可以直接集成至处理器1004中(例如，其中将任何芯片1006的功能集成至处理器1004中，而非具有单独的通信芯片)。还要注意，处理器1004可以是具有这种无线能力的芯片组。简言之，可以使用任何数量的处理器1004和/或通信芯片1006。同样，任何一个芯片或芯片组可以具有集成在其中的多个功能。
在各个实施方式中，计算设备1000可以是膝上型计算机、上网本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、数字视频录像机、或处理数据或采用如本文中不同地描述的使用所公开的技术而形成的一个或多个集成电路结构或器件的任何其它电子设备。
进一步的示例性实施例
以下的示例属于进一步的实施例，根据这些实施例，许多置换和构造将是显而易见的。
示例1是集成电路，其包括：固定磁性层；位于固定磁性层上方的自由磁性层；设置在固定磁性层与自由磁性层之间的隧穿阻挡层；形成在自由磁性层上方的绝缘体层；以及包围绝缘体层的至少一部分并且电连接到自由磁性层的导电环形接触部。
示例2包括示例1的主题，其中，固定磁性层、隧穿阻挡层、以及自由磁性层包括磁性隧道结(MTJ)。
示例3包括示例1-2中的任一项的主题，其中，环形接触部具有实质上圆形、椭圆形、正方形、或矩形环/带形状。
示例4包括示例1-3中的任一项的主题，其中，环形接触部包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
示例5包括示例1-4中的任一项的主题，其中，从集成电路的顶部视角，环形接触部表面积包括自由磁性层的表面积的10-90％。
示例6包括示例1-5中的任一项的主题，其中，环形接触部具有至少3nm的最小宽度。
示例7包括示例1-6中的任一项的主题，其中，绝缘体层的至少一部分是至少1nm厚。
示例8包括示例1-7中的任一项的主题，其中，绝缘体层包括电介质材料。
示例9包括示例1-8中的任一项的主题，还包括设置在自由磁性层与绝缘体层之间的导电层。
示例10包括示例9的主题，其中，导电层包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
示例11包括示例1-7中的任一项的主题，其中，绝缘体层包括氧化镁(MgO)或氧化铝(Al2O3)。
示例12包括示例11的主题，其中，环形接触部物理地接触自由磁性层。
示例13包括示例11的主题，其中，一定厚度的MgO或Al2O3层设置在环形接触部与自由磁性层之间。
示例14包括示例13的主题，其中，厚度小于1nm。
示例15包括示例1-14中的任一项的主题，还包括与绝缘体层相邻的导电硬掩模，其中，环形接触部包围导电硬掩模的至少一部分。
示例16包括示例15的主题，其中，导电层包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
示例17包括示例1-16中的任一项的主题，其中，固定磁性层电连接到位线，并且自由磁性层电连接到晶体管。
示例18是包括示例1-17中的任一项的主题的嵌入式存储器器件。
示例19包括示例18的主题，其中，嵌入式存储器器件是自旋扭矩转移存储器(STTM)器件。
示例20是形成集成电路的方法，该方法包括：将磁性隧道结(MTJ)层沉积在衬底上，MTJ层包括固定磁性层、自由磁性层、以及设置在固定磁性层和自由磁性层之间的隧穿阻挡层；将第一导电层沉积在自由磁性层上；将绝缘体层沉积在第一导电层之上；蚀刻绝缘体层；蚀刻第一导电层以在绝缘体层的至少一部分周围形成导电间隔体；以及蚀刻MTJ层。
示例21包括示例20的主题，其中，导电间隔体具有实质上圆形、椭圆形、正方形、或矩形环/带形状。
示例22包括示例20-21中的任一项的主题，其中，从集成电路的顶部视角，导电间隔体表面积包括自由磁性层的表面积的10-90％。
示例23包括示例20-22中的任一项的主题，其中，导电间隔体包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
示例24包括示例20-23中的任一项的主题，还包括：在蚀刻绝缘体层之前将导电硬掩模层沉积在绝缘体层上；以及蚀刻导电硬掩模层。
示例25包括示例20-24中的任一项的主题，其中，蚀刻第一导电层包括非挥发性蚀刻过程。
示例25包括示例20-25中的任一项的主题，还包括：在蚀刻第一导电层之前沉积第二导电层；以及在蚀刻第一导电层之前蚀刻第二导电层。
示例27包括示例26的主题，其中，在原位或在没有空气阻断的情况下执行蚀刻绝缘体层以及沉积第二导电层。
示例28包括示例25-27中的任一项的主题，其中，使用共形沉积过程来执行沉积第二导电层。
示例29包括示例25-28中的任一项的主题，其中，使用反应离子蚀刻(RIE)过程来执行蚀刻导电层。
示例30是形成集成电路的方法，该方法包括：将磁性隧道结(MTJ)层沉积在衬底上，MTJ层包括固定磁性层、自由磁性层、以及设置在固定磁性层与自由磁性层之间的隧穿阻挡层；将隧穿材料层沉积在自由磁性层上；将导电硬掩模层沉积在隧道材料层上；蚀刻导电硬掩模层；蚀刻隧道材料层；将导电层沉积在产生的形貌之上；蚀刻导电层以在隧道材料层的至少一部分周围形成导电间隔体；以及蚀刻MTJ层。
示例31包括示例30的主题，其中，导电间隔体具有实质上圆形、椭圆形、正方形、或矩形环/带形状。
示例32包括示例30-31中的任一项的主题，其中，从集成电路的顶部视角，导电间隔体表面积包括自由磁性层的表面积的10-90％。
示例33包括示例30-32中的任一项的主题，其中，导电间隔体包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
示例34包括示例30-33中的任一项的主题，其中，使用共形沉积过程来执行沉积导电层。
示例35包括示例30-34中的任一项的主题，其中，使用反应离子蚀刻(RIE)过程来执行蚀刻导电层。
示例36包括示例30-35中的任一项的主题，其中，沉积隧道材料层产生了具有大于1nm的厚度的隧道材料层。
示例37包括示例30-36中的任一项的主题，其中，蚀刻隧道材料层是隧道材料的向下至自由磁性层的完全蚀刻。
示例38包括示例30-37中的任一项的主题，其中，蚀刻隧道材料层是对隧道材料的部分蚀刻，留下了位于自由磁性层上的隧道材料的薄部分。
示例39包括示例38的主题，其中，隧道材料的薄部分具有1nm或更小的厚度。
示例40包括示例30-39中的任一项的主题，其中，在原位或在没有空气阻断的情况下执行蚀刻隧道材料层以及沉积导电层。
出于说明和描述的目的已经介绍了示例性实施例的前述描述。其不旨在是耗尽性的或将本公开内容限制为所公开的精确形式。鉴于本公开内容，许多修改和变动是可以的。其旨在本公开内容的范围不受此具体实施方式的限制，而是受所附权利要求的限制。要求保护该申请的优先权的未来提交的申请可以用不同的方式来要求保护所公开的主题，并且通常可以包括如本文中不同地公开的或以其它方式展示的一个或多个限制的任何集合。

Claims (25)

1.一种集成电路，包括：
固定磁性层；
自由磁性层，所述自由磁性层位于所述固定磁性层上方；
隧穿阻挡层，所述隧穿阻挡层设置在所述固定磁性层与所述自由磁性层之间；
绝缘体层，所述绝缘体层形成在所述自由磁性层上方；以及
导电环形接触部，所述导电环形接触部包围所述绝缘体层的至少一部分并且电连接到所述自由磁性层。
2.根据权利要求1所述的集成电路，其中，所述固定磁性层、所述隧穿阻挡层、以及所述自由磁性层包括磁性隧道结(MTJ)。
3.根据权利要求1所述的集成电路，其中，所述环形接触部具有实质上圆形、椭圆形、正方形、或矩形环/带形状。
4.根据权利要求1所述的集成电路，其中，所述环形接触部包括钌(Ru)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、和/或氮化钽(TaN)中的至少一种。
5.根据权利要求1所述的集成电路，其中，从所述集成电路的顶部透视视角来看，所述环形接触部表面积包括所述自由磁性层的表面积的10-90％。
6.根据权利要求1所述的集成电路，其中，所述环形接触部具有至少3nm的最小宽度。
7.根据权利要求1所述的集成电路，其中，所述绝缘体层的至少一部分是至少1nm厚。
8.根据权利要求1所述的集成电路，其中，所述绝缘体层包括电介质材料。
9.根据权利要求1所述的集成电路，还包括设置在所述自由磁性层与所述绝缘体层之间的导电层。
10.根据权利要求1所述的集成电路，其中，所述绝缘体层包括氧化镁(MgO)或氧化铝(Al2O3)。
11.根据权利要求10所述的集成电路，其中，所述环形接触部物理地接触所述自由磁性层。
12.根据权利要求10所述的集成电路，其中，一定厚度的所述MgO或Al2O3层设置在所述环形接触部与所述自由磁性层之间。
13.根据利要求12所述的集成电路，其中，所述厚度小于1nm。
14.根据权利要求1所述的集成电路，还包括与所述绝缘体层相邻的导电硬掩模，其中，所述环形接触部包围所述导电硬掩模的至少一部分。
15.根据权利要求1所述的集成电路，其中，所述固定磁性层电连接到位线，并且所述自由磁性层电连接到晶体管。
16.一种嵌入式存储器器件，所述嵌入式存储器器件包括根据权利要求1-15中的任一项所述的集成电路。
17.根据权利要求16所述的嵌入式存储器器件，其中，所述嵌入式存储器器件是自旋扭矩转移存储器(STTM)器件。
18.一种形成集成电路的方法，所述方法包括：
将磁性隧道结(MTJ)层沉积在衬底上，所述MTJ层包括固定磁性层、自由磁性层、以及设置在所述固定磁性层与所述自由磁性层之间的隧穿阻挡层；
将第一导电层沉积在所述自由磁性层上；
将绝缘体层沉积在所述第一导电层之上；
蚀刻所述绝缘体层；
蚀刻所述第一导电层以在所述绝缘体层的至少一部分周围形成导电间隔体；以及
蚀刻所述MTJ层。
19.根据权利要求18所述的方法，还包括：
在蚀刻所述绝缘体层之前将导电硬掩模层沉积在所述绝缘体层上；以及
蚀刻所述导电硬掩模层。
20.根据权利要求18所述的方法，其中，蚀刻所述第一导电层包括非挥发性蚀刻过程。
21.根据权利要求18-20中的任一项所述的方法，还包括：
在蚀刻所述第一导电层之前沉积第二导电层；以及
在蚀刻所述第一导电层之前蚀刻所述第二导电层。
22.一种形成集成电路的方法，所述方法包括：
将磁性隧道结(MTJ)层沉积在衬底上，所述MTJ层包括固定磁性层、自由磁性层、以及设置在所述固定磁性层与所述自由磁性层之间的隧穿阻挡层；
将隧道材料层沉积在所述自由磁性层上；
将导电硬掩模层沉积在所述隧道材料层上；
蚀刻所述导电硬掩模层；
蚀刻所述隧道材料层；
将导电层沉积在所产生的形貌之上；
蚀刻所述导电层以在所述隧道材料层的至少一部分周围形成导电间隔体；以及
蚀刻所述MTJ层。
23.根据权利要求22所述的方法，其中，蚀刻所述隧道材料层是对所述隧道材料的向下至所述自由磁性层的完全蚀刻。
24.根据权利要求22所述的方法，其中，蚀刻所述隧道材料层是对所述隧道材料的部分蚀刻，留下了位于所述自由磁性层上的隧道材料的薄部分。
25.根据权利要求24所述的方法，其中，隧道材料的所述薄部分具有1nm或更小的厚度。
CN201480076482.7A 2014-03-26 2014-03-26 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术 Active CN106104827B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031854 WO2015147813A1 (en) 2014-03-26 2014-03-26 Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts

Publications (2)

Publication Number Publication Date
CN106104827A true CN106104827A (zh) 2016-11-09
CN106104827B CN106104827B (zh) 2019-04-16

Family

ID=54196134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480076482.7A Active CN106104827B (zh) 2014-03-26 2014-03-26 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术

Country Status (6)

Country Link
US (1) US9779794B2 (zh)
EP (1) EP3123536B1 (zh)
KR (1) KR102249872B1 (zh)
CN (1) CN106104827B (zh)
TW (1) TWI576836B (zh)
WO (1) WO2015147813A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103387A (zh) * 2019-06-18 2020-12-18 国际商业机器公司 自旋转移矩磁阻随机存取存储器装置及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147813A1 (en) 2014-03-26 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
WO2015147855A1 (en) 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
KR102482373B1 (ko) * 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
WO2018182651A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
WO2019049244A1 (ja) * 2017-09-06 2019-03-14 Tdk株式会社 トンネル磁気抵抗効果素子及び磁気メモリ
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
CN111226312B (zh) * 2017-10-16 2024-01-05 Tdk株式会社 隧道磁阻效应元件、磁存储器及内置型存储器
US10446743B2 (en) 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
US10886461B2 (en) * 2018-09-18 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11127896B2 (en) * 2019-01-18 2021-09-21 Everspin Technologies, Inc. Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
WO2020150451A1 (en) 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
CN112750943A (zh) * 2019-10-30 2021-05-04 上海磁宇信息科技有限公司 磁性隧道结结构及制作方法
US11223008B2 (en) * 2019-11-27 2022-01-11 International Business Machines Corporation Pillar-based memory hardmask smoothing and stress reduction
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US20240130243A1 (en) * 2022-10-17 2024-04-18 International Business Machines Corporation Magnetic tunnel junction device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040205958A1 (en) * 2003-04-16 2004-10-21 Grynkewich Gregory W. Methods for fabricating MRAM device structures
WO2010080510A1 (en) * 2009-01-09 2010-07-15 Micron Technology, Inc. Stt-mram cell structures
US20100276768A1 (en) * 2009-04-30 2010-11-04 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US20110169112A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Composite Hardmask Architecture and Method of Creating Non-Uniform Current Path for Spin Torque Driven Magnetic Tunnel Junction
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element
WO2013095357A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183130B2 (en) 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
US8593862B2 (en) * 2007-02-12 2013-11-26 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
US9019758B2 (en) * 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US9728238B2 (en) * 2011-12-19 2017-08-08 Intel Corporation Spin transfer torque memory (STTM) device with half-metal and method to write and read the device
WO2015147813A1 (en) 2014-03-26 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040205958A1 (en) * 2003-04-16 2004-10-21 Grynkewich Gregory W. Methods for fabricating MRAM device structures
WO2010080510A1 (en) * 2009-01-09 2010-07-15 Micron Technology, Inc. Stt-mram cell structures
US20100276768A1 (en) * 2009-04-30 2010-11-04 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US20110169112A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Composite Hardmask Architecture and Method of Creating Non-Uniform Current Path for Spin Torque Driven Magnetic Tunnel Junction
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element
WO2013095357A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103387A (zh) * 2019-06-18 2020-12-18 国际商业机器公司 自旋转移矩磁阻随机存取存储器装置及其制造方法

Also Published As

Publication number Publication date
EP3123536B1 (en) 2019-03-13
TWI576836B (zh) 2017-04-01
EP3123536A4 (en) 2017-11-15
US20160351238A1 (en) 2016-12-01
US9779794B2 (en) 2017-10-03
KR102249872B1 (ko) 2021-05-11
WO2015147813A1 (en) 2015-10-01
CN106104827B (zh) 2019-04-16
EP3123536A1 (en) 2017-02-01
KR20160137520A (ko) 2016-11-30
TW201603015A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN106104827A (zh) 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术
US10707409B2 (en) Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
JP6512668B2 (ja) 集積回路、埋め込みメモリデバイス、コンピューティングシステムおよびスピントランスファートルクメモリ（ｓｔｔｍ）デバイスを形成する方法
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
JP5695453B2 (ja) 半導体装置及び半導体装置の製造方法
KR102374642B1 (ko) 자기 메모리 소자 및 그 제조 방법
US8564079B2 (en) STT MRAM magnetic tunnel junction architecture and integration
KR102449605B1 (ko) 반도체 장치 및 그 제조 방법
US11569439B2 (en) Double spin filter tunnel junction
CN104813470A (zh) 电场增强型自旋转移扭矩存储器(sttm)器件
US20170084819A1 (en) Magnetresistive random-access memory and fabrication method thereof
US20160072043A1 (en) Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices
WO2017044132A1 (en) Ultra high magnetic anisotropy planar magnetization with spacer processing
CN103296197A (zh) 磁随机存取存储器中的磁隧道结(mtj)
WO2018182669A1 (en) Spin orbit coupling shift register memory device
JP2003174148A (ja) 情報記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant