CN106098686A - 一种超势垒整流器及其制备方法 - Google Patents
一种超势垒整流器及其制备方法 Download PDFInfo
- Publication number
- CN106098686A CN106098686A CN201610540473.XA CN201610540473A CN106098686A CN 106098686 A CN106098686 A CN 106098686A CN 201610540473 A CN201610540473 A CN 201610540473A CN 106098686 A CN106098686 A CN 106098686A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- gate trench
- barrier rectifier
- super barrier
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及功率半导体整流器，尤其涉及一种超势垒整流器及其制备方法。本发明中超势垒整流器SBR开态时，高浓度的半导体漂移区201为超势垒整流器SBR提供了大量的多数载流子，形成了多个低阻电流通道，极大地减小了超势垒整流器SBR的导通电阻，从而大大的降低工艺成本。
Description
技术领域
本发明涉及功率半导体整流器，尤其涉及一种超势垒整流器及其制备方法。
背景技术
常见的功率半导体整流器包括肖特基二极管（Schottky Barrier Diode），具有导通电压低和关断速率快、反向偏压时截止等特点。主要原理是形成金属-硅势垒，势垒金属大部分情况下与常规的金属欧姆接触不同，以至于需要调节势垒高度，势必需要调节势垒金属组成和提供较为复杂的工艺制程来满足这一点，这并不符合成本要求和无法提供较佳的产品性能。尤其是肖特基势垒整流二极管存在因漏电流过大导致反向功耗居高不下，且漏电流与大致环境温度成正比，额定参数极易受到外部因素的干扰。
在功率半导体整流器的设计中，击穿电压和导通电阻之间存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率半导体整流器中的应用。
发明内容
针对现有技术存在的问题，现提供了一种超势垒整流器及其制备方法。
具体的技术方案如下：
一种超势垒整流器，包括：
一底部衬底和所述底部衬底之上的一外延层，所述外延层中的顶部形成有一本体区，以及包括除所述本体区之外的其余外延层的第一区域，其中，所述外延层中形成有多个半导体漂移区；
形成在所述外延层中并且在底部和侧壁内衬有栅极氧化层的栅极沟槽；
形成于所述栅极沟槽内的控制栅极，所述栅极沟槽延伸至所述第一区域中；
形成于所述本体区的顶部的多个掺杂区，以及所述栅极沟槽的两侧形成有所述掺杂区；以及
相邻的栅极沟槽间的掺杂区通过一本体接触区连接。
优选的，还包括
覆盖在所述外延层之上并与所述掺杂区保持电性接触的一金属层。
优选的，所述半导体漂移区的离子浓度与所述外延层的离子浓度相当。
优选的，所述栅极沟槽底部的栅极氧化层的厚度大于所述栅极沟槽侧壁的栅极氧化层的厚度，所述栅极沟槽底部的栅极氧化层的厚度大于1500纳米。
优选的，所述底部衬底、所述外延层和所述掺杂区为第一导电类型，所述本体区、所述本体接触区和所述半导体漂移区为与所述第一导电类型相反的第二导电类型。
优选的，所述半导体漂移区形成于所述第一区域中。
一种超势垒整流器的制备方法，包括：
步骤S1，提供一底部衬底，于所述底部衬底上生长一外延层，采用离子注入工艺于所述外延层中形成多个半导体漂移区；
步骤S2，于所述外延层中形成栅极沟槽，并且于所述沟槽中的底部和侧壁形成栅极氧化层，于所述栅极沟槽中形成控制栅极；
步骤S3，采用离子注入工艺于所述外延层的顶部形成本体区，并且于所述本体区的顶部形成掺杂区，所述掺杂区形成于所述栅极沟槽的两侧；
步骤S4，制备一本体接触区将相邻两个栅极沟槽间的所述掺杂区连接。
优选的，所于所述步骤S4之后还包括：
步骤S5，于所述外延层之上制备一金属层，所述金属层与所述掺杂区保持电性接触。
优选的，所所述半导体漂移区的离子注入的浓度与所述外延层的离子注入浓度相平衡。
优选的，所所述步骤S1具体包括：
步骤S11，于所述底部衬底上生长第一外延层，于所述第一外延层中形成第一半导体漂移区；
步骤S12，于所述第一外延层上生长第二外延层，于所述第二外延层中形成第二半导体漂移区。
优选的，所所述步骤S2具体包括：
步骤S21，于所述外延层中形成栅极沟槽，并且采用高密度等离子体工艺于所述栅极沟槽中的底部沉积第一栅极氧化膜；
步骤S22，于所述栅极沟槽的侧壁形成侧墙氧化层，于所述栅极沟槽中形成控制栅极。
优选的，所所述步骤S3具体包括，
步骤S31，采用光罩为掩膜，以进行所述本体区顶部的掺杂区的离子注入工艺。
优选的，所述步骤S4具体包括，
步骤S41，采用光罩为掩膜，以进行所述本体接触区的离子注入工艺。
上述技术方案的有益效果是：
上述技术方案的超势垒整流器SBR开态时，高浓度的半导体漂移区为超势垒整流器SBR提供了大量的多数载流子，形成了多个低阻电流通道，极大地减小了超势垒整流器SBR的导通电阻，从而大大的降低工艺成本。
附图说明
图1a-图1e为本发明超势垒整流器的实施例的工艺流程图；
图2为本发明超势垒整流器的实施例的电路结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
参见图1a的超势垒整流器SBR，超势垒整流器SBR包括一底部衬底101和承载在底部衬底101上方的一外延层102，采用外延工艺形成多个第一导电类型的半导体漂移区201。本实施例中，第一导电类型可以为P型。
进一步的，多个半导体漂移区201可以于形成外延层102 后采用多次不同能量的离子注入形成，还可以于生长外延层102的过程中，多次生长外延层102和多次离子注入形成，其中注入的离子可以为P-，注入的浓度可以和外延层102的浓度接近。超势垒整流器SBR开态时，高浓度的半导体漂移区201为超势垒整流器SBR提供了大量的多数载流子，形成了多个低阻电流通道，极大地减小了超势垒整流器SBR的导通电阻，从而大大的降低工艺成本。
本实施例中，定义底部衬底101为重掺杂的N+型，外延层102的掺杂浓度低于底部衬底为N-型。
参见图1b，在该外延层10的顶面覆盖一硬掩膜202，硬掩膜202的选择是多样的，譬如包含氧化物层和氮化硅的复合层，氮化硅下方的氧化物层可以缓冲或消弭氮化硅和半导体衬底之间的应力差。在图1b中，在硬掩膜202上方旋涂光刻胶202，通过光刻工艺的曝光显影来将一光刻掩模板上的沟槽图案转移至光刻胶中，并以带有沟槽图案的光刻胶作为一个刻蚀屏蔽层来刻蚀硬掩膜202，从而在硬掩膜202中形成带有沟槽图案的开口图形，之后移除光刻胶，由于这些技术已经被本领域的技术人员所熟知，所以本实施例不再赘述。以各向异性的方式刻蚀外延层102，形成栅极沟槽106a，在一些可选实施方式中，可利用各向同性的刻蚀方式来形成栅极沟槽106a的底部，以改善其底部拐角处的圆滑程度，将其刻蚀至接近圆角。
参见图1c，去除硬掩膜202后，在栅极沟槽106a的底部和侧壁内衬有栅极氧化层106b，在栅极沟槽106a内形成有控制栅极106。在一些可选实施方式中，控制栅极106的顶端面可以和外延层102的上表面大致共面。
具体的，为了提供一光滑表面给各沟槽并形成圆角化的沟槽底部拐角，同时也为了降低沟槽表面的物理损伤和各种缺陷，需要先在栅极沟槽106a的底部和侧壁生长一层牺牲氧化层（图中未示出），例如可以在850摄氏度的水汽氧化80分钟，因为牺牲氧化层只是一过渡层，之后需要移除，所以这里可以采用热预算小并且耗时短的湿氧生长法，接着可以用HF和氟化铵等混合溶液以湿法的方式腐蚀掉牺牲氧化层。生成覆盖在栅极沟槽106a的侧壁和底部的栅极氧化层106b，进一步的，采用高密度等离子体工艺（HDP）沉积底部的栅极氧化层106b，之后再形成侧墙栅极氧化膜（侧壁的栅极氧化层106b），栅极氧化层106b因为需要承受一定程度的高压，往往需要是致密性较好的薄膜，例如可以是热氧化法生成的一层二氧化硅层，譬如在1000摄氏度的条件下干氧氧化81分钟。注意这里栅极氧化层106b采用SiO2仅仅是作为示范，其实栅极氧化层106b还可以是品质较好的氮化硅之类的绝缘薄膜，其制备方式除了热氧化法，还有化学气相淀积或物理气相淀积等方法来形成，例如底部的栅极氧化层106b的厚度在1500纳米以上。将填充材料多晶硅沉积在栅极沟槽106a内，以形成控制栅极106，获得多晶硅可通过化学气相沉积（CVD）或外延生长或物理气相沉积的等方式实现。
参见图1d，在外延层102的顶部形成有一本体区103，其余的外延层为第一区域107，例如，在外延层102的顶部注入P型的掺杂离子并高温退火处理形成一个本体区103，消除由于离子注入带来的晶格损伤等缺陷，扩散激活后的本体区103围绕在栅极沟槽106a的周围，但是栅极沟槽106a的底部向下延伸到本体区103下方的外延层102中，即第一区域107中。
然后再在本体区103的顶部植入重掺杂的N型掺杂离子形成多个深度较浅的掺杂区104，并高温退火扩散处理，掺杂区104围绕在栅极沟槽106a的较上部。在本发明中，掺杂区104又可以称作源/漏掺杂区。掺杂区104为掺杂浓度较高的N+型，掺杂区104围绕在栅极沟槽106a的较上部的周围。
进一步的，形成掺杂区104的方法可以是，采用光罩覆盖掺杂区104上的其他区域，采用离子注入工艺在栅极沟槽106a的较上部的周围形成掺杂区104。
于两个栅极沟槽106a间的掺杂区104之间的本体区103中，植入P+型的本体接触区1030，并执行高温退火来激活本体接触区1030，本体接触区1030的掺杂浓度要大于本体区103的浓度。进一步的，形成本体接触区1030也可以采用现有的光罩的方法，本实施例不进行赘述。
参见图1e，SBR还包括设置在外延层103之上并与掺杂区104的上表面保持电性接触的阳极金属层105，在本发明中，本体区103下方的外延层102和底部衬底101又可以称作漏/源掺杂区，在MOSFET单元中，与作为源/漏掺杂区的掺杂区104相对应。在底部衬底101的底面往往还溅射或沉积有一图中未示意出的阴极金属层，阳极金属层105可以引出SBR器件的一个阳极端（Anode）105a，而在底部衬底101的底面上则可以引出一个阴极端（Cathode）101a。在控制栅极106上施加正向电压，便可在栅极沟槽106a的各侧壁附近的本体区103中，沿着内衬于栅极沟槽106a各侧壁上的栅极氧化层形成竖直沟道区，电流可经由该沟道区，自栅极沟槽106a较上部的各侧壁附近的掺杂区104流向栅极沟槽106a较下部的各侧壁附近的外延层102中。
图2所展示（图中仅示出一个二极管单元和一个MOSFET单元作为示范），从而实现了在阳极端105a和阴极端101a之间并联MOSFET 150和整流二极管151，二极管151的阳极和阴极分别连接在阳极端105a和阴极端101a上。在阳极端105a和阴极端101a之间施加正向电压时，并联的垂直MOSFET的栅极漏极短接处于同一电位，任意一个 MOSFET单元的沟道可以立即开启，本体区103下方的外延层102及底部衬底101与掺杂区104之间被导通，电流流通，则SBR的阳极端105a和阴极端101a之间在一个较低的施加电压条件下导通。具体而言，SBR的阈值电压比常规MOS管的阈值电压稍低，比常规PN结的势垒电压也低，SBR正向导通的电压往往低于常规PN二极管的正向导通电压，SBR之并联PN结在还未完全开启时SBR就已经开启，以至于SBR具有一个较快的开关速度。一旦在阳极端105a和阴极端101a之间施加反向电压，栅极源极处于同一电位，各MOSFET单元截止，并联在MOS管上的PN结来承载反向偏压，反向漏电流由PN结的特性决定，此时SBR可承受较大的反向压降。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (13)
1.一种超势垒整流器，其特征在于，包括：
一底部衬底和所述底部衬底之上的一外延层，所述外延层中的顶部形成有一本体区，以及包括除所述本体区之外的其余外延层的第一区域，其中，所述外延层中形成有多个半导体漂移区；
形成在所述外延层中并且在底部和侧壁内衬有栅极氧化层的栅极沟槽；
形成于所述栅极沟槽内的控制栅极，所述栅极沟槽延伸至所述第一区域中；
形成于所述本体区的顶部的多个掺杂区，以及所述栅极沟槽的两侧形成有所述掺杂区；以及
相邻的栅极沟槽间的掺杂区通过一本体接触区连接。
2.根据权利要求1所述的超势垒整流器，其特征在于，还包括
覆盖在所述外延层之上并与所述掺杂区保持电性接触的一金属层。
3.根据权利要求1所述的超势垒整流器，其特征在于，所述半导体漂移区的离子浓度与所述外延层的离子浓度相当。
4.根据权利要求1所述的超势垒整流器，其特征在于，所述栅极沟槽底部的栅极氧化层的厚度大于所述栅极沟槽侧壁的栅极氧化层的厚度，所述栅极沟槽底部的栅极氧化层的厚度大于1500纳米。
5.根据权利要求1所述的超势垒整流器，其特征在于，所述底部衬底、所述外延层和所述掺杂区为第一导电类型，所述本体区、所述本体接触区和所述半导体漂移区为与所述第一导电类型相反的第二导电类型。
6.根据权利要求1所述的超势垒整流器，其特征在于，所述半导体漂移区形成于所述第一区域中。
7.一种超势垒整流器的制备方法，其特征在于，包括：
步骤S1，提供一底部衬底，于所述底部衬底上生长一外延层，采用离子注入工艺于所述外延层中形成多个半导体漂移区；
步骤S2，于所述外延层中形成栅极沟槽，并且于所述沟槽中的底部和侧壁形成栅极氧化层，于所述栅极沟槽中形成控制栅极；
步骤S3，采用离子注入工艺于所述外延层的顶部形成本体区，并且于所述本体区的顶部形成掺杂区，所述掺杂区形成于所述栅极沟槽的两侧；
步骤S4，制备一本体接触区将相邻两个栅极沟槽间的所述掺杂区连接。
8.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，于所述步骤S4之后还包括：
步骤S5，于所述外延层之上制备一金属层，所述金属层与所述掺杂区保持电性接触。
9.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，所述半导体漂移区的离子注入的浓度与所述外延层的离子注入浓度相平衡。
10.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，所述步骤S1具体包括：
步骤S11，于所述底部衬底上生长第一外延层，于所述第一外延层中形成第一半导体漂移区；
步骤S12，于所述第一外延层上生长第二外延层，于所述第二外延层中形成第二半导体漂移区。
11.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，所述步骤S2具体包括：
步骤S21，于所述外延层中形成栅极沟槽，并且采用高密度等离子体工艺于所述栅极沟槽中的底部沉积第一栅极氧化膜；
步骤S22，于所述栅极沟槽的侧壁形成侧墙氧化层，于所述栅极沟槽中形成控制栅极。
12.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，所述步骤S3具体包括，
步骤S31，采用光罩为掩膜，以进行所述本体区顶部的掺杂区的离子注入工艺。
13.根据权利要求7所述的超势垒整流器的制备方法，其特征在于，所述步骤S4具体包括，
步骤S41，采用光罩为掩膜，以进行所述本体接触区的离子注入工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610540473.XA CN106098686B (zh) | 2016-07-11 | 2016-07-11 | 一种超势垒整流器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610540473.XA CN106098686B (zh) | 2016-07-11 | 2016-07-11 | 一种超势垒整流器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098686A true CN106098686A (zh) | 2016-11-09 |
| CN106098686B CN106098686B (zh) | 2019-05-21 |
Family
ID=57212818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610540473.XA Active CN106098686B (zh) | 2016-07-11 | 2016-07-11 | 一种超势垒整流器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098686B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668314A (zh) * | 2020-06-04 | 2020-09-15 | 重庆大学 | 一种新型的沟槽型mos势垒肖特基接触超势垒整流器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210392A (ja) * | 2005-01-25 | 2006-08-10 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| US20080197446A1 (en) * | 2002-08-14 | 2008-08-21 | Advanced Analogic Technologies, Inc. | Isolated diode |
| CN101853850A (zh) * | 2010-03-17 | 2010-10-06 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
| CN103337523A (zh) * | 2013-06-19 | 2013-10-02 | 张家港凯思半导体有限公司 | 一种斜沟槽超势垒整流器件及其制造方法 |
| CN103400840A (zh) * | 2013-07-01 | 2013-11-20 | 中航（重庆）微电子有限公司 | 一种超势垒整流器及其制备方法 |
| CN203312299U (zh) * | 2013-06-26 | 2013-11-27 | 张家港凯思半导体有限公司 | 一种超势垒整流器件 |
| US20140167152A1 (en) * | 2012-12-13 | 2014-06-19 | International Rectifier Corporation | Reduced Gate Charge Trench Field-Effect Transistor |
| CN104157572A (zh) * | 2013-05-14 | 2014-11-19 | 茂达电子股份有限公司 | 沟渠式功率半导体器件的制作方法 |
-
2016
- 2016-07-11 CN CN201610540473.XA patent/CN106098686B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080197446A1 (en) * | 2002-08-14 | 2008-08-21 | Advanced Analogic Technologies, Inc. | Isolated diode |
| JP2006210392A (ja) * | 2005-01-25 | 2006-08-10 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| CN101853850A (zh) * | 2010-03-17 | 2010-10-06 | 无锡新洁能功率半导体有限公司 | 一种超势垒半导体整流器件及其制造方法 |
| US20140167152A1 (en) * | 2012-12-13 | 2014-06-19 | International Rectifier Corporation | Reduced Gate Charge Trench Field-Effect Transistor |
| CN104157572A (zh) * | 2013-05-14 | 2014-11-19 | 茂达电子股份有限公司 | 沟渠式功率半导体器件的制作方法 |
| CN103337523A (zh) * | 2013-06-19 | 2013-10-02 | 张家港凯思半导体有限公司 | 一种斜沟槽超势垒整流器件及其制造方法 |
| CN203312299U (zh) * | 2013-06-26 | 2013-11-27 | 张家港凯思半导体有限公司 | 一种超势垒整流器件 |
| CN103400840A (zh) * | 2013-07-01 | 2013-11-20 | 中航（重庆）微电子有限公司 | 一种超势垒整流器及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668314A (zh) * | 2020-06-04 | 2020-09-15 | 重庆大学 | 一种新型的沟槽型mos势垒肖特基接触超势垒整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098686B (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| CN103545370B (zh) | 用于功率mos晶体管的装置和方法 | |
| CN102769037B (zh) | 减少表面电场的结构及横向扩散金氧半导体元件 | |
| US9184261B2 (en) | Semiconductor device having field plate electrode and method for manufacturing the same | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN103400840B (zh) | 一种超势垒整流器及其制备方法 | |
| JP2011512677A (ja) | 半導体素子構造及び関連プロセス | |
| US8587061B2 (en) | Power MOSFET device with self-aligned integrated Schottky diode | |
| JP2012199515A (ja) | 半導体装置とその製造方法 | |
| KR20080044127A (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN109768091B (zh) | 一种双沟槽SS-SiC MOSFET结构 | |
| KR20130095611A (ko) | 이중 게이트 횡형 ｍｏｓｆｅｔ | |
| CN103189989B (zh) | 延长漏极的mos晶体管 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| JP2019121705A (ja) | 窒化物半導体装置とその製造方法 | |
| US11309406B2 (en) | Method of manufacturing an LDMOS device having a well region below a groove | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| Na et al. | Simulation and fabrication studies of semi‐superjunction trench power MOSFETs by RSO process with silicon nitride layer | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN106098686B (zh) | 一种超势垒整流器及其制备方法 | |
| CN103545374A (zh) | 半导体器件 | |
| KR101685572B1 (ko) | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: Huarun Microelectronics (Chongqing) Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |