CN106067460B - 包括受保护的后表面的电子芯片 - Google Patents

包括受保护的后表面的电子芯片 Download PDF

Info

Publication number
CN106067460B
CN106067460B CN201610249242.3A CN201610249242A CN106067460B CN 106067460 B CN106067460 B CN 106067460B CN 201610249242 A CN201610249242 A CN 201610249242A CN 106067460 B CN106067460 B CN 106067460B
Authority
CN
China
Prior art keywords
protective layer
resistive element
electronic chip
dielectric material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610249242.3A
Other languages
English (en)
Other versions
CN106067460A (zh
Inventor
让·沙博尼耶
斯特凡·博雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN106067460A publication Critical patent/CN106067460A/zh
Application granted granted Critical
Publication of CN106067460B publication Critical patent/CN106067460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种电子芯片(100)，至少包括：被布置于基底(102)的前表面(104)处的电子电路(106)；被布置于基底的后表面(117)上的第一保护层(120)；被布置于所述第一保护层上并且朝向电子电路的至少一个部件(110)上的电阻元件(122)，该电阻元件(122)由第一保护层进行机械支撑并且被电连接和/或感应连接至电子电路；至少覆盖所述电阻元件的第二保护层(126)；并且其中，第一保护层至少包括一种介电材料，该介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性小于或等于所述第二保护层的介电材料对于所述至少一种化学蚀刻剂的耐化学蚀刻性。

Description

包括受保护的后表面的电子芯片
技术领域
本发明涉及安全领域以及电子芯片的保护，并且涉及一种包括装置的电子芯片，所述装置用于保护电子芯片的后表面并且能够防止从芯片的后表面接入芯片的电子电路。本发明适用于任何类型的用在特别是如下芯片卡中的电子芯片：移动电话芯片、银行卡、医疗卡、身份证件等。
背景技术
电子芯片可能遭受的攻击的目的通常在于访问该芯片的电子电路中所存储的机密数据，以便于克隆该机密数据、修改所存储的信息项、不正当地擅用芯片持有者的身份等。电子芯片可能会遭到如下多种形式的攻击：化学、物理、激光、电磁、电等。
电子芯片的前表面(即，芯片的电子电路所在的表面)通常通过多种装置进行保护：诸如，用于保护芯片以免遭受FIB(聚焦离子束)蚀刻的入侵攻击的保护层，以及免遭通过扰动(毛刺)、通过电磁观察或者通过密码分析等进行攻击的其他保护。
与此相反，电子芯片的后表面通常没有受到保护。在没有用于保护该后表面的装置的情况下，不能防止对芯片的后表面处的基底进行减薄、或者红外激光(毛刺)产生的电子或电气故障、基底的硅(通常所使用的材料)对于红外线的波长特性透明。于是，所获得的对芯片的电路的访问使得能够进行例如通过获得加密密钥来读取数据。
一般地，在这种情况(通过这些传感器检测的攻击必须正常地表明芯片已经遭受激光束的入侵，这触发了擦除芯片中所包含的数据)下，只有电路的晶体管处制成的光检测器(光电二极管)才能以或多或少的有效方式保护芯片以免受到激光对后表面的攻击。
实现对电子芯片的秘密信息项的访问，不仅要通过激光刺激的干扰，而且还因为产生了与电子电路内部直接连接的“探测”型接触点，并且由于通过聚焦离子束(FIB)对电路进行了物理修改。
文献DE 100 65 339A1描述了一种通过在电子芯片的后表面处制造多个电容来保护电子芯片的后表面的技术。在芯片的后表面由于受到攻击而发生蚀变的情况下，可以检测到电容的值发生变化，然后执行诸如将芯片置于默认模式下的动作。然而，这样的保护方法不适合于保护芯片免受电子束烧蚀的攻击。实际上，即使有一个优化的设计，后表面上的电容由于其总表面非常大而使得其敏感性不够充分，并且离子束对这些电容的蚀变很难检测到。通常，离子束对50μm的蚀刻窗侧，即等于2.5×10-3mm2的表面积进行攻击。考虑芯片的标准表面尺寸为4mm2，蚀刻窗表示小于芯片的表面1/1000的变型。
文献US 8 110 894 B2描述了一种电子芯片，其前表面包括电感，该电感通过穿过芯片的基底的电感耦合来检测布置于芯片的后表面上的导电接地平面的存在。对该导电接地平面的蚀变导致芯片的前表面与后表面之间的电感耦合发生变化，这会导致将芯片置于默认模式。
然而，该解决方案提供了有限级的保护方式，因为这种对芯片的后表面的保护相当简单并且导电金属平面很容易被复制。
因此，这些电子芯片的后表面需要针对不同的可能攻击进行高效保护。
发明内容
本发明的目的在于提出了一种电子芯片，该电子芯片的后表面被高效地保护免受不同类型的攻击，特别是免受通过减薄、通过聚焦离子束或者通过对芯片的后表面进行化学蚀刻而造成的攻击。
为此，本发明提出了一种电子芯片，该电子芯片至少包括：
-电子电路，布置于基底的前表面处；
-第一保护层，布置于基底的后表面上；
-电阻元件，布置于第一保护层上并且朝向电子电路的至少一个部件上，电阻元件由第一保护层机械支撑并且电连接和/或感应连接至电子电路；
-第二保护层，该第二保护层至少覆盖电阻元件；
以及，其中，第一保护层至少包括一种介电材料，介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性小于或等于第二保护层的介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性。
由于电阻元件与两个保护层耦合，于是，电子芯片的后表面受到保护。
如果对电子芯片的后表面进行了机械减薄或抛光，则在第二保护层被破坏之后，这样的减薄必定导致电阻元件被破坏。然后，电阻元件的这种破坏会导致开路，芯片的电子电路可以检测到该开路，并且芯片会将自身置于默认模式。
如果执行目的在于从芯片的后表面触及电子电路的化学蚀刻，则由于同样会遭受用于蚀刻基底的蚀刻的这些保护层的材料的属性，用于蚀刻基底的化学蚀刻剂(例如，包括KOH和/或TMAH和/或氢氟酸和/或硝酸的溶液)还将破坏两个保护层，以及特别是机械地支撑电阻元件的第一保护层。因此，这种对保护层的破坏还会造成对电阻元件的破坏，电阻元件将不再受到第一保护层的机械支撑，这种破坏可以通过芯片的电子电路检测到。
在这样的化学蚀刻，特别是从保护层的侧壁进行化学蚀刻期间，尽管第二保护层很难受到所使用的蚀刻剂的攻击，但是第一保护层仍然受到了化学蚀刻。由于第一保护层的介电材料的耐蚀刻性小于或等于第二保护层的耐蚀刻性的事实，第一保护层会比第二保护层更快的被蚀刻(或者，当两个保护层具有相同的属性时，以相同的速度被蚀刻)，这意味着由于第二保护层的蚀刻使得在电阻元件被触及和修改之前能够(经由对电阻元件的破坏，电阻元件不在受到机械支撑)检测到入侵或攻击。此外，第一保护层的化学攻击通常造成第二保护层的至少一部分被消除。
有利地，第一保护层可以比第二保护层更薄或稍微厚些。
耐化学蚀刻性可以由对水性溶液或与化学蚀刻剂相对应的特定化学品的材料的攻击，或蚀刻，或溶解的速度μm/分钟来量化。该速度可以通过测量层在确定的持续时间内被暴露于化学蚀刻剂前后的厚度来衡量。所测量出的厚度差与持续时间的比率给出攻击的速度。
最后，保护层的介电材料使得难以受到聚焦离子束的攻击。实际上，当保护层的介电材料遭受离子束的攻击时，这些离子在介电材料中的离子束的目标点处积聚，这造成了导致电子束移动的局部电荷。于是材料的烧蚀变得非常困难，甚至不可能的，因为离子束会偏离，并且无法在深度上渗透到介电材料中从而到达电子电路。此外，即使使用高能量离子束来穿过保护层的介电材料，那么该离子束会破坏电阻元件，从而修改电阻元件的电阻并因此触发芯片的电子电路检测到该攻击。
因此，本发明提出了一种电子芯片，该电子芯片的后表面包括主动保护结构(电阻元件)和被动保护结构(保护层)的组合，同时使得该保护系统对于电子芯片的后表面的攻击完全不透明。
电子电路的朝向电阻元件的部分可以是电路的任何部分，并且特别是电子路由部分，或者包括例如至少一个晶体管和/或至少一个存储器的有源区域。
第二保护层的介电材料至少可以是耐机械抛光的和/或对于红外辐射是不透明的和/或是耐离子束所聚焦的攻击的。
对于红外线辐射不透明的介电材料的选取形成对红外线辐射(例如，通过红外激光)攻击的附加保护。表述“对于红外线辐射不透明”例如表示一种材料针对红外线辐射具有低于20％的透射系数。表述“耐聚焦离子束攻击”例如表示：对于尺寸为50×50μm2窗的攻击，材料由于聚焦离子束造成的磨损速度约小于0.5μm/分钟。
第二保护层的介电材料的杨氏模量至少可以大于或等于约1GPa。这样的杨氏模量赋予了良好的耐机械抛光或机械减薄性。
第一保护层的介电材料和/或第二保护层的介电材料可以是非矿物材料和/或聚合物和/或可以包括环氧树脂和/或可以包括硅树脂。选择这种材料来制造保护层是有利的，因为这使得在电阻元件的任一侧上制造保护层都非常容易。
第一保护层和/或第二保护层还可以包括具有与第一保护层的介电材料和/或第二保护层的介电材料不同的第一材料的颗粒，并且，具有第一材料的颗粒散布在整个第一保护层的介电材料和/或第二保护层的介电材料中。这样的颗粒可以特别形成对针对包括这些颗粒的保护层受到FIB蚀刻而提供附加保护。可以针对FIB进行的蚀刻得到保护，因为颗粒的第一材料(例如，具有约1500kgf.mm-2的维氏硬度的氧化铝)的硬度相当大，例如该硬度大于或等于100kgf.mm-2。第一材料也可以是这样的颗粒，这样的颗粒对用在包括这些颗粒的保护层上的离子束造成干扰。
当保护层之一的材料或者两个保护层的材料是非聚合物的介电材料时，这样的颗粒也可以被添加到该材料中。
此外，颗粒的第一材料可以被能够抵抗光和/或电子和/或离子辐射第二反射材料(例如，金属材料)覆盖。这种反射涂层使得能够对将被施加至保护层的介电材料的光(例如激光)和/或电子和/或离子(FIB)束造成干扰。将这些反射颗粒用于第二保护层是有利的，第二保护层具有用于形成电子芯片的后表面的自由表面。当第二材料反射至少50％的光和/或电子和/或离子辐射时，则第二材料被认为是反射性的。
电阻元件可以包括至少一个导电轨，所述至少一个导电轨具有至少一个蛇形图案和/或多个交替的、缠绕的、卷起的或交织的图案。电阻元件的这种结构使得：在不修改电阻元件的电阻值的情况下接近后表面的位于电阻元件的两个部分之间的部分，难以或者甚至能够防止所述电阻元件的两个部分之间产生金属桥或短路(“导线旁路”)。一般来说，电阻元件的图案可以最大程度地覆盖第一保护层，并且覆盖第一保护层的位于朝向电子电路的位于电阻元件所在的表面的所有部分，以尽可能好地检测电子芯片的后表面上的攻击。
此外，导电轨的宽度介于大约5μm与50μm之间，和/或，导电轨的彼此靠近且平行的部段的间隔距离介于大约5μm与50μm之间。因此，电阻元件的这种结构仅给FIB束攻击留下过小的空间，从而不会造成对电阻元件的电阻值的显著改变。
电子芯片还可以包括布置于基底的后表面与第一保护层之间的导电层。这样的导电层针对可能用于攻击电子芯片的后表面的激光束和/或其它电磁辐射形成了附加保护屏。对于这种导电层的沉积，基底的后表面可以电绝缘，或者基底的后表面可以通过先前的在该后表面上的沉积电绝缘层的方式进行电绝缘。
电子芯片还可以包括电感元件，该电感元件被布置于基底的前表面处并且与电子电路电连接，并且电阻元件可以形成RLC电路(即，具有电阻、电感以及电容的电路)的一部分，该电阻元件能够以感应的方式与电感元件耦合使得电感元件的电感值的变化导致RLC电路的电特性的变化。因此，电阻元件以感应的方式与电子电路连接，而无需借助于穿过基底的导电通孔。
此外，电阻元件可以形成线圈，该线圈的端部彼此电连接。根据一种有利的实施例，布置于基底的后表面与第一保护层之间的导电层可以与线圈的端部电连接。
电子芯片还可以包括至少一个第二通孔和/或沟槽，所述至少一个第二通孔和/或沟槽穿过基底的后表面以及基底的厚度的一部分，并且被布置成至少朝向电子电路，使得第二通孔和/或沟槽的底壁与电路的间隔距离为非零。这个或这些不完全穿过基底的第二通孔和/或沟槽在基底中形成机械弱化结构，该结构针对从芯片的后表面对芯片造成的机械减薄或抛光以及针对FIB或芯片的后表面的化学蚀刻进行的攻击来给予附加保护。有利地，第二通孔和/或沟槽的侧壁和底壁可以被基底的后表面上布置的导电层覆盖。
本发明还涉及一种用于制造电子芯片的方法，该方法至少包括以下步骤：
-在基底的前表面处制造电路；
-在基底的后表面上制造第一保护层；
-在第一保护层上、并且朝向电子电路的至少一个有源部件制造电阻元件，电阻元件由第一保护层机械支撑并且与电子电路电连接和/或感应连接；
-制造覆盖至少电阻元件的第二保护层；
其中，第一保护层和第二保护层均包括至少一种介电材料，并且其中，基底的材料和介电材料能够被至少一种相同的蚀刻剂化学蚀刻。
附图说明
通过阅读关于纯粹地出于示意性目的而绝非限制性的实施例示例的描述并且参考附图，将更好地理解本发明，在附图中：
图1示出了根据第一实施例的本发明主题电子芯片的剖面图；
图2示出了本发明主题电子芯片的电阻元件的俯视图；
图3示出了根据本发明的第二实施例的本发明主题电子芯片的剖面图；
图4A至4N示出了同样是本发明主题的用于制造电子芯片的方法的步骤。
下面所描述的不同的附图中的相同、相似或相当的部分具有相同的附图标记，以便于能够容易地从一个附图进行到下一个附图。
为了使附图更为清晰，附图中所示出的不同部分不一定是按照统一的比例。
不同的可能性(变型和实施例)应该被理解为并非相互排斥而是可以结合在一起。
具体实施方式
首先参考图1，图1示出了根据第一实施例的电子芯片100的剖视图。
电子芯片100包括基底102，该基底102包括例如诸如硅的半导体材料，当电子芯片100为芯片卡的电子芯片时，基底的厚度通常约等于180μm。基底102包括前表面104，在该前表面104上制造有电子电路106。电子电路106形成于包括例如SiO2的介电层108中，并且特别地包括有源部件110，该有源部件110包括电子元件并且期望受到保护而避免电子芯片100受到潜在的攻击。电子电路106还包括外围部件，外围部件在此对应于可从电子芯片100的前表面接近的接触垫112。电子芯片100的前表面由钝化层114形成，该钝化层114对应于例如由氧化物和氮化物(诸如，SiO2和SiN)组成的双层，通过该钝化层114使开口116接近接触垫112。基底102的后表面117被介电层118覆盖，该介电层118包括例如半导体氧化物(诸如，SiO2和/或SiN)，介电层118由例如等离子增强化学汽相沉积(PECVD)沉积，并且厚度介于大约1μm与5μm之间。
电子芯片100还包括用于保护其后表面的装置。在此，这些保护装置包括：
-导电层119，该导电层119被布置在介电层118上并且至少面向电子电路106的有源部件110；
-第一保护层120，该第一保护层120特别地覆盖连续的导电层119；
-电阻元件122，该电阻元件122被布置在第一保护层120上并且通过第一导电通孔124被电连接至电子电路106，第一导电通孔124穿过基底102的整个厚度而形成；
-第二保护层126，第二保护层126特别地覆盖电阻元件122并且形成电子芯片100的后表面。
每个第一导电通孔124的侧壁被介电层118的各部分覆盖。导电层125覆盖介电层118(因此，该介电层118形成该导电层125与基底102之间的绝缘体)的这些部分以及每个导电通孔124的底壁，以便于在基底102的前表面104与后表面117之间形成电连接。导电层119和125来源于由导电材料形成的相同层，该导电材料对应于例如通过电化学沉积(ECD)沉积的、厚度介于大约1μm与5μm之间的铜，和/或能够通过物理气相沉积(PVD)沉积的、厚度介于大约100nm与800nm之间的钨，和/或钛。导电层125具有大体上恒定的厚度，从而不能完全地填满第一导电通孔124的容积。在此，第一导电通孔124的容积的剩余部分由第一保护层120的介电材料填充。通过对所沉积的、作为层119和125来源的层的部件进行蚀刻来使得导电层119和125彼此电绝缘(参见图1中可见的、通过对作为层119和125来源的层进行蚀刻而形成的绝缘区域123)。
例如，第一通孔124的直径约为80μm。
电阻元件122通过例如对铜或铝进行ECD或PVD沉积的方式来形成，并且厚度介于大约1μm至20μm之间，并且，有利地介于大约1μm至10μm之间。电阻元件122通过导电部段127与第一导电通孔124的导电层125电连接，例如，该导电部段127包括铜或铝，并且穿过第一保护层120。
例如，包括基底102、电子电路106和钝化层114的叠层(stack)的厚度(延Z轴的尺寸)约为小于或等于200μm。
保护层120和126包括介电材料，并且有利地对应于聚合物层。例如，保护层120和126的厚度介于大约3μm与50μm之间。有利地，所述聚合物从具有如下特征的材料中选取：其杨氏模量使得从电子芯片100的后表面进行机械减薄和/或抛光较为困难，例如，其杨氏模量介于大约1GPa与10GPa之间。这样的材料有利地用作至少第二保护层126。保护层120、126的材料具有介于大约10与100之间的热膨胀系数，并且可以具有介于大约100℃与200℃之间玻璃化温度。
此外，保护层120、126的材料是介电材料，这使得能够借助于这样的介电材料中发生的电荷累积现象对抗FIB对电子芯片100的攻击，这造成离子束的移位并且防止了对这些保护层120、126的蚀刻。
保护层120、126的材料还可以根据基底102的材料的属性来选取，使得通常用于化学地蚀刻基底102的蚀刻剂也能够蚀刻保护层120、126的材料。可以选取这些材料使得第一保护层120的材料的耐化学蚀刻性小于或等于第二保护层126的材料的耐化学蚀刻性。因此，在这样的化学蚀刻期间，第一保护层120必定被蚀刻，即使第二保护层126没有完全地被蚀刻。第一保护层120被蚀刻的速度比第二保护层126被蚀刻的速度快(或者，当两个保护层120、126具有相同的属性时，以相同的速度被蚀刻)，这意味着由于第二保护层126的蚀刻使得在触及电阻元件122之前能够检测到入侵或攻击(由于对电阻元件122的破坏，电阻元件122不再受到机械支撑)。
有利地，通常由氧化硅或氧化铝制成的被称为“填充物”的颗粒被分散在保护层120、126的介电材料中。这样的颗粒妨碍了通过FIB对保护层120、126进行蚀刻。此外，这样的颗粒还扰乱了在对电子芯片100进行激光攻击的情况下使用的激光束。这些颗粒可以有利地被金属(例如，钨和/或钛)所覆盖，以便于更好地扰乱电子束对电子芯片100的攻击。这些颗粒的直径可以介于大约1μm与15μm之间。保护层120、126中的颗粒的百分比可以介于0％(不存在这些颗粒)与大约90％之间。
有利地，对保护层120、126的介电材料进行选取，使得这些介电材料对于红外和近红外波长(也就是说，波长介于大约700nm与1mm之间)的所有光信号而言是不透明的。因此，对于利用红外激光束进行攻击的人而言，不可能通过基底102的硅和保护层120、126使得电子电路106可见，以将电子电路106的有源部件110作为相关攻击的目标。
有利地，保护层120、126由不同的介电材料制成，二者具有互补属性。例如，第一保护层120由对红外激光束不透明的第一聚合物制成，而第二保护层126由硬度大于第一聚合物的硬度的第二聚合物制成并且装载有“填充物”。这种第一聚合物可以包括硅树脂，例如，由Shin-Etsu公司销售的聚合物DF5770，而第二聚合物可以包括环氧树脂，例如，由Nagase公司销售的聚合物A2023。
在一个变型中，第二保护层126可以覆盖电子芯片100的侧面，即，电子芯片100的侧表面。
总而言之，可以对保护层120、126的介电材料进行选择，使得介电材料具有下列属性中的一个或更多个：
-包括硅树脂或环氧树脂的聚合物；
-外观优选地为黑色，或者可替代的为白色或灰色；
-优选地为感光性的，特别是对第一保护层120而言是感光性的；
-介于大约1GPa与10GPa之间的杨氏模量。
在电子芯片100的工作期间，电子电路106预先测量电阻元件122的电阻值。如果该电阻值不符合所期待的值，则数据被拦截，并且电子芯片100被锁定(置于默认模式)。因此，通过电子芯片100检测到通过电子芯片100的后表面对该电子芯片100造成的任何攻击，该攻击造成电阻元件122的电阻破裂或电阻值发生变化，并且电子芯片100被限制以破坏其功能。
图2示出了电阻元件122的俯视图。在电子芯片100的、与图1和图2中的平面(X，Y)对应的主平面中，电阻元件122对应于在两个第一导电通孔124之间延伸的导电轨，并且同时具有蛇形图案，使得电阻元件122能够恰当地覆盖至少朝向电路106的有源部件110所定位的表面。在图2的示例中，电阻元件122的图案实际上覆盖电子芯片100的后表面的所有表面。
有利地，形成电阻元件122的导电轨的宽度以及导电轨的两个平行部段之间的间距(在图2中标记为“a”的距离)介于大约5μm与50μm之间。因此，通过FIB进行的、通常在电子芯片的与尺寸等于50μm×50μm的正方形对应的表面上执行的攻击，必定会导致电子元件122的电阻的明显变化。此外，导电轨的不同部段之间的至少为5μm的间距使得：在电子芯片100的后表面受到潜在化学攻击期间，蚀刻剂能够恰当地在这些部段之间通过，从而导致在这种情况下造成第一保护层120的破坏，从而还造成了不再受到第一保护层120机械支撑的电阻元件122的破坏。
对电阻元件122在电子芯片100的后表面处形成的图案进行有利地选择，使得其足够致密且复杂，从而“导线旁路”，也就是说，在电阻元件122的两个部件之间制造金属桥或短路或者在两个第一导电通孔124之间设置相等的电阻，使得电阻元件122的电阻发生显著变化，所述显著变化可以被检测到。
例如，在如下情况下该电阻元件122的电阻大约等于7Ω：电阻元件122与由铜制成的金属轨形成的蛇形体相对应，导电轨的宽度等于25μm、厚度等于10μm，靠近导电轨的部段之间的间距(尺寸“a”)等于25μm，以及导电轨覆盖芯片的表面的面积为2mm2。在电阻元件122由于FIB而脱落或切断的情况下，电阻元件122的电阻值变得无限大。这样的电阻元件122对于机械或化学攻击或者FIB的敏感度，相对于现有技术中用于保护芯片的后表面的其他解决方案而言，要好得多。
在一个变型中，通过电阻元件122形成的图案可以不同于蛇形，并且可以对应于多个交替的、缠绕的、卷起的或交织的图案，以便于使得“导线旁路”操作相当复杂。
有利地，第一保护层120的介电材料是感光性的以便于能够被隔离然后被显影，从而容易地形成导电部段127的放置。例如，介电材料是真空层压聚合物，这使得其能够恰当地填充第一导电通孔124的、没有被介电层118和导电层125占据的空间。
电阻元件122和保护层120、126的组合使得这两个元件所赋予的两种保护模式最优化。实际上，由于对电阻元件122的损坏，可以系统地检测到化学或机械攻击，这是对仅包括聚合物的单个保护层所赋予的保护的主要限制。在电子芯片100的后表面受到机械攻击的情况下，将使得电阻元件122的一部分脱落并且造成第一导电通孔124之间开路，这可以通过电子芯片100检测到。在电子芯片100的后表面受到化学攻击的情况下，保护层120、126在电阻元件122的周围的材料将被移除，并且将导致电阻元件122破裂，这同样地可以通过电子芯片100检测到。最后，FIB进行的传统攻击是不可能针对保护层120、126的材料的，因为它们的介电特性使其具有重要的耐FIB的蚀刻性。此外，在非透明介电材料的情况下，FIB是不能对准的。使用高能量FIB将使得盲蚀刻非常困难，并且在已经穿过了第二保护层126的材料之后，FIB必定损坏电阻元件122，并且该攻击同样可以被检测到。
图3示出了根据第二实施例的电子芯片100的剖视图。
在该第二实施例中，除了将电阻元件122电连接至电子电路106的第一导电通孔124之外，电子芯片100还包括多个第二不显露通孔128，该第二不显露通孔128从基底102的后表面117中生成并且穿过基底102的厚度的一部分，朝向电子电路106，特别是朝向有源部件110。
第二通孔128包括深度(沿着Z轴的尺寸)以及在平行于基底102的主表面104和117的平面(平面(X，Y))的尺寸，它们与第二通孔128的基本上圆形部分的直径相对应，并且有利的是彼此不同，例如在第二通孔128的制造期间以随机的方式进行选择。第二通孔128的深度与第二通孔128的直径相关联，并且特别地根据基底102的厚度进行选择。有利地，第二通孔128的直径大约小于80μm并且深度大约小于200μm。此外，由于不同于第一导电通孔124，第二通孔128仅通过基底102的厚度的一部分这一事实，第二通孔128的直径小于第一通孔124的直径。
第二通孔128的侧壁和底壁被电介质层118覆盖。在此，导电层119在这里以连续的方式在通孔128的侧壁和底壁处以及基底102的后表面117的一部分(特别是第二通孔128之间)覆盖介电层118。
在电子芯片100后表面处存在的第二通孔128形成基底102的机械弱化结构，使得能够针对化学攻击和/或FIB蚀刻进行的攻击来保护电子芯片100。事实上，有利地，第二通孔128的底壁靠近电子电路106，使得例如将底壁的电子电路106分开的距离小于或等于大约20μm，或者例如介于大约10μm与20μm之间。因此，意图使用例如氢氟酸溶液和硝酸或氢氧化钾从后表面117蚀刻基底102所进行的化学攻击将导致通过后表面过早破坏电子电路106，因为化学溶液将攻击第二通孔128的底壁并且快速到达电子电路106。因此，针对这种类型的攻击，第二通孔128形成附加的保护。此外，在受到FIB蚀刻的攻击的情况下，第二通孔128的存在是不利的，同样形成了针对这种类型的攻击的附加保护。
在一个变型中，第二通孔128可以与在基底102的厚度的一部分中形成的一个或更多个沟槽相对应。
根据先前描述的两个实施例的变型中，电阻元件122在平行于基底102的后表面117的平面上的图案可以对应于线圈的图案。于是，电子芯片100还包括电感元件，例如在电子电路106中集成的、设置在电子芯片100的前表面处的第二线圈，该第二线圈以感应方式与电阻元件122耦合。电阻元件122被制造成使得电阻元件122成为RLC电路的一部分，并以感应的方式与前表面的所述感应元件耦合。因此，由于在电子芯片的后表面处对电子芯片进行的攻击所导致的RLC电路的电特性的变化导致集成在电子电路106中的电感元件的电感值发生变化，于是，电子电路106能检测到该攻击。在这个变型中，没有必要制造第一通孔124，因为电子电路106与电阻元件122之间的通信经由在电子芯片100的前表面处布置的电感元件以感应的方式来实现。为了形成所述RLC电路，电阻元件122可以以线圈的形式来制造，该线圈的端部通过例如导电层119彼此电连接。
根据另一实施例变型中，电子芯片100可以不包括连续导电层119。在这种情况下，用于保护电子芯片100的后表面的装置由保护层120、126，电阻元件122以及潜在的第二通孔128形成。
在先前描述的所有实施例和变型中，电子芯片100可以包括用于保护其前表面的装置，该装置对应于例如根据现有技术公知的保护装置。
图4A至4N示出用于制造与图1相关的先前所描述的电子芯片100的方法的步骤。
如图4A中所示，电子电路106通过传统的微电子步骤的实施被制造于基底102的前表面处。电子电路106被形成电子芯片100的前表面上的钝化层114所覆盖。该前表面与由例如硅基底形成的临时基板130集成在一起，这种结合例如被制造于包括氧化物的钝化层114与预先在临时基板130上形成的另一氧化物层132之间。
然后，基底102从其后表面开始被减薄至由基底102和电子电路106形成的组件的厚度小于或等于大约200μm(图4B)。
然后，包括例如氧化物的硬掩模134被制造在基底102的后表面上。然后，通过光刻法来蚀刻硬掩模134的材料并且深蚀刻基底102的材料来穿过硬掩模134和基底102形成第一通孔124(图4C)。当电子芯片100包括如图3的示例所示的第二通孔128时，可以通过执行光刻和蚀刻的共同步骤来同时制造第二通孔128和第一通孔124。因此，穿过硬掩模134形成了开口，该开口的尺寸和位置对应于第二通孔128的理想尺寸和位置。
如图4D所示，然后通过例如PECVD或SACVD(低于大气压的化学气相沉积)沉积介电层118，使得介电层118将基底102的后表面上布置的硬掩模134以及第一通孔124(以及，潜在的第二通孔128)的侧壁和底壁覆盖。然后，介电层118的沉积于第一通孔124的底壁上的部分被消除，以便于通过这些第一通孔124稍后能够制造电触点。
例如，然后通过执行以下步骤制造导电层119和125:
-将扩散阻挡层沉积于介电层118上以及第一通孔124的底壁处(以及，潜在地，还沉积于第二通孔128的侧壁和底壁上)，该扩散阻挡层包括例如双层Ti/TiN(通过例如PVD沉积Ti并且通过例如MOCVD沉积TiN，或者金属有机物化学气相沉积)；
-将包括例如铜的生长层沉积于阻挡层上；
-光刻(正或负树脂类型的)干膜，以便于限定层119与125之间的电绝缘区域以及例如来自生长层的铜的电解生长；
-移除干膜，然后对生长层和阻挡层在层119与125之间的绝缘区域123处的部分进行蚀刻。
图4E示出了该方法的这个阶段处所获得的结构。
然后，通过例如真空层压将第一保护层120沉积在先前所获得的结构的整个后表面上，即，沉积在导电层119和125上，以及层119与125之间的绝缘区域123处。沉积第一保护层120的材料使得该材料填充第一通孔124(以及潜在的第二通孔128)。然后，对第一保护层120进行蚀刻(或者，如果该层包括感光材料，则进行光限定)，以便于形成导电层125上出现的在每个第一通孔124处的开口136，这些开口136用于形成导电部段127(稍后进行制造)的位置(图4F)。
如图4G所示，通过例如执行如下步骤来制造电阻元件122以及导电部段127：
-将包括例如双层Ti/TiN的扩散阻挡层沉积于第一保护层120上以及开口136中；
-将包括例如铜的生长层沉积于阻挡层上；
-光刻干膜，干膜的图案(即，树脂被移除的位置)与电阻元件122和导电部段127所占据的区域以及例如生长层的铜的电解生长相对应；
-移除干膜，然后对生长层和阻挡层的、没有被阻挡元件122和导电部段127占据的区域处的部分进行蚀刻。
然后，通过例如使用旋转涂覆或者使用层压的方式执行沉积来对第二保护层126进行沉积，从而封装两个保护层120、126之间的电阻元件122(图4H)。第二保护层126还覆盖导电部段127以及第一保护层120的一部分。
然后移除临时基板130。为此，执行例如以下步骤：
-将包括例如聚合物的临时支撑件138与芯片100的第二保护层126集成(图4I)；
-然后通过研磨将临时基板130减薄(图4J)，然后将临时基板130完全移除(图4K)。
然后，例如通过沉积光刻掩模140(图4L)以及蚀刻(图4M)来穿过钝化层114制造开口116，以便于形成到接触垫112的入口。
最后，临时支撑件138被移除(图4N)。

Claims (16)

1.一种电子芯片(100)，至少包括：
-电子电路(106)，布置于基底(102)的前表面(104)处；
-第一保护层(120)，布置于所述基底(102)的后表面(117)上；
-电阻元件(122)，布置于所述第一保护层(120)上并且朝向所述电子电路(106)的至少一个部件(110)，所述电阻元件(122)由所述第一保护层(120)机械地支撑并且被电连接和/或感应连接至所述电子电路(106)；
-第二保护层(126)，至少覆盖所述电阻元件(122)；
并且其中，所述第一保护层(120)至少包括一种介电材料，所述介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性小于或等于所述第二保护层(126)的介电材料对于所述至少一种化学蚀刻剂的耐化学蚀刻性；
所述电阻元件(122)包括至少一个导电轨，所述至少一个导电轨具有至少一个蛇形图案和/或多个交替的、缠绕的、卷起的或交织的图案。
2.根据权利要求1所述的电子芯片(100)，其中，所述第二保护层(126)的所述介电材料至少是耐机械抛光的，和/或对于红外辐射是不透明的，和/或是抗聚焦离子束攻击的。
3.根据权利要求2所述的电子芯片(100)，其中，所述第二保护层(126)的所述介电材料的杨氏模量大于或等于1GPa。
4.根据权利要求1或2所述的电子芯片(100)，其中，所述第一保护层(120)的介电材料和/或所述第二保护层(126)的介电材料是非矿物材料和/或聚合物。
5.根据权利要求1或2所述的电子芯片(100)，其中，所述第一保护层(120)的介电材料和/或所述第二保护层(126)的介电材料包括环氧树脂和/或包括硅树脂。
6.根据权利要求1所述的电子芯片(100)，其中，所述第一保护层(120)和/或所述第二保护层(126)还包括具有第一材料的颗粒，所述第一材料与所述第一保护层(120)的介电材料和/或所述第二保护层(126)的介电材料不同，并且，所述第一材料的颗粒散布在整个所述第一保护层(120)的介电材料和/或所述第二保护层(126)的介电材料中。
7.根据权利要求6所述的电子芯片(100)，其中，所述颗粒的所述第一材料包括硅和/或氧化铝。
8.根据权利要求6或7所述的电子芯片(100)，其中，所述颗粒的所述第一材料覆盖有抵抗光和/或电子和/或离子辐射的第二反射材料。
9.根据权利要求1所述的电子芯片(100)，其中，所述导电轨的宽度介于5μm与50μm之间，和/或，其中，所述导电轨的彼此靠近且平行的部段的间隔距离介于5μm与50μm之间。
10.根据权利要求1或2所述的电子芯片(100)，还包括导电层(119)，所述导电层(119)被布置在所述基底(102)的所述后表面(117)与所述第一保护层(120)之间。
11.根据权利要求1或2所述的电子芯片(100)，还包括至少两个第一导电通孔(124)，所述至少两个第一导电通孔(124)穿过所述基底(102)并且将所述电阻元件(122)与所述电子电路(106)电连接。
12.根据权利要求1所述的电子芯片(100)，还包括电感元件，所述电感元件被布置在所述基底(102)的所述前表面(104)处并且与所述电子电路(106)电连接，并且其中，所述电阻元件(122)形成RLC电路的一部分，并以感应的方式与所述电感元件耦合，使得所述电感元件的电感值的变化引起所述RLC电路的电特性的变化。
13.根据权利要求12所述的电子芯片(100)，其中，所述电感元件集成在所述电子电路(106)中。
14.根据权利要求12或13所述的电子芯片(100)，其中，所述电阻元件(122)形成线圈，所述线圈的端部彼此电连接。
15.根据权利要求1或2所述的电子芯片(100)，还包括至少一个第二通孔(128)和/或沟槽，所述至少一个第二通孔(128)和/或沟槽穿过所述基底(102)的所述后表面(117)以及所述基底(102)的厚度的一部分，并且被布置成至少朝向所述电子电路(106)，以便所述第二通孔(128)和/或所述沟槽的底壁与所述电子电路(106)的间隔距离为非零。
16.一种用于制造电子芯片(100)的方法，至少包括以下步骤：
-在基底(102)的前表面(104)处制造电子电路(106)；
-在所述基底(102)的后表面(117)上制造第一保护层(120)；
-在所述第一保护层(120)上、并且朝向所述电子电路(106)的至少一个部件(110)制造至少一个电阻元件(122)，所述电阻元件(122)由所述第一保护层(120)机械支撑并且与所述电子电路(106)电连接和/或以感应的方式与所述电子电路(106)连接；
-制造至少覆盖所述电阻元件(122)的第二保护层(126)；
并且其中，所述第一保护层(120)至少包括一种介电材料，所述介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性小于或等于所述第二保护层(126)的介电材料对于至少一种化学蚀刻剂的耐化学蚀刻性；
所述电阻元件(122)包括至少一个导电轨，所述至少一个导电轨具有至少一个蛇形图案和/或多个交替的、缠绕的、卷起的或交织的图案。
CN201610249242.3A 2015-04-20 2016-04-20 包括受保护的后表面的电子芯片 Active CN106067460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1553505 2015-04-20
FR1553505A FR3035267B1 (fr) 2015-04-20 2015-04-20 Puce electronique comportant une face arriere protegee

Publications (2)

Publication Number Publication Date
CN106067460A CN106067460A (zh) 2016-11-02
CN106067460B true CN106067460B (zh) 2020-06-30

Family

ID=53879595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610249242.3A Active CN106067460B (zh) 2015-04-20 2016-04-20 包括受保护的后表面的电子芯片

Country Status (4)

Country Link
US (1) US9741670B2 (zh)
EP (1) EP3086368B1 (zh)
CN (1) CN106067460B (zh)
FR (1) FR3035267B1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
FR3055471B1 (fr) * 2016-08-31 2018-09-14 Stmicroelectronics (Crolles 2) Sas Puce protegee contre les attaques face arriere
EP3549305B1 (en) * 2016-12-05 2022-10-12 Cryptography Research, Inc. Backside security shield
FR3063385B1 (fr) * 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
FR3069703B1 (fr) 2017-07-27 2020-01-24 Stmicroelectronics (Crolles 2) Sas Puce electronique
FR3069954B1 (fr) * 2017-08-01 2020-02-07 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat d'un circuit integre par sa face arriere, et circuit integre associe
FR3077157B1 (fr) * 2018-01-25 2020-02-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce electronique a face arriere protegee
FR3077158B1 (fr) 2018-01-25 2021-02-26 Commissariat Energie Atomique Puce electronique a face arriere protegee par une structure de fragilisation amelioree
FR3081240B1 (fr) * 2018-05-15 2021-08-06 St Microelectronics Rousset Puce electronique
CN112005249A (zh) * 2019-03-05 2020-11-27 华为技术有限公司 一种用于裸片保护的电路、裸片及集成电路
FR3093537B1 (fr) 2019-03-08 2021-06-11 Safran Aircraft Engines Sous ensemble de montage d'un palier de guidage d'un arbre de compresseur
US11171095B1 (en) 2020-04-22 2021-11-09 Globalfoundries U.S. Inc. Active attack prevention for secure integrated circuits using latchup sensitive diode circuit
US11121097B1 (en) * 2020-05-22 2021-09-14 Globalfoundries U.S. Inc. Active x-ray attack prevention device
EP3937055A1 (en) * 2020-07-10 2022-01-12 Nagravision SA Integrated circuit device with protection against malicious attacks
FR3115125B1 (fr) * 2020-10-13 2023-12-15 Commissariat Energie Atomique Boitier-systeme electronique comprenant des faces laterales protegees
US11437329B2 (en) * 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure
CN114937650B (zh) * 2022-07-01 2023-10-13 今上半导体(信阳)有限公司 一种半导体小型化封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10065339B4 (de) 2000-12-27 2004-04-15 Infineon Technologies Ag Kapazitiver Sensor als Schutzvorrichtung gegen Angriffe auf einen Sicherheitschip
EP1400887A1 (fr) * 2002-09-20 2004-03-24 EM Microelectronic-Marin SA Dispositif de protection pour puce électronique comportant des informations confidentielles
FR2864667B1 (fr) 2003-12-29 2006-02-24 Commissariat Energie Atomique Protection d'une puce de circuit integre contenant des donnees confidentielles
FR2872610B1 (fr) 2004-07-02 2007-06-08 Commissariat Energie Atomique Dispositif de securisation de composants
US8143705B2 (en) * 2007-08-02 2012-03-27 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
US8214657B2 (en) * 2008-07-29 2012-07-03 International Business Machines Corporation Resistance sensing for defeating microchip exploitation
FR2970116B1 (fr) * 2011-01-04 2013-08-16 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant
KR102036919B1 (ko) * 2013-08-29 2019-11-26 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块

Also Published As

Publication number Publication date
EP3086368B1 (fr) 2022-12-28
CN106067460A (zh) 2016-11-02
US9741670B2 (en) 2017-08-22
US20160307855A1 (en) 2016-10-20
EP3086368A3 (fr) 2017-01-04
EP3086368A2 (fr) 2016-10-26
FR3035267A1 (fr) 2016-10-21
FR3035267B1 (fr) 2018-05-25

Similar Documents

Publication Publication Date Title
CN106067460B (zh) 包括受保护的后表面的电子芯片
CN113678243B (zh) 用于键合结构的保护元件
US9230923B2 (en) Electronic chip with means of protecting its back face
WO2020210703A1 (en) Protective elements for bonded structures
KR100997380B1 (ko) 용량 검출형 센서 및 그 제조 방법
KR101945633B1 (ko) 언더 스크린 센서 어셈블리
US8294230B2 (en) Surface profile sensor and method for manufacturing the same
EP2492239A1 (en) Integrated circuit with sensor and method of manufacturing such an integrated circuit
Borel et al. A novel structure for backside protection against physical attacks on secure chips or sip
KR20150077354A (ko) 커버 기판 상의 반도체 디바이스 및 그 제조 방법
WO2009016589A2 (en) Tamper-resistant semiconductor device and methods of manufacturing thereof
CN107799474B (zh) 被保护免受后面攻击的芯片
US20120199948A1 (en) Semiconductor chip comprising protection means against a physical attack
KR100426232B1 (ko) 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도
US11387195B2 (en) Electronic chip
CN105900247B (zh) 用于光学应用的半导体器件和制造这样半导体器件的方法
US11355456B2 (en) Electronic chip with protected rear face
US11557550B2 (en) Electronic chip, the rear face of which is protected by an improved embrittlement structure
CN109494207B (zh) 集成电路芯片堆叠
EP2889901B1 (en) Semiconductor device with through-substrate via and corresponding method
US8866239B2 (en) IC manufacturing method, IC and apparatus
JP2005521262A (ja) 保護用のセキュリティコーティング部を有する半導体装置及びその製造方法
Borel et al. Backside Shield against Physical Attacks for Secure ICs
JP2008300656A (ja) 表面形状センサとその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant