CN106062882B - 用于数据储存装置的功率降保护 - Google Patents

用于数据储存装置的功率降保护 Download PDF

Info

Publication number
CN106062882B
CN106062882B CN201480066218.5A CN201480066218A CN106062882B CN 106062882 B CN106062882 B CN 106062882B CN 201480066218 A CN201480066218 A CN 201480066218A CN 106062882 B CN106062882 B CN 106062882B
Authority
CN
China
Prior art keywords
page
data
power
wordline
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480066218.5A
Other languages
English (en)
Other versions
CN106062882A (zh
Inventor
M.史利克
M.穆林
M.拉瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN106062882A publication Critical patent/CN106062882A/zh
Application granted granted Critical
Publication of CN106062882B publication Critical patent/CN106062882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

一种数据储存装置包括非易失性存储器。一种方法包括，在所述非易失性存储器的字线处编程第一页。当在所述字线处编程第二页时，所述字线的第一储存元件响应于在所述数据储存装置处的功率降而被选择性地编程以增加分离所述第一页的数据值的状态分离。

Description

用于数据储存装置的功率降保护
技术领域
本公开一般涉及数据储存装置并且更具体地涉及用于数据储存装置的功率降保护。
背景技术
非易失性数据储存装置、诸如嵌入的存储器装置和可拆卸存储器装置使能了数据和软件应用的增加的便携性。例如，多级单元(MLC)闪速存储器装置在每个闪速存储器单元中可以储存多个位，增强了数据储存密度。储存在这样的装置处的数据可以使用误差校正编码(ECC)技术编码，其中该误差校正编码(ECC)技术保护数据免于电源噪声、温度变化以及数据损毁的其它原因相关联的误差。在一些情况中，ECC技术可能不足以恢复损毁的数据。例如，数据损毁可能超出与被用于编码数据相关联的特定的ECC技术相关联的ECC能力，导致数据丢失。
发明内容
公开了使能在可能损毁数据的数据储存装置的电源供应电压的功率降的情况下恢复在数据储存装置处的数据的恢复的技术。在特定的配置中，数据储存装置的字线储存多个逻辑页，诸如第一逻辑页和第二逻辑页。例如，字线可以包括具有多级单元(MLC)配置的储存元件，并且第一逻辑页以及第二逻辑页可以分别对应于可以储存在字线处的下部的页数据(例如，“10”数字中的“0”位)以及上部的页数据(例如，“10”数字中的“1”位)。如果在数据储存装置在字线处写入第一逻辑页并且同时在字线处写入第二逻辑页之后，在数据储存装置处发生在电源供应电压中的功率降，则在字线处的某些数据值使用误差校正编码(ECC)技术可能是不可恢复的。例如，与上部的页数据相关联的数据值可能“重叠”(并且可以与其区分开)与下部的页数据相关联的数据值，由于未完成写入第二页，潜在地导致数据丢失。
为了在功率降的情况中使能数据的恢复，某些装置可以在写入上部的页数据之前备份下部的页数据。如果当写入上部的页数据时发生功率降，下部的页数据的损毁的位可以从备份的下部的页数据恢复。但是，这样的技术可能使用大量的存储器以及处理资源来备份下部的页数据，减少了系统性能。其它技术可能将数据转移到“中间的”分布，诸如“低-到-中”(LM)状态到“B”状态(LMB)分布，以减少在功率降的情况中的状态分布的重叠。“BC首先”(BCF)技术可以在编程“A”状态之前编程“B”状态和“C”状态。这样的技术可以使能在功率降的情况中的数据恢复，但是可能与由于在装置处的增加数量的写入操作的性能劣化相关联。例如，这些技术可以响应于起始写入操作而被应用，不管在写入操作期间是否发生功率降。
根据本公开的示例数据保护技术，响应于在所述数据储存装置处的功率降，选择性地编程字线的储存元件以增加分离下部的页的数据值的状态分离。增加的状态分离可以通过防止或减少指示下部的页的不同的数据值的分布之间的重叠来使能下部的页的恢复。有益地，可以选择性地施加数据保护技术，相比于不管是否需要恢复技术(例如，不管是否发生功率降)而总是进行恢复技术的传统的装置改善了效率。相应地，数据保护技术可以响应于功率降而不是在功率降之前被应用，改善了系统性能并且减少了备用数据开销而使能了数据恢复。
附图说明
图1是包括被配置为响应于功率降而选择性地编程储存元件的数据储存装置的系统的特定示意性实施例的框图；
图2示出了在图1的数据储存装置处的功率降之后的使能数据的恢复的某些示例阈值电压分布和状态分离；
图3是示出图1的数据储存装置的操作的示例方法的流程图；以及
图4是示出图1的数据储存装置的操作的另一示例方法的流程图。
具体实施方式
图1是系统100的特定示意性实施例的框图，该系统100包括数据储存装置102、电源电路134和主机装置136。数据储存装置102可以嵌入在主机装置136中，诸如根据嵌入式的多媒体卡(弗吉尼亚州阿灵顿市的电子装置工程联合委员会(JEDEC)固态技术协会的商标)配置。可替换地，数据储存装置102可以从(即，“可拆卸地”耦接到)主机装置136拆卸。例如，数据储存装置102可以根据可拆卸的通用串行总线(USB)配置而可拆卸地耦接到主机装置136。电源电路134可以集成在主机装置136中或者可以在主机装置136的外部，如在图1的示例中描述的。
为了进一步说明，数据储存装置102可以被配置为作为嵌入的存储器而耦接到主机装置136、诸如作为示意性示例与eMMC配置连接。数据储存装置102可以对应于eMMC装置。作为另一示例，数据存储装置102可以对应于存储器卡，所述存储器卡诸如安全数字卡、微卡、miniSDTM卡(特拉华州威明顿市的SD-3C LLC的商标)、多媒体卡TM(MMCTM)卡(弗吉尼亚州阿灵顿市的JEDEC固态技术协会的商标)或者Compact (CF)卡(加利福尼亚州苗比达市的SanDisk公司的商标)。数据存储装置102可以依照JEDEC行业规范操作。例如，数据存储装置102可以依照JEDEC eMMC规范、JEDEC通用闪速存储(UFS)规范、一个或多个其它规范或其组合操作。数据储存装置102包括非易失性存储器104、输入/输出(I/O)部分122和控制器138。在特定的示意性实施例中，非易失性存储器104可以包括闪速存储器——诸如NAND闪速存储器或NOR闪速存储器。在其它实现方式中，非易失性存储器104可以包括可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、只读存储器(ROM)、一次性可编程存储器(OTP)、其它类型的存储器或其组合。非易失性存储器104、I/O部分122和控制器138可以经由一个或多个总线、一个或多个接口、一个或多个其它结构或其组合耦接。
非易失性存储器104可以包括编程信号调节器148、一个或多个字线和一个或多个电压检测器。在图1的示例中，非易失性存储器104包括字线106和电压检测器120。在特定的实施例中，字线106具有多级单元(MLC)配置。例如，字线106可以包括储存元件110、111、112和113，其每一个被配置为响应于由控制器138的选择和编程来储存多个逻辑数据值。
为了说明，控制器138可以选择储存元件110以储存指示位值b0,0和b1,0的阈值电压，并且可以编程储存元件110以储存该阈值电压。控制器138可以选择储存元件111以储存指示位值b0,1和b1,1的阈值电压，并且可以编程储存元件111以储存该阈值电压。控制器138可以选择储存元件112以储存指示位值b0,2和b1,2的阈值电压，并且可以编程储存元件112以储存该阈值电压。控制器138可以选择储存元件113以储存指示位值b0,N和b1,N的阈值电压，并且可以编程储存元件113以储存该阈值电压。N指示包含在字线106中的储存元件的数量(例如，512、1024或大于一的任何其它正整数)。尽管在图1的特定示例中示出了每单元两位(“X2”)的配置，应理解的是，这里所述的一个或多个技术可以应用到其它配置，诸如每单元三位(“X3”)配置。
字线106可以被配置为结合(in connection with)MLC配置来储存多个逻辑页的数据。例如，字线106可以被配置为储存页116和页117。页116可以包括储存在字线106处的第一组的位，并且页117可以包括储存在字线106处的第二组的位。在特定的实施例中，页116、117分别对应于下部的页和上部的页。参考图2进一步描述下部的页和上部的页。
I/O部分122可以包括电源端子128和一个或多个其它端子，诸如一个或多个命令、数据和/或时钟端子130。电源端子128可以响应于电源供应电压132。基于电源供应电压132，电源端子128可以将电压供应到数据储存装置102的一个或多个组件——诸如到非易失性存储器104和到控制器138。一个或多个命令、数据和/或时钟端子130可以在主机装置136和控制器138之间通信命令、命令响应和/或数据。
控制器138可以包括主机接口140、一个或多个电压检测器(例如，电压检测器142)、随机存取存储器(RAM)144、误差校正码(ECC)引擎146和备用电源154。控制器138经由一个或多个总线、一个或多个接口、一个或多个其它结构或其组合被耦接到非易失性存储器104。控制器138被配置为发送读取命令以从非易失性存储器104的特定地址读取数据。控制器138被配置为发送数据和写入命令以使得非易失性存储器104将数据储存到非易失性存储器104的特定地址。为进一步说明，控制器138可以发送数据以及一个或多个写入命令以使得非易失性存储器104在字线106处储存页116、117。控制器138可以发送读取命令以从字线106读取页116、117的一个或两者。
主机装置136可以对应于移动电话、音乐播放器、视频播放器、游戏操纵台、电子书阅读器、个人数字助理(PDA)、诸如膝上型计算机、平板或者笔记本计算机的计算机、其它电子装置或者其组合。主机装置136经由主机控制器通信，其中所述主机控制器可以使能主机装置136从非易失性存储器104读取数据并且将数据写入到非易失性存储器104。主机装置136可以依照JEDEC固态技术行业规范来操作，所述行业规范诸如eMMC规格或UFS主机控制器接口规格。主机装置136可以依照一个或多个其它规范——诸如作为示意性示例的安全数字(SD)主机控制器规范来操作。主机装置136可以根据任何其它合适的通信协议与非易失性存储器104通信。
在操作中，控制器138可以从主机装置136接收数据和指令并且可以发送数据到主机装置136。控制器138可以将数据和命令发送到非易失性存储器104并且可以从非易失性存储器104接收数据。作为特定的示例，控制器138可以经由主机接口140从主机装置136接收数据152。数据152可以对应于储存在非易失性存储器104处的用户数据(例如，文件或文件的一部分)。
ECC引擎146可以被配置为接收数据152并且基于数据152产生一个或多个ECC码字。例如，ECC引擎146可以包括编码器，所述编码器被配置为使用ECC编码技术来编码数据152。ECC引擎146可以包括Reed Solomon编码器、Bose-Chaudhuri-Hocquenghem(BCH)编码器、低密度奇偶校验(LDPC)编码器、Turbo码编码器、被配置为根据一个或多个其它ECC技术编码数据的编码器或其组合。ECC引擎122可以包括译码器126，所述译码器126被配置为译码从存储器104读取的数据，以检测和校正达由ECC引擎146使用的ECC技术的误差校正能力的可能出现在读取数据中的位误差。
为进一步说明，ECC引擎146可以从RAM 144接收数据152。ECC引擎146可以基于数据152产生一个或多个ECC码字。在特定的实施例中，页116、117对应于基于数据152由ECC引擎146产生的ECC码字。页116、117可以诸如结合使用从控制器138发送到非易失性存储器104的多个写入命令将多个逻辑页写入到非易失性存储器104的特定的字线的多阶写入操作、来非同时地写入到字线106。例如，页116响应于从控制器138发送到非易失性存储器104的第一写入命令可以在第一时间被写入，并且页117响应于从控制器138发送到非易失性存储器104的第二写入命令可以在第二时间被写入。可替换地或者此外，页116、117可以使用一个或多个其它技术写入到非易失性存储器104。
如果在字线106处编程页116之后并且在字线106处编程页117的同时发生功率降，数据储存装置102可以增加分离页116的数据值的状态分离。例如，数据储存装置102可以诸如通过继续编程储存和/或被安排为储存第一页116的数据值(例如，“0”数据值)的储存元件110-113的一个或多个，以及通过抑制储存和/或被安排为储存第二页116’的数据值(例如，“1”数据值)的储存元件110-113的一个或多个的编程，来选择性地编程储存元件110-113的一个或多个。参考图2进一步描述了用于在数据储存装置102处增加状态分离的示例技术。响应于所述功率降，可以抑制控制器138将额外的命令发送到非易失性存储器104，直到电源增加(例如，当数据储存装置102的上电时)。
功率降可能响应于在数据储存装置102处的功率降事件而发生。例如，响应于主机装置136起始操作的“关闭”或“待机”模式，电源端子128可以从电源供应电压132解耦，导致功率降。功率降可以以由一个或多个的下述示例示出的方式被检测。
根据第一示例，电压检测器120被配置为检测功率降。例如，由于电压检测器120被耦接到电源端子128，电压检测器120可以响应于在电源端子128处的电压的改变。在特定的实施例中，如果电压检测器120检测到电压小于第一阈值(例如，小于安全地将数据写入到非易失性存储器104所需要的特定的阈值电压水平)而页117被编程到字线106处，则电压检测器120使得数据储存装置102增加分离页116的数据值的状态分离。例如，电压检测器120可以产生信号，该信号使得非易失性存储器104继续编程储存或者被安排为储存第一页116的数据值(例如，“0”数据值)的字线106的储存元件。可替换地或者此外，信号可以使得非易失性存储器104抑制储存或者被安排为储存第二页116’的数据值(例如，“1”数据值)的字线106的储存元件的编程。
根据第二示例，控制器138的电压检测器142被配置为在电源端子128处检测功率降。响应于电压检测器142检测到功率降，控制器138可以将写入保护信号发送到非易失性存储器104。写入保护信号可以使得非易失性存储器104增加分离页116的数据值的状态分离。例如，非易失性存储器104可以被配置为响应于从控制器138接收写入保护信号来增加状态分离。在特定的实施例中，写入保护信号是“通用(general purpose)”写入保护信号。
根据第三示例，控制器138的电压检测器142被配置为检测功率降，并且控制器138被配置为响应于电压检测器142检测到功率降，将专用命令150发送到非易失性存储器104。专用命令150可以指令非易失性存储器104增加分离所述第一页的数据值的状态分离。在特定的实施例中，响应于功率降，专用命令150被保留为指令非易失性存储器104增加状态分离。专用命令150不同于通用命令(例如，通用写入保护命令)。
响应于所述功率降，编程信号调节器148可以调节被用于选择性地编程储存元件110-113的一个或多个的编程信号。可以通过修改所述编程信号的编程脉冲的数量、通过修改所述编程脉冲的幅度、通过修改所述编程脉冲的持续期间或其组合来调节编程信号。例如，编程信号调节器148可以通过增加所述编程信号的多个编程脉冲、通过增加编程脉冲的一个或多个的幅度、通过增加编程脉冲的一个或多个的持续期间或其组合来调节编程信号。可替换地或者此外，储存元件110-113的一个或多个可以被选择性地编程而不使用验证信号以便于节省可以被用于进一步选择性地编程储存元件110-113的一个或多个的时间和/或功率。如参考图2进一步描述的，编程信号可以被调节为使得分离页116的数据值的状态分离足以恢复页116的数据值(例如，在数据储存装置102处的上电事件之后)。
在特定的实施例中，编程信号调节器148被配置为获取备用电源154以调节编程信号。备用电源154可以被配置为响应于所述功率降，将备用电源提供到编程信号调节器148以延长时间期限，在该时间期限期间，储存元件110-113的一个或多个可以被选择性地编程(例如，而电源供应电压132下降并且在数据储存装置102进入操作的“关闭”模式之前)。备用电源154可以包括电容性的装置(例如，一个或多个电容器)、备用电池、一个或多个其它装置或其组合，作为示意性示例。尽管图1描述了备用电源154被包含在控制器138中，但是备用电源154可以位于系统100中的其它地方。
非易失性存储器104可以包括多个电压检测器。如上所述，电压检测器120可以被配置为响应于检测电源供应电压小于第一阈值而起始储存元件110-113的一个或多个的选择性编程。非易失性存储器104还可以包括第二电压检测器。第二电压检测器可以被配置为响应于检测电源供应电压小于第二阈值(例如，与"软重置"操作有关)使得非易失性存储器104终止编程操作。第二阈值小于第一阈值。为了说明，第一阈值可以对应于指示断电事件可能即将来临的电源供应电压的电压水平，并且第二阈值可以对应于指示可能不能再在非易失性存储器104处安全地进行编程操作的电压水平。尽管图1指示电压检测器120被包含在非易失性存储器104中，但是电压检测器120和/或第二电压检测器可以被包含在控制器138中而不脱离本公开的范围。作为额外的示例，电压检测器120、142两者可以被包含在非易失性存储器104中，或者电压检测器120、142两者可以被包含在控制器138中。
通过选择性地编程数据储存装置102的一个或多个字线的储存元件，可以增加分离页的数据值的状态分离。例如，与一旦检测到功率降就终止写入操作(如由某些传统的装置实现)相反，数据储存装置102可以选择性地编程储存元件以增加页的状态分离，使能页的之后的恢复。相应地，当数据储存装置102的上电时，页可以被恢复而不需要备份页的位并且不需要使用传统的LMB和BCF技术。相反，这里所述的一个或多个技术可以(例如，通过响应于功率降而增加页的状态分离，而不是总是备份数据或者不管功率降是否发生而总是使用LMB技术或BCF技术)被选择性地应用。因此，系统100的性能通过保存数据储存装置102的操作性资源而改善(例如，通过使用相对于某处传统的技术更少的写入操作)。
图2示出了指示可以被编程到非易失性存储器104的阈值电压的分布的柱状图(histogram)202、208、216和226。在图2中，每个横坐标可以指示非易失性存储器104的储存元件的阈值电压，并且每个纵坐标可以指示具有特定的阈值电压的多个非易失性存储器104的储存元件。在特定的实施例中，柱状图202、208、216和226的每一个对应于字线106的特定的操作性状态。
例如，柱状图202包括分布204和分布206。分布204、206指示储存在字线106处阈值电压。例如，分布204可以对应于第一页116的数据值，并且分布206可以对应于第二页116’的数据值。分布204、206可以对应于下部的页(LP)，该下部的页(LP)被写入到与多阶写入过程(例如，在字线106处编程上部的页之前)有关的字线106。在图2的示例中，分布204对应于与“1”的数据值相关联的擦除(“E”)状态，并且分布206对应于与“0”的数据值相关联的“LM”状态。应理解的是，图2的特定的示例是示意性的并且这里所述的技术可应用到多种实现方式，诸如用除了图2中所述的位约定(convention)和/或状态约定以外的实现方式。
柱状图208对应于在编程下部的页之后并且在上部的页(UP)的编程期间的数据储存装置102的操作性状态。上部的页可以对应于页117。柱状图208包括分布210、212和214。分布212可以由对应于分布204的编程储存元件产生。就是说，储存与分布204相关联的"E"状态阈值电压的储存元件可以被编程为储存与分布212相关联的"A"状态阈值电压。此外，分布214可以由对应于分布206的编程储存元件产生。就是说，储存与分布206相关联的“LM”状态阈值电压的储存元件可以被编程为储存与分布212相关联的“B”状态阈值电压或“C”状态阈值电压。在图2中，“E”和“A”状态阈值电压对应于“1”的下部的页数据值，并且“B”和“C”状态阈值电压对应于“0”的下部的页数据值。
如果当数据储存装置102具有由柱状图208指示的操作性状态并且上部的页的编程完成时不发生功率降，数据储存装置的字线102的操作性状态可以对应于柱状图216。柱状图216包括分布218、220、222和224。在图2的示例中，分布212的编程已经完成，导致分布220。分布214的编程已经完成，导致分布222、224，其分别对应于"B"状态阈值电压和“C”状态阈值电压。分布218、220可以对应于“1”的下部的页数据值，并且分布222、224可以对应于“0”的下部的页数据值。分布218、224可以对应于“1”的上部的页数据值，并且分布220，222可以对应于“0”的上部的页数据值。
可替换地，如果当数据储存装置102具有由柱状图208指示的操作性状态时发生功率降，则上部的页的编程可能被打断。因此，下部的页的某些位可能损毁。例如，因为分布212、214可能部分地重叠(如图2中所示)，重叠中的阈值电压可以对应于“1”或“0”的下部的页数据值。此外，重叠的尺寸可能超出ECC引擎146的误差校正能力，导致下部的页的数据的丢失。
相应地，响应于在数据储存装置102处的功率降，数据储存装置102可以选择性地编程储存元件以使能下部的页数据值的恢复。柱状图226示出了数据储存装置的操作性状态，在该状态中响应于功率降状态分离234已经通过选择性地编程储存元件而增加。数据储存装置的字线102可以在功率降之后在上电时具有对应于柱状图226的操作性状态。
柱状图226示出了响应于所述功率降，储存对应于分布214的阈值电压储存元件已经被选择性地编程，导致分布232。在柱状图226中，分布210，212相对于柱状图208在功率降之后还没有被编程。为了说明，数据储存装置102响应于所述功率降，可以抑制储存对应于分布210、212的阈值电压的储存元件的编程。
通过响应于所述功率降而选择性地编程储存元件，状态分离234被增加。例如，状态分离234将分布212的最高阈值电压236从分布232的最低阈值电压238分离。相应地，“1”的下部的页数据值可以从“0”的下部的页数据值分离，使能下部的页数据值的恢复。在其它实施例中，即使分布212、232重叠，下部的页数据可以被恢复。例如，假设重叠被降低到ECC引擎146的特定的误差校正能力内，下部的页可以由ECC引擎146解译。在这些情况中，如这里所使用的"状态分离"可以指示分布212的中位数值(或近似中位数值)和分布232中位数值(或近似中位数值)之间的差值。
这里所述的一个或多个技术可以应用到使能下部的页和上部的页的两者的恢复，或者使能仅下部的页的恢复。例如，在柱状图226的示例中，分布232不包括“B”状态和“C”状态(即，“B”状态和“C”状态在分布232中组合)之间的分离。相应地，柱状图226可以对应于由控制器138使用的“快速”分离增加技术来增加状态分离234以使能下部的页的恢复。在特定的实施例中，当上部的页的副本储存在(例如，缓存)于系统100中的其它地方时——诸如在非易失性存储器的恢复块处、在RAM 144处、在另外的位置或其组合，控制器138应用快速分离增加技术。可替换地，响应于除了增加状态分离234之外的功率降，控制器138可以被配置为使得或者增加分布232的"B"状态和"C"状态之间的状态分离。分布232的"B"状态和"C"状态之间的这样的状态分离可以通过区分上部的页的数据值而使能上部的页的恢复。
在特定示意性实施例中，控制器138可以在编程上部的页的同时延迟分布212的编程。例如，为减少参考柱状图208所述的重叠，控制器138可以在起始被选择为储存“B”状态阈值电压或“C”状态阈值电压的储存元件的编程之后，起始被选择为储存“A”状态阈值电压的储存元件的编程，增加分布212、214之间的分离。相应地，状态分离234可以通过延迟分布212的编程而增加。可替换地或者此外，控制器138可以诸如通过调节被选择为储存"A"状态阈值电压的储存元件的位线电压以便于放缓分布212的编程，来放缓分布212的编程而编程上部的页。
参考图2所述的技术可以选择性地应用到在功率降的情况中的数据的恢复。例如，如果当写入图2的上部的页时没有检测到功率降，则数据的备份和其它传统的技术可能是不必要的。通过响应于功率降增加状态分离234，数据可以被恢复而不需要备份大量的数据并且不需要使用“中间的”编程操作，从而清空储存空间和/或计算性资源并且改善系统100的性能。
参考图3，描述了方法的特定示意性实施例并且该方法被一般地表示为300。方法300可以在数据储存装置102中进行，诸如通过非易失性存储器104、通过控制器138或其组合。
方法300可以包括，在302处，在非易失性存储器104的字线处编程第一页。第一页可以对应于页116，并且字线可以对应于字线106，作为示意性示例。
方法300还可以包括，在304处，选择性地编程所述字线的第一储存元件以增加分离所述第一页的数据值的状态分离。当在字线处编程第二页时，第一储存元件可以响应于在数据储存装置102处的功率降而被选择性地编程。功率降可以对应于在数据储存装置102处的功率降事件。第二页可以对应于页117，并且状态分离可以对应于状态分离234。在特定示意性实施例中，控制器138通过发布一个或多个命令增加状态分离，该一个或多个命令指示非易失性存储器104使用增加的电压控制栅极LM-状态验证(VCG-AV1)参数(例如，通过发布命令以使用增加的验证电压验证页116的编程)来编程第一页。
为进一步说明，在特定的实施例中，第二储存元件对应于被选择为被编程到最低阈值电压状态或到第二最低阈值电压状态的储存元件。最低阈值电压状态可以对应于分布218，并且第二最低阈值电压状态可以对应于分布220，作为示意性示例。第一储存元件可以对应于被选择为被编程到第二最高阈值电压状态或到最高阈值电压状态的储存元件。最高阈值电压状态可以对应于分布224，并且第二最高阈值电压状态可以对应于分布222，作为示意性示例。
图3的方法300可以响应于功率降增加分离页的数据值的状态分离。例如，可以使用方法300而减少或避免在指示页的不同的位值的分布之间的重叠。相应地，方法300可以使能页的数据值的恢复，改善性能并且减少或避免在诸如数据储存装置102的数据储存装置处的数据丢失。
参考图4，描述了方法的特定示意性实施例并且该方法被一般地表示为400。方法400可以诸如通过非易失性存储器104、通过控制器138或其组合，在数据储存装置102中进行。
方法400包括，在402处，在诸如数据储存装置102的数据储存装置的电源端子处接收电源供应电压。电源供应电压可以对应于电源供应电压132，并且电源端子可以对应于电源端子128，作为示意性示例。
方法400还可以包括，在404处，编程诸如非易失性存储器104的非易失性存储器的字线的第一页。字线可以对应于字线106，并且第一页可以对应于页116，作为示意性示例。第一页可以结合多级单元(MLC)编程技术的多阶写入过程而被编程。例如，页116可以基于由控制器138发送到非易失性存储器104的多个写入命令在将字线106作为目标的多个写入操作期间被编程。页116可以响应于多个写入命令的第一写入命令而被编程。
方法400还可以包括，在406处，起始在字线的处的第二页的编程。例如，控制器138可以向非易失性存储器104发送页117和第二命令以在字线106处写入页117。非易失性存储器104可以起始在字线106处写入页117。
方法400可以包括确定功率降是否已经发生。例如，在408处，可以作出电源供应电压是否小于第一阈值的决定。电源供应电压可以对应于电源供应电压132(或者对应于由电压检测器120或电压检测器142检测的电源或电压)。第一阈值可以对应于指示功率降事件倾向于发生的电源供应电压的电压水平。在示意性配置中，第一阈值近似为电源供应电压(例如，从3.3伏到2.9伏的功率降或更少，或者从2.8伏到2.4伏的功率降或更少，作为示意性示例)的正常或者期望的操作范围的百分之85到90，尽管所使用的特定的阈值取决于特定的应用。功率降可以由电压检测器120、电压检测器142或数据储存装置102的另外的电压检测器检测。在410处，如果没有检测到功率降，则第二页的编程可以完成。
如果检测到功率降，在412处，方法400还包括确定被选择为储存第一页的第一数据值的字线的第一储存元件以及被选择为储存第一页的第二数据值的字线的第二储存元件。例如，第一储存元件可以包括被选择为储存第一页的“0”的数据值的字线的储存元件，诸如对应于分布214的字线的储存元件。第二储存元件可以包括被选择为储存第一页的“1”的数据值的字线的储存元件，诸如对应于分布210、212的字线的储存元件。
方法400还可以包括，在414处，抑制第二储存元件的编程以增加分离第一数据值和第二数据值的状态分离。状态分离可以对应于状态分离234。
方法400还可以包括，在416处，调节数据储存装置102的编程信号。例如，编程信号调节器148可以通过增加所述编程信号的多个编程脉冲、通过增加编程脉冲的一个或多个的幅度、通过增加编程脉冲的一个或多个的持续期间或其组合而调节编程信号。可替换地或者此外，来自备用电源154的备用电源可以被提供到编程信号调节器148，诸如以增加编程脉冲的幅度。
方法400还可以包括，在418处，使用调节的编程信号选择性地编程所述字线的第一储存元件以增加状态分离。在特定的实施例中，所述第一储存元件被编程而不使用验证信号(例如，响应于所述功率降，在字线处使用验证信号可能临时停止)。为进一步说明，在一些情况中，由于增加状态分离的原因，被选择为储存“B”状态阈值电压的储存元件可以储存更大的阈值电压(例如，“C”状态阈值电压)。
方法400还可以包括，在420处，响应于检测到电源供应电压小于第二阈值来终止第一储存元件的编程。第二阈值小于第一阈值。检测到电源供应电压小于第二阈值可以由电压检测器120或通过数据储存装置102的另外的电压检测器——诸如参考图1所述的第二阈值检测器进行。第二阈值可以对应于数据可能不再能够安全地写入到非易失性存储器104的电源供应电压的电压水平。
方法400还可以包括，在422处，在上电事件之后访问在字线处的第一页。所述状态分离使能所述第一页的恢复。作为特定的示例，如果字线使用在阈值电压236、238之间的读取阈值而被感测，则被编程到小于读取阈值的阈值电压的字线的储存元件可以被确定为储存与第一页相关联的“1”的数据值，并且被编程到大于读取阈值的阈值电压的字线的储存元件可以被确定为储存与第一页相关联的“0”数据值。读取阈值可以使用合适的技术而被确定，其中该合适的技术诸如单元电压分布(CVD)跟踪技术和/或重复误码率(BER)估测技术。在特定示意性实施例中，控制器138被配置为将第一页重新安置到储存第二页的数据储存装置102的恢复块，并且第一页和第二页被重新写入到字线106、写入到非易失性存储器104的另外的字线或其组合。
通过编程第一储存元件并且抑制第二储存元件的编程，分离页的数据值的状态分离可以增加。相应地，当数据储存装置102的上电时，页可以被恢复而不需要备份页的位并且不需要使用“中间的”写入阶段，改善数据储存装置102的性能。
将理解的是，尽管这里所述的一个或多个组件被示出为块组件并且以一般的术语描述，但是这样的组件可以包括一个或多个微处理器、状态机或被配置为使能控制器138和非易失性存储器104(或其一个或多个组件)进行这里所述的操作的其它电路。例如，这里所述的一个或多个组件可以对应于一个或多个物理组件——诸如硬件控制器、状态机、逻辑电路、一个或多个其它结构或其组合——以使能控制器138进行这里所述的一个或多个操作。控制器138的一个或多个方面可以使用编程为进行这里所述操作的微处理器或微控制器来实现，其中该操作诸如对应于方法300、400的一个或多个操作。在特定的实施例中，控制器138包括执行储存在非易失性存储器104处的指令的处理器。可替换地或者此外，由处理器执行的可执行的指令可以被储存在不包含在非易失性存储器104中的分离的存储器位置处，诸如在非易失性存储器104之后的只读存储器(ROM)处。
作为特定的示意性示例，控制器138可以经由I/O部分122和主机接口140从主机装置136接收数据152。控制器138可以接收指令以在非易失性存储器104处写入数据152。控制器138可以从主机装置136经由I O部分122和主机接口140接收指令。控制器138可以将数据152发送到ECC引擎146以使得ECC引擎146产生一个或多个ECC码字，该ECC码字可以对应于页116、117。ECC引擎146可以输出页116、117，并且控制器138可以将页116和第一写入指令发送到非易失性存储器104，诸如经由总线和/或一个或多个其它结构。第一写入指令可以包括字线106的地址。
响应于写入指令，非易失性存储器104可以在字线106处写入页116并且可以发送确认消息或其它信号到控制器138，指示页116已经被成功地储存在字线106处。响应于确认消息或其它信号，控制器138可以发送页117和第二写入指令到非易失性存储器104。第二写入指令可以包括字线106的地址。响应于第二写入指令，非易失性存储器104可以起始在字线106处写入页117。如果当页117正在字线106处被写入时检测到功率降(例如，通过电压检测器120、142的任一个)，可以发布指令或其它信号以使得非易失性存储器104增加分离页116的数据值的状态分离。根据第一示例，响应于检测到所述功率降，电压检测器120发送使得非易失性存储器104增加状态分离的信号。根据第二示例，响应于电压检测器142检测到功率降，控制器138发送通用写入保护命令到非易失性存储器104。根据第三示例，响应于电压检测器142检测到功率降，控制器138发送专用命令150到非易失性存储器104。应理解的是，前述示例操作被提供以用于示意性目的并且不意欲限制本公开的范围。
在特定的实施例中，数据储存装置102可以附接到或者嵌入在一个或多个主机装置中——诸如在可以对应于主机装置136的主机通信装置的外壳中。例如，数据储存装置102可以集成在封装的设备——诸如无线电话、个人数字助理(PDA)、游戏装置或操纵台、便携式导航装置或者使用内部非易失性存储器的其它装置——中。但是，在其它实施例中，数据储存装置102可以实现在被配置为选择性地耦接到诸如主机装置136的一个或多个外部装置的便携式装置中。在特定的实施例中，数据储存装置102可以包括非易失性存储器，诸如三维(3D)存储器、闪速存储器(例如，NAND存储器、NOR存储器、MLC存储器、分割的位线NOR(DINOR)存储器、AND存储器、高电容性耦合率(HiCR)装置、非对称非接触晶体管(ACT)装置或一个或多个其它闪速存储器)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、只读存储器(ROM)、一次性可编程存储器(OTP)、其它类型的存储器。
对这里所述的实施例的说明意欲提供对各种实施例的一般理解。可以使用并且从本公开中得出其它实施例，使得可以作出结构的和逻辑的替换和改变而不脱离本公开的范围。本公开意欲覆盖各种实施例的任何和全部后续改变或变化。本领域技术人员应认识到这样的修改在本公开的范围内。
上述主题应被认为是示意性的，而不是限制性的，并且所附权利要求意欲覆盖落入本公开的范围内的所有这样的修改、改进和其它实施例。因此，在法律所允许的最大范围，本发明的范围应该由下述权利要求及其等价物的最宽许可的解释所确定，并且不应被前述详细的描述所局限或者限制。

Claims (20)

1.一种数据写入的功率降保护方法，包括：
在包括非易失性存储器的数据储存装置中，进行：
在所述非易失性存储器的字线处编程第一页；以及
响应于在向所述字线的第一存储元件和第二存储元件部分地写入第二页之后检测到在所述数据储存装置处的功率降，通过继续编程第一存储元件并停止第二存储元件的编程来编程所述字线以增加在所述第一页的数据值之间的状态分离。
2.如权利要求1所述的方法，其中所述第一存储元件被选择为储存所述数据值的第一数据值，并且其中所述第二存储元件被选择为储存所述数据值的第二数据值。
3.如权利要求2所述的方法，其中所述第二存储元件每一个被选择为被编程到最低阈值电压状态或到第二最低阈值电压状态，并且其中所述第一存储元件每一个被选择为被编程到第二最高阈值电压状态或到最高阈值电压状态。
4.如权利要求1所述的方法，其中所述字线具有多级单元(MLC)配置，其中所述第一页对应于下部的页，并且其中所述状态分离将所述数据值的第一数据值与所述数据值的第二数据值区分开。
5.如权利要求1所述的方法，其中所述非易失性存储器包括电压检测器，并且其中所述功率降由所述电压检测器检测。
6.如权利要求1所述的方法，其中所述数据储存装置还包括耦接到所述非易失性存储器的控制器，其中所述控制器包括电压检测器，并且其中所述功率降由所述电压检测器检测。
7.如权利要求6所述的方法，还包括响应于检测到所述功率降，由所述控制器将写入保护信号发送到所述非易失性存储器以使得所述非易失性存储器增加所述状态分离。
8.如权利要求6所述的方法，还包括响应于检测到所述功率降，由所述控制器将专用命令发送到所述非易失性存储器，其中所述专用命令使得所述非易失性存储器增加所述状态分离。
9.如权利要求1所述的方法，还包括响应于所述功率降，调节编程信号，其中所述第一存储元件使用所述调节的编程信号而被编程。
10.如权利要求9所述的方法，其中通过修改所述编程信号的编程脉冲的数量、通过修改所述编程脉冲的幅度、通过修改所述编程脉冲的持续期间或其组合来调节所述编程信号。
11.如权利要求9所述的方法，其中所述数据储存装置包括备用电源，并且其中使用备用电源来供电所述调节的编程信号。
12.如权利要求9所述的方法，其中响应于所述功率降，所述第一存储元件被编程而不使用验证信号。
13.如权利要求1所述的方法，其中所述功率降对应于断电事件。
14.如权利要求13所述的方法，还包括在接着功率降的上电事件之后访问在所述字线处的第一页，其中所述状态分离使能所述第一页的恢复。
15.一种数据储存装置，包括：
控制器；以及
非易失性存储器，耦接到所述控制器，其中所述非易失性存储器包括字线，其中所述非易失性存储器被配置为，响应于在向所述字线的第一存储元件和第二存储元件部分地写入第二页之后检测到功率降，通过继续编程所述第一存储元件并停止所述第二存储元件的编程来编程所述字线以增加在所述字线处的第一页的数据值之间的状态分离。
16.如权利要求15所述的数据储存装置，还包括：
电源端子，其中所述电源端子被配置为接收电源供应电压；以及
第一电压检测器，其中所述第一电压检测器被配置为通过检测所述电源供应电压小于第一阈值而检测所述功率降。
17.如权利要求16所述的数据储存装置，还包括第二电压检测器，其中所述第二电压检测器被配置为检测所述电源供应电压小于第二阈值，其中该第二阈值小于所述第一阈值，并且其中所述非易失性存储器还被配置为，响应于检测到所述电源供应电压小于所述第二阈值，终止所述字线的编程。
18.如权利要求17所述的数据储存装置，其中所述非易失性存储器包括所述第一电压检测器和所述第二电压检测器的一个或两者。
19.如权利要求17所述的数据储存装置，其中所述控制器包括所述第一电压检测器和所述第二电压检测器的一个或两者。
20.如权利要求17所述的数据储存装置，其中所述非易失性存储器包括所述第一电压检测器和所述第二电压检测器的一个，并且其中所述控制器包括所述第一电压检测器和所述第二电压检测器的另一个。
CN201480066218.5A 2013-10-24 2014-10-20 用于数据储存装置的功率降保护 Active CN106062882B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/062,534 2013-10-24
US14/062,534 US9218851B2 (en) 2013-10-24 2013-10-24 Power drop protection for a data storage device
US14/285,433 US8891301B1 (en) 2013-10-24 2014-05-22 Power drop protection for a data storage device
US14/285,433 2014-05-22
PCT/US2014/061380 WO2015061219A1 (en) 2013-10-24 2014-10-20 Power drop protection for a data storage device

Publications (2)

Publication Number Publication Date
CN106062882A CN106062882A (zh) 2016-10-26
CN106062882B true CN106062882B (zh) 2019-09-17

Family

ID=51870171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480066218.5A Active CN106062882B (zh) 2013-10-24 2014-10-20 用于数据储存装置的功率降保护

Country Status (4)

Country Link
US (2) US9218851B2 (zh)
KR (1) KR101885228B1 (zh)
CN (1) CN106062882B (zh)
WO (1) WO2015061219A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3003071B1 (fr) * 2013-03-06 2016-11-11 Inside Secure Memoire comprenant un circuit pour detecter une impulsion transitoire sur une ligne de memoire
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
CN105531768B (zh) * 2013-08-30 2019-12-31 英派尔科技开发有限公司 闪存中功率消耗的减小
FR3041807B1 (fr) 2015-09-24 2017-12-08 Stmicroelectronics Rousset Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant
JP6652472B2 (ja) * 2016-09-20 2020-02-26 キオクシア株式会社 メモリシステムおよび制御方法
US10048887B2 (en) 2016-10-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for single level cell caching
KR102660729B1 (ko) 2016-10-28 2024-04-26 삼성전자주식회사 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
CN107886981B (zh) * 2017-11-28 2021-04-27 晶晨半导体(上海)股份有限公司 一种应用于嵌入式系统的掉电处理方法
KR102211122B1 (ko) 2018-12-20 2021-02-02 삼성전자주식회사 스토리지 장치 및 스토리지 시스템
US10950313B1 (en) * 2019-08-28 2021-03-16 Micron Technology, Inc. Responding to changes in available power supply
US11309032B2 (en) 2019-11-26 2022-04-19 Samsung Electronics Co., Ltd. Operating method of memory system including memory controller and nonvolatile memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
CN101057299A (zh) * 2004-06-15 2007-10-17 桑迪士克股份有限公司 对非易失性存储器的并行编程
CN101174465A (zh) * 2006-11-01 2008-05-07 旺宏电子股份有限公司 用以快速编程非易失性存储器的方法与装置
CN102403036A (zh) * 2010-09-16 2012-04-04 英飞凌科技股份有限公司 用于对非易失性存储器中的数据进行编程的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254071B2 (en) 2006-01-12 2007-08-07 Sandisk Corporation Flash memory devices with trimmed analog voltages
KR100801035B1 (ko) * 2006-12-14 2008-02-04 삼성전자주식회사 멀티 레벨 셀의 프로그램 방법, 페이지 버퍼 블록 및 이를포함하는 불휘발성 메모리 장치
KR101292574B1 (ko) * 2007-10-08 2013-08-16 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법
CN102132350B (zh) * 2008-07-01 2015-06-17 Lsi公司 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN102099865B (zh) 2008-07-22 2014-05-28 Lsi公司 用于在闪存存储器中每信号电平编程多个编程值的方法和装置
KR101617810B1 (ko) 2009-08-24 2016-05-03 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US8605533B2 (en) * 2009-11-27 2013-12-10 Samsung Electronics Co., Ltd. Apparatus and method for protecting data in flash memory
KR101134240B1 (ko) * 2010-04-29 2012-04-09 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8565022B2 (en) 2010-07-09 2013-10-22 Hynix Semiconductor Inc. Memory system and method of operating the same
TWI479493B (zh) * 2011-04-25 2015-04-01 Silicon Motion Inc 快閃記憶裝置及其斷電處理方法
US20130219107A1 (en) * 2012-02-21 2013-08-22 Sandisk Technologies Inc. Write abort recovery through intermediate state shifting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
CN101057299A (zh) * 2004-06-15 2007-10-17 桑迪士克股份有限公司 对非易失性存储器的并行编程
CN101174465A (zh) * 2006-11-01 2008-05-07 旺宏电子股份有限公司 用以快速编程非易失性存储器的方法与装置
CN102403036A (zh) * 2010-09-16 2012-04-04 英飞凌科技股份有限公司 用于对非易失性存储器中的数据进行编程的方法和装置

Also Published As

Publication number Publication date
KR20160104617A (ko) 2016-09-05
US20150117098A1 (en) 2015-04-30
US8891301B1 (en) 2014-11-18
US9218851B2 (en) 2015-12-22
KR101885228B1 (ko) 2018-09-10
WO2015061219A1 (en) 2015-04-30
CN106062882A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106062882B (zh) 用于数据储存装置的功率降保护
KR101891378B1 (ko) 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법
US9229806B2 (en) Block closure techniques for a data storage device
US8683297B2 (en) Systems and methods of generating a replacement default read threshold
US9165670B2 (en) Data retention detection techniques for a data storage device
EP2513795B1 (en) Auxiliary parity bits for data written in multi-level cells
US9898229B1 (en) Systems and methods of memory reads
US8351288B2 (en) Flash storage device and data protection method thereof
WO2014133940A1 (en) Error correction coding in non-volatile memory
US9235534B2 (en) Data protecting method, memory controller and memory storage apparatus
WO2014164134A2 (en) Detecting effect of corrupting event on preloaded data in non-volatile memory
US8982617B1 (en) Block closure techniques for a data storage device
WO2014163952A1 (en) Tracking erase pulses for non-volatile memory
US20160179596A1 (en) Operating method of data storage device
US9400747B2 (en) Batch command techniques for a data storage device
US9384125B2 (en) Method for accessing flash memory having pages used for data backup and associated memory device
TW201346918A (zh) 判定針對記憶體之字線之程式化步階大小之系統及方法
CN109407969A (zh) 在物理接口总线上检查数据完整性时最大化频率的方法
US8006045B2 (en) Dummy write operations
WO2013070381A1 (en) Method of storing host data and meta data in nand memory, memory controller and memory system
US11048440B2 (en) Memory system, memory device and operating method thereof
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US9223649B2 (en) System and method of sending correction data to a buffer of a non-volatile memory
CN103412778A (zh) 一种片上系统NANDFlash程序引导方法与装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant