CN107886981B - 一种应用于嵌入式系统的掉电处理方法 - Google Patents
一种应用于嵌入式系统的掉电处理方法 Download PDFInfo
- Publication number
- CN107886981B CN107886981B CN201711219177.0A CN201711219177A CN107886981B CN 107886981 B CN107886981 B CN 107886981B CN 201711219177 A CN201711219177 A CN 201711219177A CN 107886981 B CN107886981 B CN 107886981B
- Authority
- CN
- China
- Prior art keywords
- power supply
- power
- voltage
- preprocessing
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种应用于嵌入式系统的掉电处理方法，属于嵌入式系统技术领域，包括：多个模数转换器监测系统掉电时实时电压下降最快的电源；微处理器选定实时电压下降最快的电源为预处理电源；微处理器通过模数转换器检测到预处理电源的实时电压下降到第二电压时，针对对应预处理电源的外设执行掉电处理操作。本发明的有益效果：在系统掉电时，及时监测到系统掉电并及时采用应对措施，避免死机问题出现，能很好的解决非带电池产品的掉电问题。
Description
技术领域
本发明涉及嵌入式系统技术领域，尤其涉及一种应用于嵌入式系统的掉电处理方法。
背景技术
嵌入式系统，系统断电时的保护措施是业界的难题。如果是带电池的设备，可以由系统芯片(System on a Chip，SOC)来控制掉电时序，业界主流的系统芯片都内置有多路模数转换器(analog to digital converter，ADC)；如果是非带电池的产品，基本上无法保证掉电时序。对于非带电池的产品，业界通常的处理方案，一是通过提高外设的自身掉电保护能力，二是通过软件算法来优化和规避。
以S905L系统为例，其为非带电池产品的掉电问题，包括：
1)5V，用于为通用串行接口和模拟音频供电(for USB and Analog Audio)；
2)3.3V，用于系统芯片接口和外设供电(for SOC IO and Peripheral)，外设可为嵌入式存储器(eMMC)或Nand闪存(Nand Flash)；
3)1.8V，用于为系统芯片模拟部分和外设供电(for SOC analog part andPeripheral)；
4)1.5V，用于为系统芯片双倍速率同步动态随机存储器和芯片组供电(for SOCDDR and DDR Chipset)；
5)1.1V，用于为系统芯片内核供电(for SOC core)。
由上述内容可知，在外设中，例如Nand Falsh，由3.3V电源来供电。在系统掉电的情况下，如果3.3V低于2.6V的时候，SOC的NAND接口还有执行写Nand Flash的指令，会出现导致Nand Flash内部数据出错的几率大大提升的严重错误。而现有技术中，缺乏针对非带电池产品的掉电问题的处理方法，无法及时监测到系统掉电并及时采用应对措施，以解决掉电时序问题和掉电关机问题的方法。
发明内容
针对现有技术中存在的问题，本发明提供了一种应用于嵌入式系统的掉电处理方法。
本发明采用如下技术方案：
一种应用于嵌入式系统的掉电处理方法，所述嵌入式系统具有相应的系统芯片，所述系统芯片具有微处理器、对应所述微处理器的多路电源、对应所述多路电源的多个外设、对应所述多路电源的多个模数转换器，每个所述外设对应的所述电源分别具有一标准供电电压；所述掉电处理方法包括：
步骤S1、所述多个模数转换器监测系统掉电时实时电压下降最快的所述电源；
步骤S2、所述微处理器选定实时电压下降最快的所述电源为预处理电源；
步骤S3、所述微处理器通过所述模数转换器检测到所述预处理电源的所述实时电压下降到第二电压时，针对对应所述预处理电源的所述外设执行掉电处理操作。
优选的，所述嵌入式系统为S905L系统。
优选的，所述多路电源包括：
第一电源，所述第一电源用于提供5V的所述标准供电电压；
第二电源，所述第二电源用于提供3.3V的所述标准供电电压；
第三电源，所述第三电源用于提供1.8V的所述标准供电电压；
第四电源，所述第四电源用于提供1.5V的所述标准供电电压；
第五电源，所述第五电源用于提供1.1V的所述标准供电电压。
优选的，所述外设包括：
嵌入式存储器，由所述第二电源供电；
Nand闪存，由所述第二电源供电。
优选的，所述步骤S3包括：
步骤S31、所述微处理器通过所述模数转换器监测到所述预处理电源的所述实时电压下降到一大于所述第二电压的第一电压时，针对对应所述预处理电源的所述外设执行第一处理操作；
步骤S32、所述微处理器通过所述模数转换器监测到所述预处理电源的所述实时电压下降到所述第二电压时，针对对应所述预处理电源的所述外设执行第二处理操作。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述步骤S31中，所述第一电压为2.97V，所述第二电压为2.6V。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第一处理操作包括：
停止对所述嵌入式存储器供电，以停止针对所述嵌入式存储器供电的写操作和重置操作。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第一处理操作包括：
执行所述系统芯片自身的重置操作。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第一处理操作包括：
关闭模拟音频，以消除所述嵌入式系统关机时的功放噪音。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第一处理操作包括：
依照预设断电顺序，停止对所述多个外设中除所述Nand闪存和所述嵌入式存储器之外的所有所述外设供电。
优选的，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第二处理操作为停止对对应所述预处理电源的所述外设供电。
本发明的有益效果：在系统掉电时，及时监测到系统掉电并及时采用应对措施，避免死机问题出现，能很好的解决非带电池产品的掉电问题。
附图说明
图1为本发明的一种优选实施例中，应用于嵌入式系统的掉电处理方法的流程图；
图2为本发明的一种优选实施例中，步骤S3的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1所示，一种应用于嵌入式系统的掉电处理方法，上述嵌入式系统具有相应的系统芯片，上述系统芯片具有微处理器、对应上述微处理器的多路电源、对应上述多路电源的多个外设、对应上述多路电源的多个模数转换器，每个上述外设对应的上述电源分别具有一标准供电电压；上述掉电处理方法包括：
步骤S1、上述多个模数转换器监测系统掉电时实时电压下降最快的上述电源；
步骤S2、上述微处理器选定实时电压下降最快的上述电源为预处理电源；
步骤S3、上述微处理器通过上述模数转换器检测到上述预处理电源的上述实时电压下降到第二电压时，针对对应上述预处理电源的上述外设执行掉电处理操作。
在本实施例中，由于业界主流的SOC都内置有多路ADC，正好用来监测系统掉电时的问题，具体的，通过监测掉电最快的一路电源(例如IO电压)；当发现电源的实时电压低于标准供电电压的90％时，SOC可以执行对外部器件和SOC自身的一些保护程序。
因此，通过本方法在系统掉电时，及时监测到系统掉电并及时采用应对措施，避免死机问题出现，能很好的解决非带电池产品的掉电问题。
较佳的实施例中，上述嵌入式系统为S905L系统。
较佳的实施例中，上述多路电源包括：
第一电源，上述第一电源用于提供5V的上述标准供电电压；
第二电源，上述第二电源用于提供3.3V的上述标准供电电压；
第三电源，上述第三电源用于提供1.8V的上述标准供电电压；
第四电源，上述第四电源用于提供1.5V的上述标准供电电压；
第五电源，上述第五电源用于提供1.1V的上述标准供电电压。
较佳的实施例中，上述外设包括：
嵌入式存储器，由上述第二电源供电；
Nand闪存，由上述第二电源供电。
较佳的实施例中，如图2所示，上述步骤S3包括：
步骤S31、上述微处理器通过上述模数转换器监测到上述预处理电源的上述实时电压下降到一大于上述第二电压的第一电压时，针对对应上述预处理电源的上述外设执行第一处理操作；
步骤S32、上述微处理器通过上述模数转换器监测到上述预处理电源的上述实时电压下降到上述第二电压时，针对对应上述预处理电源的上述外设执行第二处理操作。
较佳的实施例中，当上述步骤S2中的上述预处理电源为对应上述Nand闪存的上述第二电源时；
上述步骤S31中，上述第一电压为2.97V，上述第二电压为2.6V。
较佳的实施例中，当上述步骤S2中的上述预处理电源为对应上述Nand闪存的上述第二电源时；
上述第一处理操作包括：
停止对上述嵌入式存储器供电，以停止针对上述嵌入式存储器供电的写操作和重置操作；
执行上述系统芯片自身的重置操作；
关闭模拟音频，以消除上述嵌入式系统关机时的功放噪音(POP noise)；
依照预设断电顺序，停止对上述多个外设中除上述Nand闪存和上述嵌入式存储器之外的所有上述外设供电。
较佳的实施例中，当上述步骤S2中的上述预处理电源为对应上述Nand闪存的上述第二电源时；
上述第二处理操作为停止对对应上述预处理电源的上述外设供电。
在一个具体实施例中，实时监测3.3V的电源，发现低于2.97V，就停止SOC对NAND闪存的写操作，这样能保证3.3V电压掉电到小于2.6V时，很好的保护Nand闪存。
当然，在SOC通过ADC识别到系统掉电后，还可以利用3.3V在从2.97V下降到2.6V的这段时间，SOC执行以下指令完成第一处理操作：
保护eMMC，通过停止写操作或Reset eMMC；
执行SOC自身的reset，保证在系统掉电再快速上电过程中的SOC死机问题；
关闭Analog Audio,消除关机时的POP noise；
其他的外设，例如无线(WIFI)、蓝牙(blue tooth，BT)、以太网(Ethernet PHY)，通过IO来控制其他外设的断电顺序。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (6)
1.一种应用于嵌入式系统的掉电处理方法，所述嵌入式系统具有相应的系统芯片，所述系统芯片具有微处理器、对应所述微处理器的多路电源、对应所述多路电源的多个外设、对应所述多路电源的多个模数转换器，每个所述外设对应的所述电源分别具有一标准供电电压；其特征在于，所述掉电处理方法包括：
步骤S1、所述多个模数转换器监测系统掉电时实时电压下降最快的所述电源；
步骤S2、所述微处理器选定所述实时电压下降最快的所述电源为预处理电源；
步骤S31、所述微处理器通过所述模数转换器监测到所述预处理电源的所述实时电压下降到一大于第二电压的第一电压时，针对嵌入式系统的所述多个外设执行第一处理操作；
步骤S32、所述微处理器通过所述模数转换器监测到所述预处理电源的所述实时电压下降到所述第二电压时，针对对应所述预处理电源的所述外设执行第二处理操作；
所述外设中的嵌入式存储器和 Nand 闪存，均由一路电源供电；
当所述步骤S2中的所述预处理电源为对应所述Nand闪存的电源时；所述第一处理操作包括：
停止对所述嵌入式存储器供电，以停止针对所述嵌入式存储器供电的写操作和重置操作；
执行所述系统芯片自身的重置操作；
关闭模拟音频，以消除所述嵌入式系统关机时的功放噪音；
依照预设断电顺序，停止对所述多个外设中除对应所述预处理电源的所述外设之外的所有所述外设供电。
2.根据权利要求1所述的掉电处理方法，其特征在于，所述嵌入式系统为S905L系统。
3.根据权利要求2所述的掉电处理方法，其特征在于，所述多路电源包括：
第一电源，所述第一电源用于提供5V的所述标准供电电压；
第二电源，所述第二电源用于提供3.3V的所述标准供电电压；
第三电源，所述第三电源用于提供1.8V的所述标准供电电压；
第四电源，所述第四电源用于提供1.5V的所述标准供电电压；
第五电源，所述第五电源用于提供1.1V的所述标准供电电压。
4.根据权利要求3所述的掉电处理方法，其特征在于，所述外设包括：
嵌入式存储器，由所述第二电源供电；
Nand 闪存，由所述第二电源供电。
5.根据权利要求4所述的掉电处理方法，其特征在于，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述步骤S31中，所述第一电压为2.97V，所述第二电压为2.6V。
6.根据权利要求4所述的掉电处理方法，其特征在于，当所述步骤S2中的所述预处理电源为对应所述Nand闪存的所述第二电源时；
所述第二处理操作为停止对对应所述预处理电源的所述外设供电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711219177.0A CN107886981B (zh) | 2017-11-28 | 2017-11-28 | 一种应用于嵌入式系统的掉电处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711219177.0A CN107886981B (zh) | 2017-11-28 | 2017-11-28 | 一种应用于嵌入式系统的掉电处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107886981A CN107886981A (zh) | 2018-04-06 |
| CN107886981B true CN107886981B (zh) | 2021-04-27 |
Family
ID=61775909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711219177.0A Active CN107886981B (zh) | 2017-11-28 | 2017-11-28 | 一种应用于嵌入式系统的掉电处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107886981B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523295A (en) * | 1982-09-07 | 1985-06-11 | Zenith Electronics Corporation | Power loss compensation for programmable memory control system |
| JP3933467B2 (ja) * | 2001-12-27 | 2007-06-20 | 株式会社東芝 | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード |
| EP2476036A4 (en) * | 2009-09-09 | 2013-04-10 | Marvell World Trade Ltd | MEMORY HAVING MULTIPLE POWER SUPPLIES AND / OR MULTIPLE MODES WITH LOW POWER |
| CN102033826B (zh) * | 2010-12-03 | 2012-05-30 | 创新科存储技术有限公司 | 内存掉电数据保护的装置和方法 |
| CN202488584U (zh) * | 2012-03-14 | 2012-10-10 | 青岛海信宽带多媒体技术有限公司 | 静音电路及具有该电路的机顶盒 |
| US8599597B2 (en) * | 2012-05-07 | 2013-12-03 | Qualcomm Incorporated | Circuits configured to remain in a non-program state during a power-down event |
| US9218851B2 (en) * | 2013-10-24 | 2015-12-22 | Sandisk Technologies Inc. | Power drop protection for a data storage device |
| CN206099747U (zh) * | 2016-09-30 | 2017-04-12 | 国网江苏省电力公司南京供电公司 | 一种微机电源模块的过欠压保护电路 |
-
2017
- 2017-11-28 CN CN201711219177.0A patent/CN107886981B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107886981A (zh) | 2018-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9542267B2 (en) | Enhanced recovery mechanisms | |
| US9235245B2 (en) | Startup performance and power isolation | |
| US20150262715A1 (en) | Information processing device, semiconductor chip, information processing method, and computer program product | |
| CN104021093A (zh) | 一种基于nvdimm的存储设备的掉电保护方法 | |
| CN107463459B (zh) | 系统异常内存数据的保存方法、装置、系统及终端设备 | |
| US20150082076A1 (en) | Dynamic clock regulation | |
| JP2013542494A5 (zh) | ||
| CN103020545B (zh) | 一种基于龙芯处理器的过温保护方法 | |
| CN101714020A (zh) | 对处理单元的功率管理 | |
| US20150277535A1 (en) | Controlling the cpu slew rates based on the battery state of charge | |
| WO2017218160A1 (en) | Wake lock aware system wide job scheduling for energy efficiency on mobile devices | |
| EP2472355A3 (en) | Graceful out-of-band power control of remotely-managed computer systems | |
| CN107886981B (zh) | 一种应用于嵌入式系统的掉电处理方法 | |
| CN107147185B (zh) | 一种智能设备之间的充电控制方法及装置 | |
| US9746897B2 (en) | Method for controlling a multi-core central processor unit of a device establishing a relationship between device operational parameters and a number of started cores | |
| US20140372680A1 (en) | Embedded storage and embedded storage system | |
| US20170220354A1 (en) | Server node shutdown | |
| CN104020835A (zh) | 信息处理设备和操作状态控制方法 | |
| CN108828451B (zh) | 一种电池备份单元的检修方法 | |
| CN102780207A (zh) | 电压保护系统及方法 | |
| EP3014386A1 (en) | Power adapter detection | |
| TWI517033B (zh) | 用於降低功耗之轉換方法與其運算裝置 | |
| CN106292987A (zh) | 一种处理器掉电时序控制系统及方法 | |
| US9036432B2 (en) | Method for controlling data write operation of a mass storage device | |
| CN105573860A (zh) | 用于计算机系统中的休眠管理方法及休眠管理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |