CN106057231B - 半导体器件和半导体系统 - Google Patents

半导体器件和半导体系统 Download PDF

Info

Publication number
CN106057231B
CN106057231B CN201510823074.XA CN201510823074A CN106057231B CN 106057231 B CN106057231 B CN 106057231B CN 201510823074 A CN201510823074 A CN 201510823074A CN 106057231 B CN106057231 B CN 106057231B
Authority
CN
China
Prior art keywords
control signal
power control
signal
temperature
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510823074.XA
Other languages
English (en)
Other versions
CN106057231A (zh
Inventor
林雅兰
宋镐旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106057231A publication Critical patent/CN106057231A/zh
Application granted granted Critical
Publication of CN106057231B publication Critical patent/CN106057231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

一种半导体器件，可以包括功率控制信号发生器和感测放大器电路。功率控制信号发生器可以产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制。感测放大器电路可以产生响应于第一功率控制信号而被驱动的第一功率信号，以及可以产生响应于第二功率控制信号而被驱动的第二功率信号。感测放大器电路可以使用第一功率信号和第二功率信号来感测并放大位线的电平。

Description

半导体器件和半导体系统
相关申请的交叉引用
本申请要求于2015年4月14日在韩国知识产权局提交的第10-2015-0052728号韩国申请的优先权，如所充分地阐述的，该韩国申请通过引用整体合并于此。
技术领域
各种实施例总体上涉及一种半导体系统，更具体地，涉及一种包括半导体器件的半导体系统。
背景技术
一般而言，诸如动态随机存取存储(DRAM)器件的半导体存储器件包括多个存储单元。每个DRAM单元被配置为包括单个单元晶体管和单个单元电容器。多个DRAM单元置于多个字线与多个位线的交叉点中的各个交叉点处。当DRAM器件以读取模式操作时，一个字线被选择性地使能，以将在连接到被选中字线的DRAM单元的单元电容器中储存的电荷传送到位线，与位线上的电荷相对应的信号被连接到位线的感测放大器放大。在被选中字线被使能之前，位线被预充电。感测放大器由电源电压驱动。电源电压比内部电压高，以获得其快速的感测速度和正确的放大操作。这被称作过驱动操作(overdrivingoperation)。
发明内容
根据实施例，可以提供一种半导体器件。该半导体器件可以包括功率控制信号发生器和感测放大器电路。功率控制信号发生器可以产生第一功率控制信号。第一功率控制信号的使能时刻可以响应于模式信号而根据温度码信号的逻辑电平组合来控制。感测放大器电路可以产生响应于第一功率控制信号而被驱动的第一功率信号。感测放大器电路可以产生响应于第二功率控制信号而被驱动的第二功率信号。感测放大器电路可以使用第一功率信号和第二功率信号来感测并放大位线的电平。
根据实施例，可以提供一种半导体器件。该半导体器件可以包括功率控制信号发生器和感测放大器电路。功率控制信号发生器可以产生第一功率控制信号。第一功率控制信号的使能时刻可以响应于模式信号而根据温度码信号的逻辑电平组合来控制。感测放大器电路可以产生响应于第一功率控制信号而被驱动的第一功率信号。感测放大器电路可以产生响应于第二功率控制信号和第三功率控制信号而被驱动的第二功率信号。感测放大器电路可以使用第一功率信号和第二功率信号来感测并放大位线的电平。
根据实施例，可以提供一种半导体系统。该半导体系统可以包括控制器和半导体器件。控制器可以输出命令信号和温度码信号。半导体器件可以产生第一功率控制信号。第一功率控制信号的使能时刻可以响应于通过解码命令信号产生的模式信号而根据温度码信号的逻辑电平组合来控制。半导体器件可以产生响应于第一功率控制信号而被驱动的第一功率信号。半导体器件可以产生响应于第二功率控制信号而被驱动的第二功率信号。半导体器件可以使用第一功率信号和第二功率信号来感测并放大位线的电平。
根据实施例，可以提供一种半导体器件。该半导体器件可以包括温度标志选择器、延迟控制信号发生器、功率控制信号延迟单元和感测放大器电路。温度标志选择器可以响应于温度输入控制信号和温度选择信号来将第一温度码信号和第二温度码信号中的一个输出作为温度标志信号。延迟控制信号发生器可以响应于第一测试模式信号和第二测试模式信号缓冲温度标志信号，以产生第一延迟控制信号和第二延迟控制信号。功率控制信号延迟单元可以响应于第一延迟控制信号和第二延迟控制信号来产生推迟的第一功率控制信号和推迟的第二功率控制信号，以产生第一延迟功率控制信号和第二延迟功率控制信号。感测放大器电路可以产生响应于第一延迟功率控制信号而被驱动的第一功率信号，并可以产生响应于第二延迟功率控制信号而被驱动的第二功率信号。感测放大器电路可以使用第一功率信号和第二功率信号来感测并放大位线的电平。
附图说明
图1是图示根据实施例的半导体系统的示例的代表的框图。
图2是图示包括在图1的半导体系统中的感测放大器电路的示例的代表的框图。
图3是图示图2中图示的感测放大器电路的操作的示例的代表的时序图。
图4是图示根据实施例的半导体系统的示例的代表的框图。
图5是图示包括在图4的半导体系统中的感测放大器电路的示例的代表的框图。
图6提供了图示图5中图示的感测放大器电路的操作的时序图的示例。
图7是图示根据实施例的半导体系统的示例的代表的框图。
图8是图示根据实施例的半导体器件的示例的代表的框图。
图9是图示包括在图8的半导体器件中的温度标志选择器的示例的代表的电路图。
图10是图示包括在图8的半导体器件中的延迟控制信号发生器的示例的代表的电路图。
图11是图示包括在图8的半导体器件中的功率控制信号延迟单元的示例的代表的框图。
图12提供了图示图11中图示的功率控制信号延迟单元的操作的时序图的示例。
图13是图示包括在图8的半导体器件中的功率控制信号延迟单元的示例的代表的框图。
图14提供了图示图13中图示的功率控制信号延迟单元的操作的时序图的示例。
图15图示了使用根据以上关于图1到图14讨论的各种实施例的半导体系统和/或半导体器件的系统的代表的示例的框图。
具体实施方式
在下文中将参照附图来描述本公开的各种实施例。然而，本文中描述的实施例仅出于说明性的目的，并非意在限制本公开的范围。
各种实施例可以针对半导体器件及包括该半导体器件的半导体系统。
参见图1，根据实施例的半导体系统可以包括控制器1和半导体器件2。半导体器件2可以包括命令解码器21、温度码发生器22以及第一功率控制信号发生器23。半导体器件2可以包括第二功率控制信号发生器24和感测放大器(S/A)电路25。
控制器1可以产生命令信号CMD，并可以将命令信号CMD施加到半导体器件2。根据实施例，命令信号CMD可以通过传输线(未图示)或其他信号线传送到半导体器件2。尽管未在图中图示，但根据不同的实施例，地址信号可以通过传输线或其他信号线从控制器1传送到半导体器件2。
命令解码器21可以解码命令信号CMD以产生模式信号MODE。模式信号MODE可以是在例如读取操作、写入操作和刷新操作中的一种期间被使能的信号。被使能的模式信号MODE的逻辑电平可以根据各种实施例而设置为不同。
温度码发生器22可以产生包括有关于半导体器件2的内部温度的信息的温度码信号TCODE<1:3>。温度码信号TCODE<1:3>可以被设置为具有与内部温度的各种范围中的一个相对应的逻辑电平组合。例如，如果内部温度比第一预定温度高，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“001”。例如，如果内部温度在第一预定温度到第二预定温度的范围之内，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“010”。例如，如果内部温度比第二预定温度低，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“100”。在实施例中，可以将第一预定温度设置得比第二预定温度高。可以根据各种实施例而不同地设置与第一预定温度和第二预定温度相对应的内部温度。如果温度码信号TCODE<1:3>具有逻辑电平组合“001”，则温度码信号TCODE<1>可以具有逻辑“高(1)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，以及温度码信号TCODE<3>可以具有逻辑“低(0)”电平。如果温度码信号TCODE<1:3>具有逻辑电平组合“100”，则温度码信号TCODE<1>可以具有逻辑“低(0)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，以及温度码信号TCODE<3>可以具有逻辑“高(1)”电平。温度码信号TCODE<1:3>的位数“3”以及温度码信号TCODE<1:3>的与内部温度的各种范围相对应的逻辑电平组合可以根据不同的实施例而设置为不同。
第一功率控制信号发生器23可以响应于模式信号MODE产生第一功率控制信号SAP。第一功率控制信号发生器23可以在模式信号MODE被使能的时段中的预定时刻产生被使能的第一功率控制信号SAP。第一功率控制信号发生器23可以在位线(图2中的BL)与互补位线(图2中的BLB)之间的电平差被感测并放大的同时产生被使能的第一功率控制信号SAP。
第二功率控制信号发生器24可以响应于模式信号MODE和温度码信号TCODE<1:3>产生第二功率控制信号SAN。第二功率控制信号发生器24可以产生第二功率控制信号SAN。在模式信号MODE被使能的同时，根据温度码信号TCODE<1:3>来控制第二功率控制信号SAN的使能时刻。例如，当温度码信号TCODE<1:3>具有与比第一预定温度高的内部温度相对应的第一逻辑电平组合时，第二功率控制信号发生器24可以产生被使能得比第一功率控制信号SAP快(即，在其之前)的第二功率控制信号SAN。当温度码信号TCODE<1:3>具有与在第一预定温度到第二预定温度的范围之内的内部温度相对应的第二逻辑电平组合时，第二功率控制信号发生器24可以产生与第一功率控制信号SAP在同一时刻被使能的第二功率控制信号SAN。当温度码信号TCODE<1:3>具有与比第二预定温度低的内部温度相对应的第三逻辑电平组合时，第二功率控制信号发生器24可以产生被使能得比第一功率控制信号SAP迟(即，在其之后)的第二功率控制信号SAN。根据温度码信号TCODE<1:3>来控制第二功率控制信号SAN的使能时刻，但实施例不局限于此。例如，在一些实施例中，可以根据温度码信号TCODE<1:3>来控制第一功率控制信号SAP的使能时刻。
S/A电路25可以响应于第一功率控制信号SAP和第二功率控制信号SAN来感测并放大位线(图2中的BL)与互补位线(图2中的BLB)之间的电平差。例如，第二功率控制信号SAN可以在内部温度较高时被使能得较快，第二功率控制信号SAN可以在内部温度较低时被使能得较慢。
参见图2，S/A电路25可以包括存储单元251、位线S/A 252、第一功率信号驱动器253和第二功率信号驱动器254。
存储单元251可以包括单元晶体管N11(例如，NMOS晶体管)和连接到单元晶体管N11的源极的单元电容器C11。例如，如果在读取操作、写入操作或刷新操作中的一种被执行时连接到单元晶体管N11的栅极的字线SWL被选择性地使能为具有逻辑“高”电平，则单元晶体管N11可以导通以，在单元电容器C11与连接到单元晶体管N11的漏极的位线BL之间引起电荷共享现象。
位线S/A 252可以接收第一功率信号RTO和第二功率信号SB，以感测并放大位线BL与互补位线BLB之间的电平差。例如，位线S/A 252可以感测位线BL与互补位线BLB之间由于电荷共享现象而产生的细微电压差，并可以将位线BL与互补位线BLB之间的细微电压差放大。
第一功率信号驱动器253可以包括NMOS晶体管N12，NMOS晶体管N12响应于第一功率控制信号SAP来驱动第一功率信号RTO。在第一功率控制信号SAP被使能为具有逻辑“高”电平的同时，NMOS晶体管N12可以导通以将第一功率信号RTO驱动为电源电压VDD。在可选实施例中，NMOS晶体管N12可以将第一功率信号RTO驱动为内核电压VCORE。电源电压VDD可以是从半导体器件2的外部供应的外部电压。内核电压VCORE可以是被供应给半导体器件2内的包括存储单元阵列的内核区的内部电压。
第二功率信号驱动器254可以包括NMOS晶体管N13，NMOS晶体管N13被配置为响应于第二功率控制信号SAN来驱动第二功率信号SB。在第二功率控制信号SAN被使能为具有逻辑“高”电平的同时，NMOS晶体管N13可以导通以将第二功率信号SB驱动为地电压VSS。在可选实施例中，NMOS晶体管N13可以将第二功率信号SB驱动到反向偏置电压(backbiasvoltage)VBB。地电压VSS可以是从半导体器件2的外部供应的外部电压。反向偏置电压VBB可以是具有比地电压VSS低的电平的内部电压且可以由半导体器件2中的电压泵浦操作来产生。
在下文中将参照图3来描述具有之前提到的配置的半导体器件的操作的示例。
在时间点T11，如果字线SWL被使能为具有逻辑“高”电平以执行读取操作、写入操作或刷新操作中的任意一种，则在位线BL与互补位线BLB之间可以由于电荷共享现象而产生细微电压差。
如果内部温度比第一预定温度高，则在从时间点T12直到时间点T15的时段期间，第二功率控制信号SAN可以被使能为具有逻辑“高”电平，以将第二功率信号SB驱动为地电压VSS。在从时间点T13到时间点T15的时段期间，第一功率信号RTO可以由第一功率控制信号SAP驱动为电源电压VDD。位线S/A 252可以接收在从时间点T13直到时间点T15的时段期间被驱动为电源电压VDD的第一功率信号RTO以及在从时间点T12直到时间点T15的时段期间被驱动为地电压VSS的第二功率信号SB，以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度在第一预定温度到第二预定温度的范围之内，则在从时间点T13直到时间点T15的时段期间，第二功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T13直到时间点T15的时段期间，第一功率信号RTO可以由第一功率控制信号SAP驱动为电源电压VDD。位线S/A 252可以接收在从时间点T13直到时间点T15的时段期间被驱动为电源电压VDD的第一功率信号RTO以及在从时间点T13直到时间点T15的时段期间被驱动为地电压VSS的第二功率信号SB，以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度比第二预定温度低，则在从时间点T14直到时间点T15的时段期间，第二功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T13直到时间点T15的时段期间，第一功率信号RTO可以由第一功率控制信号SAP驱动为电源电压VDD。位线S/A 252可以接收在从时间点T13直到时间点T15的时段期间被驱动为电源电压VDD的第一功率信号RTO以及在从时间点T14直到时间点T15的时段期间被驱动为地电压VSS的第二功率信号SB，以感测并放大位线BL与互补位线BLB之间的电压差。
如参照图1到图3所描述的，半导体系统可以根据内部温度的变化来控制被供应给位线S/A 252的第二功率信号SB被驱动的时刻。例如，随着温度上升，第二功率信号SB被驱动的时刻可以在时间点T13朝X方向偏移，以及随着温度下降，第二功率信号SB被驱动的时刻可以在时间点T13朝Y方向偏移。从实验上讲，当第一功率信号RTO在第二功率信号SB之前被驱动时，可以改善写入恢复时间tWR的特性，当第二功率信号SB在第一功率信号RTO之前被驱动时，可以改善刷新特性。因此，随着温度上升，根据各种实施例的半导体系统可以改善刷新特性，因为第二功率信号SB在第一功率信号RTO之前被驱动。随着温度下降，根据各种实施例的半导体系统可以改善写入恢复时间tWR的特性，因为第一功率信号RTO在第二功率信号SB之前被驱动。
在实施例中，随着温度上升，第一功率信号RTO可以在第二功率信号SB之前被驱动，随着温度下降，第二功率信号SB可以在第一功率信号RTO之前被驱动。
参见图4，根据实施例的半导体系统可以包括控制器3和半导体器件4。半导体器件4可以包括命令解码器41、温度码发生器42和第一功率控制信号发生器43。半导体器件4可以包括第二功率控制信号发生器44、第三功率控制信号发生器45和感测放大器(S/A)电路46。
控制器3可以产生命令信号CMD且可以施加命令信号CMD到半导体器件4。根据各种实施例，命令信号CMD可以通过传输线(未图示)或其他信号线传送到半导体器件4。尽管未在附图中图示，但根据各种实施例，地址信号也可以通过传输线或其他信号线从控制器3传送到半导体器件4。
命令解码器41可以解码命令信号CMD以产生模式信号MODE。模式信号MODE可以是在读取操作、写入操作或刷新操作中的一种期间被使能的信号。被使能的模式信号MODE的逻辑电平可以根据不同的实施例而被设置为不同。
温度码发生器42可以产生包括有关于半导体器件4的内部温度的信息的温度码信号TCODE<1:5>。温度码信号TCODE<1:5>可以被设置为具有与内部温度的各种范围中的一个相对应的逻辑电平组合。例如，如果内部温度比第一预定温度高，则温度码信号TCODE<1:5>可以被设置为具有逻辑电平组合“00001”。例如，如果内部温度在第一预定温度到第二预定温度的范围之内，则温度码信号TCODE<1:5>可以被设置为具有逻辑电平组合“00010”。例如，如果内部温度在第二预定温度到第三预定温度的范围之内，则温度码信号TCODE<1:5>可以被设置为具有逻辑电平组合“00100”。例如，如果内部温度在第三预定温度到第四预定温度的范围之内，则温度码信号TCODE<1:5>可以被设置为具有逻辑电平组合“01000”。例如，如果内部温度比第四预定温度低，则温度码信号TCODE<1:5>可以被设置为具有逻辑电平组合“10000”。在实施例中，可以将第一预定温度设置得比第二预定温度高，可以将第二预定温度设置得比第三预定温度高，以及可以将第三预定温度设置得比第四预定温度高。可以根据各种实施例而不同地设置与第一预定温度到第四预定温度相对应的内部温度。例如，如果温度码信号TCODE<1:5>具有逻辑电平组合“00001”，则温度码信号TCODE<1>可以具有逻辑“高(1)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，温度码信号TCODE<3>可以具有逻辑“低(0)”电平，温度码信号TCODE<4>可以具有逻辑“低(0)”电平，以及温度码信号TCODE<5>可以具有逻辑“低(0)”电平。例如，如果温度码信号TCODE<1:5>具有逻辑电平组合“01000”，则温度码信号TCODE<1>可以具有逻辑“低(0)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，温度码信号TCODE<3>可以具有逻辑“低(0)”电平，温度码信号TCODE<4>可以具有逻辑“高(1)”电平，以及温度码信号TCODE<5>可以具有逻辑“低(0)”电平。温度码信号TCODE<1:5>的位数“5”以及温度码信号TCODE<1:5>的与内部温度的各种范围相对应的逻辑电平组合可以根据不同的实施例而不同地设置。
第一功率控制信号发生器43可以响应于模式信号MODE产生第一功率控制信号SAP1。第一功率控制信号发生器43可以在模式信号MODE被使能的时段中的预定时刻产生被使能的第一功率控制信号SAP1。第一功率控制信号发生器43可以在位线(图5中的BL)和互补位线(图5中的BLB)被过驱动的同时产生被使能的第一功率控制信号SAP1。
第二功率控制信号发生器44可以响应于模式信号MODE产生第二功率控制信号SAP2。第二功率控制信号发生器44可以在从第一功率控制信号SAP1被禁止的时刻到模式信号MODE被禁止的时刻的时段期间，产生被使能的第二功率控制信号SAP2。第二功率控制信号发生器44可以在从过驱动被终止的时刻到位线(图5中的BL)和互补位线(图5中的BLB)的感测和放大被终止的时刻的时段期间，产生被使能的第二功率控制信号SAP2。
第三功率控制信号发生器45可以响应于模式信号MODE和温度码信号TCODE<1:5>产生第三功率控制信号SAN。第三功率控制信号发生器45可以产生第三功率控制信号SAN。在模式信号MODE被使能的同时，根据温度码信号TCODE<1:5>来控制第三功率控制信号SAN的使能时刻。例如，当温度码信号TCODE<1:5>具有与比第一预定温度高的内部温度相对应的第一逻辑电平组合时，第三功率控制信号发生器45可以产生在第一功率控制信号SAP1之前被使能的第三功率控制信号SAN。当温度码信号TCODE<1:5>具有与在第一预定温度到第二预定温度的范围之内的内部温度相对应的第二逻辑电平组合时，第三功率控制信号发生器45可以产生与第一功率控制信号SAP1在同一时刻被使能的第三功率控制信号SAN。当温度码信号TCODE<1:5>具有与在第二预定温度到第三预定温度的范围之内的内部温度相对应的第三逻辑电平组合时，第三功率控制信号发生器45可以产生在第一功率控制信号SAP1的使能时刻与第二功率控制信号SAP2的使能时刻之间的时刻被使能的第三功率控制信号SAN。当温度码信号TCODE<1:5>具有与在第三预定温度到第四预定温度的范围之内的内部温度相对应的第四逻辑电平组合时，第三功率控制信号发生器45可以产生与第二功率控制信号SAP2在同一时刻被使能的第三功率控制信号SAN。当温度码信号TCODE<1:5>具有与比第四预定温度低的内部温度相对应的第五逻辑电平组合时，第三功率控制信号发生器45可以产生在比第二功率控制信号SAP2迟的时刻被使能的第三功率控制信号SAN。可以根据温度码信号TCODE<1:5>来控制第三功率控制信号SAN的使能时刻，然而实施例不局限于此。例如，在一些实施例中，可以根据温度码信号TCODE<1:5>来控制第一功率控制信号SAP1或第二功率控制信号SAP2的使能时刻。
S/A电路46可以响应于第一功率控制信号SAP1、第二功率控制信号SAP2和第三功率控制信号SAN来感测并放大位线(图5中的BL)与互补位线(图5中的BLB)之间的电平差。例如，在内部温度较高时，第三功率控制信号SAN可以被使能得较快，在内部温度较低时，第三功率控制信号SAN可以被使能得较慢。
参见图5，S/A电路46可以包括存储单元461、位线S/A 462、第一功率信号驱动器463和第二功率信号驱动器464。
存储单元461可以包括单元晶体管N21(例如，NMOS晶体管)和连接到单元晶体管N21的源极的单元电容器C21。如果连接到单元晶体管N21的栅极的字线SWL在读取操作、写入操作或刷新操作中的一种被执行的同时被选择性地使能为具有逻辑“高”电平，则单元晶体管N21可以导通以在单元电容器C21与连接到单元晶体管N21的漏极的位线BL之间引起电荷共享现象。
位线S/A 462可以接收第一功率信号RTO和第二功率信号SB，以感测位线BL与互补位线BLB之间的电平差。例如，位线S/A 462可以感测位线BL与互补位线BLB之间的由于电荷共享现象而产生的细微电压差，且可以将位线BL与互补位线BLB之间的细微电压差放大。
第一功率信号驱动器463可以包括NMOS晶体管N22和N23。NMOS晶体管N22和N23可以分别响应于第一功率控制信号SAP1和第二功率控制信号SAP2来驱动第一功率信号RTO。在第一功率控制信号SAP1被使能为具有逻辑“高”电平的同时，NMOS晶体管N22可以导通以将第一功率信号RTO驱动为电源电压VDD。在可选实施例中，在第二功率控制信号SAP2被使能为具有逻辑“高”电平的同时，NMOS晶体管N23可以导通以将第一功率信号RTO驱动为内核电压VCORE。电源电压VDD可以是从半导体器件4的外部供应的外部电压。内核电压VCORE可以是被供应到半导体器件4内的包括存储单元阵列的内核区的内部电压。内核电压VCORE可以具有比电源电压VDD低的电平。
第二功率信号驱动器464可以包括NMOS晶体管N24。NMOS晶体管N24可以响应于第三功率控制信号SAN来驱动第二功率信号SB。在第三功率控制信号SAN被使能为具有逻辑“高”电平的同时，NMOS晶体管N24可以导通以将第二功率信号SB驱动为地电压VSS。在可选实施例中，NMOS晶体管N24可以将第二功率信号SB驱动为反向偏置电压VBB。地电压VSS可以是从半导体器件4的外部供应的外部电压。反向偏置电压VBB可以是具有比地电压VSS低的电平的内部电压，且可以由半导体器件4中的电压泵浦操作来产生。
在下文中将参照图6来描述具有之前提到的配置的半导体器件的操作的示例。
在时间点T21，如果字线SWL被使能为具有逻辑“高”电平以执行读取操作、写入操作或刷新操作中的任意一种，则在位线BL与互补位线BLB之间可以由于电荷共享现象而产生细微电压差。
如果内部温度比第一预定温度高，则在从时间点T22直到时间点T27的时段期间，第三功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T23直到时间点T25的时段期间，第一功率信号RTO可以由第一功率控制信号SAP1驱动为电源电压VDD。在从时间点T25直到时间点T27的时段期间，第一功率信号RTO可以由第二功率控制信号SAP2驱动为内核电压VCORE。位线S/A 462可以接收第一功率信号RTO和第二功率信号SB以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度在第一预定温度到第二预定温度的范围之内，则在从时间点T23直到时间点T27的时段期间，第三功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T23直到时间点T25的时段期间，第一功率信号RTO可以由第一功率控制信号SAP1驱动为电源电压VDD。在从时间点T25直到时间点T27的时段期间，第一功率信号RTO可以由第二功率控制信号SAP2驱动为内核电压VCORE。位线S/A462可以接收第一功率信号RTO和第二功率信号SB以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度在第二预定温度到第三预定温度的范围之内，则在从时间点T24直到时间点T27的时段期间，第三功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T23直到时间点T25的时段期间，第一功率信号RTO可以由第一功率控制信号SAP1驱动为电源电压VDD。在从时间点T25直到时间点T27的时段期间，第一功率信号RTO可以由第二功率控制信号SAP2驱动为内核电压VCORE。位线S/A462可以接收第一功率信号RTO和第二功率信号SB以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度在第三预定温度到第四预定温度的范围之内，则在从时间点T25直到时间点T27的时段期间，第三功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T23直到时间点T25的时段期间，第一功率信号RTO可以由第一功率控制信号SAP1驱动为电源电压VDD。在从时间点T25直到时间点T27的时段期间，第一功率信号RTO可以由第二功率控制信号SAP2驱动为内核电压VCORE。位线S/A462可以接收第一功率信号RTO和第二功率信号SB以感测并放大位线BL与互补位线BLB之间的电压差。
如果内部温度比第四预定温度低，则在从时间点T26直到时间点T27的时段期间，第三功率控制信号SAN可以被使能为具有逻辑“高”电平以将第二功率信号SB驱动为地电压VSS。在从时间点T23直到时间点T25的时段期间，第一功率信号RTO可以由第一功率控制信号SAP1驱动为电源电压VDD。在从时间点T25直到时间点T27的时段期间，第一功率信号RTO可以由第二功率控制信号SAP2驱动为内核电压VCORE。位线S/A 462可以接收第一功率信号RTO和第二功率信号SB以感测并放大位线BL与互补位线BLB之间的电压差。
如参照图4到图6所描述的，半导体系统可以根据内部温度的变化来控制被供应到位线S/A 252的第二功率信号SB被驱动的时刻。即，随着温度上升，第二功率信号SB被驱动的时刻可以在时间点T23向X方向偏移。随着温度降低，第二功率信号SB被驱动的时刻可以在时间点T23向Y1、Y2和Y3方向偏移。从实验上讲，当第一功率信号RTO在第二功率信号SB之前被驱动时，可以改善写入恢复时间tWR的特性，当第二功率信号SB在第一功率信号RTO之前被驱动时，可以改善刷新特性。因此，随着温度上升，根据实施例的半导体系统可以改善刷新特性，因为第二功率信号SB在第一功率信号RTO之前被驱动。随着温度降低，根据各种实施例的半导体系统可以改善写入恢复时间tWR的特性，因为第一功率信号RTO在第二功率信号SB之前被驱动。
参见图7，根据实施例的半导体系统可以包括控制器5和半导体器件6。控制器5可以包括温度码发生器51。半导体器件6可以包括命令解码器61、第一功率控制信号发生器62、第二功率控制信号发生器63和感测放大器(S/A)电路64。
控制器5可以产生命令信号CMD和温度码信号TCODE<1:3>，且可以将命令信号CMD和温度码信号TCODE<1:3>施加到半导体器件6。根据不同的实施例，命令信号CMD可以通过传输线(未图示)或其他信号线传送到半导体器件6。类似地，尽管在附图中未图示，但根据各种实施例，地址信号也可以通过传输线或其他信号线从控制器5传送到半导体器件6。
温度码发生器51可以产生包括有关于半导体器件6的内部温度的信息的温度码信号TCODE<1:3>。温度码信号TCODE<1:3>可以被设置为具有与内部温度的各种范围中的一种相对应的逻辑电平组合。例如，如果内部温度比第一预定温度高，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“001”。例如，如果内部温度在第一预定温度到第二预定温度的范围之内，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“010”。例如，如果内部温度比第二预定温度低，则温度码信号TCODE<1:3>可以被设置为具有逻辑电平组合“100”。在实施例中，第一预定温度可以被设置得比第二预定温度高。根据各种实施例，可以不同地设置与第一预定温度和第二预定温度相对应的内部温度。如果温度码信号TCODE<1:3>具有逻辑电平组合“001”，则温度码信号TCODE<1>可以具有逻辑“高(1)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，以及温度码信号TCODE<3>可以具有逻辑“低(0)”电平。如果温度码信号TCODE<1:3>具有逻辑电平组合“100”，则温度码信号TCODE<1>可以具有逻辑“低(0)”电平，温度码信号TCODE<2>可以具有逻辑“低(0)”电平，以及温度码信号TCODE<3>可以具有逻辑“高(1)”电平。温度码信号TCODE<1:3>的位数“3”以及温度码信号TCODE<1:3>的与内部温度的各种范围相对应的逻辑电平组合可以根据各种实施例而不同地设置。
命令解码器61可以解码命令信号CMD以产生模式信号MODE。模式信号MODE可以是在读取操作、写入操作或刷新操作中的一种期间被使能的信号。可以根据各种实施例而不同地设置被使能的模式信号MODE的逻辑电平。
第一功率控制信号发生器62可以响应于模式信号MODE产生第一功率控制信号SAP。第一功率控制信号发生器62可以在模式信号MODE被使能的时段中的预定时刻产生被使能的第一功率控制信号SAP。第一功率控制信号发生器62可以在位线(未图示)与互补位线(未图示)之间的电平差被感测并放大的同时产生被使能的第一功率控制信号SAP。
第二功率控制信号发生器63可以响应于模式信号MODE和温度码信号TCODE<1:3>产生第二功率控制信号SAN。第二功率控制信号发生器63可以产生第二功率控制信号SAN。在模式信号MODE被使能的同时，根据温度码信号TCODE<1:3>来控制第二功率控制信号的使能时刻。例如，当温度码信号TCODE<1:3>具有与比第一预定温度高的内部温度相对应的第一逻辑电平组合时，第二功率控制信号发生器63可以产生在第一功率控制信号SAP之前被使能的第二功率控制信号SAN。当温度码信号TCODE<1:3>具有与在第一预定温度到第二预定温度的范围之内的内部温度相对应的第二逻辑电平组合时，第二功率控制信号发生器63可以产生与第一功率控制信号SAP在同一时刻被使能的第二功率控制信号SAN。当温度码信号TCODE<1:3>具有与比第二预定温度低的内部温度相对应的第三逻辑电平组合时，第二功率控制信号发生器63可以产生在比第一功率控制信号SAP迟的时刻被使能的第二功率控制信号SAN。根据温度码信号TCODE<1:3>来控制第二功率控制信号SAN的使能时刻，但实施例不局限于此。例如，在一些实施例中，可以根据温度码信号TCODE<1:3>来控制第一功率控制信号SAP的使能时刻。
S/A电路64可以响应于第一功率控制信号SAP和第二功率控制信号SAN来感测并放大位线(未图示)与互补位线(未图示)之间的电平差。例如，当内部温度较高时，第二功率控制信号SAN可以被使能得较快，当内部温度较低时，第二功率控制信号SAN可以被使能得较慢。
图7中图示的半导体系统可以根据内部温度的变化来控制第二功率控制信号SAN被使能的时刻。除了控制器5包括用来产生温度码信号TCODE<1:3>的温度码发生器51之外，该半导体系统可以与图1中图示的半导体系统具有基本上相同的配置。因此，在下文中将省略对该半导体系统的详细描述。
参见图8，根据实施例的半导体器件可以包括温度码发生器81、温度标志选择器82和延迟控制信号发生器83。半导体器件可以包括功率控制信号发生器84和功率控制信号延迟单元85。
温度码发生器81可以产生第一温度码信号TCODE1和第二温度码信号TCODE2。第一温度码信号TCODE1和第二温度码信号TCODE2中的每个具有与包括半导体器件的内部温度的温度段相对应的编码值。例如，第一温度码信号TCODE1的编码值可以被设置为表示半导体器件的内部温度包括第一温度段(例如，在70℃之上)。第二温度码信号TCODE2的编码值可以被设置为表示半导体器件的内部温度包括第二温度段(例如，在45℃之上且70℃之下)。与第一温度码信号TCODE1和第二温度码信号TCODE2相对应的温度段可以根据不同的实施例而不同地设置。
温度标志选择器82可以响应于温度输入控制信号T_IN和温度选择信号T_SEL，将第一温度码信号TCODE1或第二温度码信号TCODE2中的一个输出作为温度标志信号TFLAG。当温度输入控制信号T_IN被使能时，温度标志选择器82可以接收并锁存第一温度码信号TCODE1和第二温度码信号TCODE2。温度输入控制信号T_IN可以通过将从半导体器件的外部输入的命令信号解码来产生。例如，温度输入控制信号T_IN可以被设置为在半导体器件不执行任何操作时被使能的空闲信号。根据实施例，温度输入控制信号T_IN可以被设置为在半导体器件中产生的信号。温度标志选择器82可以响应于温度选择信号T_SEL，将锁存的第一温度码信号TCODE1或锁存的第二温度码信号TCODE2中的一个输出作为温度标志信号TFLAG。温度选择信号T_SEL的电平可以根据包括在半导体器件中的熔丝(未图示)是否熔断来设置。根据实施例，温度选择信号T_SEL可以被设置为从半导体器件的外部施加。之后将参照图9来描述温度标志选择器82的配置和操作。
延迟控制信号发生器83可以响应于第一测试模式信号TM1和第二测试模式信号TM2来缓冲温度标志信号TFLAG，以产生第一延迟控制信号D_CON1和第二延迟控制信号D_CON2。当第一测试模式信号TM1被使能时，延迟控制信号发生器83可以缓冲温度标志信号TFLAG以产生第一延迟控制信号D_CON1。当第二测试模式TM2被使能时，延迟控制信号发生器83可以缓冲温度标志信号TFLAG以产生第二延迟控制信号D_CON2。第一测试模式信号TM1和第二测试模式信号TM2可以从半导体器件的外部施加，或者可以被设置为从半导体器件的内部产生以执行测试操作。之后将参照图10来描述延迟控制信号发生器83的配置和操作。
功率控制信号发生器84可以在位线(图2中的BL)与互补位线(图2中的BLB)之间的电平差被感测和放大的同时产生被使能的第一功率控制信号SAP和第二功率控制信号SAN。第一功率控制信号SAP和第二功率控制信号SAN被使能的时段可以根据各种实施例来不同地设置。
功率控制信号延迟单元85可以响应于第一延迟控制信号D_CON1和第二延迟控制信号D_CON2推迟第一功率控制信号SAP和第二功率控制信号SAN，以产生第一延迟功率控制信号SAPd和第二延迟功率控制信号SANd。被供应给位线S/A(图2中的252)的第一功率信号(图2中的RTO)可以在第一延迟功率控制信号SAPd被使能的时段中被驱动为具有电源电压(图2中的VDD)或内核电压(图2中的VCORE)。被供应给位线S/A(图2中的252)的第二功率信号(图2中的SB)可以在第二延迟功率控制信号SANd被使能的时段中被驱动为具有地电压(图2中的VSS)。功率控制信号延迟单元85如何使用第一延迟控制信号D_CON1和第二延迟控制信号D_CON2来推迟第一功率控制信号SAP和第二功率控制信号SAN的方法可以根据各种实施例而不同地设置。之后将参照图11到图14来描述功率控制信号延迟单元85的配置和操作。
参见图9，温度标志选择器82可以包括传输门T81、T82、T83和T84以及锁存单元821、822和823。当温度输入控制信号T_IN被使能时，温度标志选择器82(见图8)可以通过传输门T81和T82来接收第一温度码信号TCODE1和第二温度码信号TCODE2。传输门T81和T82可以在温度输入控制信号T_IN被使能时导通。当温度输入控制信号T_IN被使能时，温度标志选择器82(见图8)可以将第一温度码信号TCODE1和第二温度码信号TCODE2锁存在锁存单元821和822中。温度标志选择器82可以根据温度选择信号T_SEL的电平来将锁存在锁存单元821和822中的第一温度码信号TCODE1或第二温度码信号TCODE2中的一个输出作为温度标志信号TFLAG。例如，当温度选择信号T_SEL被使能为具有逻辑“高”电平时，温度标志选择器82可以通过导通的传输门T83以及锁存单元823而将储存在锁存单元821中的第一温度码信号TCODE1输出作为温度标志信号TFLAG。例如，当温度选择信号T_SEL被使能为具有逻辑“低”电平时，温度标志选择器82可以通过导通的传输门T84以及锁存单元823而将储存在锁存单元822中的第二温度码信号TCODE2输出作为温度标志信号TFLAG。
参见图10，延迟控制信号发生器83可以包括第一缓冲单元831和第二缓冲单元832。当第一测试模式信号TM1被使能为具有逻辑“高”电平时，第一缓冲单元831可以缓冲温度标志信号TFLAG以产生第一延迟控制信号D_CON1。例如，第一缓冲单元831可以包括逻辑元件。第一缓冲单元831可以包括例如但不局限于被配置为接收温度标志信号TFLAG和第一测试模式信号TM1的与非(NAND)门。第一缓冲单元831可以包括反相器，该反相器被配置为接收与非门的输出并输出第一延迟控制信号D_CON1。当第二测试模式信号TM2被使能为具有逻辑“高”电平时，第二缓冲单元832可以缓冲温度标志信号TFLAG以产生第二延迟控制信号D_CON2。例如，第二缓冲单元832可以包括逻辑元件。第二缓冲单元832可以包括例如但不局限于与非门，该与非门被配置为接收温度标志信号TFLAG和第二测试模式信号TM2。第二缓冲单元832可以包括反相器，该反相器被配置为接收与非门的输出并输出第二延迟控制信号D_CON2。
参见图11，功率控制信号延迟单元85可以包括第一延迟单元851、第二延迟单元852和第三延迟单元853。第一延迟单元851可以响应于第一延迟控制信号D_CON1将第一功率控制信号SAP推迟第一延迟时间，以产生第一延迟功率控制信号SAPd。例如，当第一延迟控制信号D_CON1被使能时，第一延迟单元851可以将第一功率控制信号SAP推迟第一延迟时间，以输出推迟的第一功率控制信号SAP作为第一延迟功率控制信号SAPd。例如，当第一延迟控制信号D_CON1被禁止时，第一延迟单元851可以将第一功率控制信号SAP输出作为第一延迟功率控制信号SAPd。第二延迟单元852可以响应于第二延迟控制信号D_CON2将第二功率控制信号SAN推迟第二延迟时间并输出。例如，当第二延迟控制信号D_CON2被使能时，第二延迟单元852可以将第二功率控制信号SAN推迟第二延迟时间并输出。例如，当第二延迟控制信号D_CON2被禁止时，第二延迟单元852可以在不推迟第二功率控制信号SAN的情况下输出第二功率控制信号SAN。第三延迟单元853可以将第二延迟单元852的输出信号推迟第三延迟时间，以产生第二延迟功率控制信号SANd。
在下文中将结合第一情况CASE1(例如，第一延迟控制信号D_CON1具有逻辑“低”电平且第二延迟控制信号D_CON2具有逻辑“低”电平)参照图12来描述图11中图示的功率控制信号延迟单元85的操作的示例。在下文中将结合第二情况CASE2(例如，第一延迟控制信号D_CON1具有逻辑“低”电平而第二延迟控制信号D_CON2具有逻辑“高”电平)参照图12来描述图11中图示的功率控制信号延迟单元85的操作。在下文中将结合第三情况CASE3(例如，第一延迟控制信号D_CON1具有逻辑“高”电平而第二延迟控制信号D_CON2具有逻辑“低”电平)参照图12来描述图11中图示的功率控制信号延迟单元85的操作。
参见图12，例如，在位线对被感测并放大的时段t121～t122期间，第一功率控制信号SAP和第二功率控制信号SAN被使能为具有逻辑“高”电平。
在第一情况CSAE1，可以在不推迟第一功率控制信号SAP的情况下将第一功率控制信号SAP输出作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑“低”电平；可以将第二功率控制信号SAN推迟第三延迟时间td3并输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“低”电平。
在第二情况CASE2，可以在不推迟第一功率控制信号SAP的情况下输出第一功率控制信号SAP作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑“低”电平；可以将第二功率控制信号SAN推迟第二延迟时间和第三延迟时间td2+td3并输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“高”电平。
在第三情况CASE3，可以将第一功率控制信号SAP推迟第一延迟时间td1并输出作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑高电平；可以将第二功率控制信号SAN推迟第三延迟时间td3并输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“低”电平。
参见图13，功率控制信号延迟单元85可以包括第一延迟单元854和第二延迟单元855。第一延迟单元854可以响应于第一延迟控制信号D_CON1将第一功率控制信号SAP推迟第一延迟时间以产生第一延迟功率控制信号SAPd。例如，当第一延迟控制信号D_CON1被使能时，第一延迟单元854可以将第一功率控制信号SAP推迟第一延迟时间以将推迟的第一功率控制信号SAP输出作为第一延迟功率控制信号SAPd。例如，当第一延迟控制信号D_CON1被禁止时，第一延迟单元854可以将第一功率控制信号SAP输出作为第一延迟功率控制信号SAPd。第二延迟单元855可以响应于第二延迟控制信号D_CON2将第二功率控制信号SAN推迟第二延迟时间，以输出第二延迟功率控制信号SANd。例如，当第二延迟控制信号D_CON2被使能时，第二延迟单元855可以将第二功率控制信号SAN推迟第二延迟时间以输出第二延迟功率控制信号SANd。例如，当第二延迟控制信号D_CON2被禁止时，第二延迟单元855可以在不推迟第二功率控制信号SAN的情况下将第二功率控制信号SAN输出作为第二延迟功率控制信号SANd。
在下文中将结合第一情况CASE1(例如，在第一延迟控制信号D_CON1具有逻辑“低”电平且第二延迟控制信号D_CON2具有逻辑“低”电平时)参照图14来描述图13中图示的功率控制信号延迟单元85的操作的示例。在下文中将结合第二情况CASE2(例如，在第一延迟控制信号D_CON1具有逻辑“低”电平而第二延迟控制信号D_CON2具有逻辑“高”电平时)参照图14来描述图13中图示的功率控制信号延迟单元85的操作的示例。在下文中将结合第三情况CASE3(例如，在第一延迟控制信号D_CON1具有逻辑“高”电平而第二延迟控制信号D_CON2具有逻辑“低”电平时)参照图14来描述图13中图示的功率控制信号延迟单元85的操作的示例。
参见图14，例如，在位线对被感测并放大的时段t121～t122期间，第一功率控制信号SAP和第二功率控制信号SAN被使能为具有逻辑“高”电平。
在第一情况CSAE1，可以在不推迟第一功率控制信号SAP的情况下将第一功率控制信号SAP输出作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑“低”电平；可以在不推迟第二功率控制信号SAN的情况下将第二功率控制信号SAN输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“低”电平。
在第二情况CASE2，可以在不推迟第一功率控制信号SAP的情况下输出第一功率控制信号SAP作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑“低”电平；可以将第二功率控制信号SAN推迟第二延迟时间td2并输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“高”电平。
在第三情况CASE3，可以将第一功率控制信号SAP推迟第一延迟时间td1并输出作为第一延迟功率控制信号SAPd，因为第一延迟控制信号D_CON1具有逻辑高电平；可以在不推迟第二功率控制信号SAN的情况下将第二功率控制信号SAN输出作为第二延迟功率控制信号SANd，因为第二延迟控制信号D_CON2具有逻辑“低”电平。
参见图8到图14，半导体器件可以响应于第一延迟控制信号D_CON1和第二延迟控制信号D_CON2来控制第一延迟功率控制信号SAPd和第二延迟功率控制信号SANd的使能时刻。第一延迟控制信号D_CON1和第二延迟控制信号D_CON2的逻辑电平组合根据第一测试模式信号TM1和第二测试模式信号TM2来确定。因此，例如，第一延迟功率控制信号SAPd和第二延迟功率控制信号SANd可以被设置为在同一时刻被使能，第一延迟功率控制信号SAPd可以被设置为在第二延迟功率控制信号SANd之前被使能，或者第二延迟功率控制信号SANd可以被设置为在第一延迟功率控制信号SAPd之前被使能。
以上讨论的半导体器件和/或半导体系统(见图1至图14)在存储器件、处理器和计算机系统的设计中尤其有用。例如，参见图15，使用根据各种实施例的半导体器件和/或半导体系统的系统的框图被图示，并且通常用附图标记1000来指示。系统1000可以包括一个或更多个处理器(即，处理器)或例如但不局限于中央处理单元(CPU)1100。处理器(即，CPU)1100可以单独使用，或者可以与其他处理器(即，CPU组合使用。虽然将主要以单数形式提及处理器(即，CPU)1100，但本领域技术人员将理解，可以实施具有任意数目的物理处理器或逻辑处理器(即，CPU)的系统1000。
芯片组1150可以可操作地耦接到处理器(即CPU)1100。芯片组1150是用于处理器(即，CPU)1100与系统1000的其他部件之间的信号的通信路径。系统1000的其他部件可以包括存储器控制器1200、输入/输出(I/O)总线1250以及盘驱动器控制器1300。基于系统1000的配置，若干不同的信号中的任意一种可以通过芯片组1150而传送，本领域技术人员将明白，在不改变系统1000的基本性质的情况下，可以容易地调整穿过系统1000的信号的路径。
如以上所陈述的，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括如以上参照图1到图14所讨论的至少一个半导体器件和/或半导体系统。因此，存储器控制器1200可以通过芯片组1150接收从处理器(即，CPU)1100提供的请求。在可选实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在实施例中，存储器件1350可以包括如以上关于图1到图14所讨论的至少一个半导体器件和/或半导体系统，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任意一种，包括但不局限于单列直插存储模块(SIMM)和双列直插存储模块(DIMM)。而且，存储器件1350可以通过既储存指令又储存数据来辅助外部数据储存设备的安全移除。
芯片组1150也可以耦接到I/O总线1250。I/O总线1250可以用作用于从芯片组1150到I/O设备1410、1420和1430的信号的路径。I/O设备1410、1420和1430可以包括例如但不局限于鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以使用若干通信协议中的任意一种来与I/O设备1410、1420和1430通信。在实施例中，I/O总线1250可以被集成在芯片组1150中。
盘驱动器控制器1300可以可操作地耦接到芯片组1150。盘驱动器控制器1300可以用作芯片组1150与一个内部盘驱动器1450或多于一个的内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过既储存指令又储存数据来辅助外部数据储存设备的断开。盘驱动器控制器1300与内部盘驱动器1450可以几乎使用包括(例如但不局限于)以上提到的关于I/O总线1250的所有协议的任意类型的通信协议来相互通信或与芯片组1150通信。
重要的是要注意，以上关于图15描述的系统1000仅是使用以上关于图1到图14所讨论的半导体器件和/或半导体系统的系统1000的一个示例。在诸如(例如但不局限于)蜂窝电话或数字相机的可选实施例中，部件可以与图15中图示的实施例不同。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种半导体器件，包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
技术方案2.根据技术方案1所述的半导体器件，其中，当内部温度大于第一预定温度时，温度码信号具有第一逻辑电平组合。
技术方案3.根据技术方案2所述的半导体器件，其中，当温度码信号具有第一逻辑电平组合时，功率控制信号发生器产生在第二功率控制信号之前被使能的第一功率控制信号。
技术方案4.根据技术方案2所述的半导体器件，其中，当内部温度在第一预定温度到第二预定温度的范围之内时，温度码信号具有第二逻辑电平组合。
技术方案5.根据技术方案4所述的半导体器件，其中，当温度码信号具有第二逻辑电平组合时，功率控制信号发生器产生在与第二功率控制信号基本上相同的时刻被使能的第一功率控制信号。
技术方案6.根据技术方案4所述的半导体器件，其中，当内部温度比第二预定温度低时，温度码信号具有第三逻辑电平组合。
技术方案7.根据技术方案6所述的半导体器件，其中，当温度码信号具有第三逻辑电平组合时，功率控制信号发生器产生在比第二功率控制信号迟的时刻被使能的第一功率控制信号。
技术方案8.根据技术方案1所述的半导体器件，其中，模式信号在读取操作、写入操作或刷新操作中的一种期间被使能。
技术方案9.根据技术方案1所述的半导体器件，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压；以及
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压。
技术方案10.一种半导体器件，包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号和第三功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
技术方案11.根据技术方案10所述的半导体器件，其中，当温度码信号具有与比第一预定温度高的内部温度相对应的第一逻辑电平组合时，功率控制信号发生器可以产生在第二功率控制信号之前被使能的第一功率控制信号。
技术方案12.根据技术方案11所述的半导体器件，其中，当温度码信号具有与在第一预定温度到第二预定温度的范围之内的内部温度相对应的第二逻辑电平组合时，功率控制信号发生器可以产生与第二功率控制信号基本上在同一时刻被使能的第一功率控制信号。
技术方案13.根据技术方案12所述的半导体器件，其中，当温度码信号具有与在第二预定温度到第三预定温度的范围之内的内部温度相对应的第三逻辑电平组合时，功率控制信号发生器可以产生在第二功率控制信号之后且在第三功率控制信号之前被使能的第一功率控制信号。
技术方案14.根据技术方案13所述的半导体器件，其中，当温度码信号具有与在第三预定温度到第四预定温度的范围之内的内部温度相对应的第四逻辑电平组合时，功率控制信号发生器可以产生与第三功率控制信号基本上在同一时刻被使能的第一功率控制信号。
技术方案15.根据技术方案14所述的半导体器件，其中，当温度码信号具有与比第四预定温度低的内部温度相对应的第五逻辑电平组合时，功率控制信号发生器可以产生在第三功率控制信号之后被使能的第一功率控制信号。
技术方案16.根据技术方案10所述的半导体器件，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压，
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压，以及
其中，感测放大器电路产生第二功率信号，从第二功率控制信号被禁止的时刻开始，第二功率信号响应于第三功率控制信号而被驱动为具有内核电压。
技术方案17.一种半导体系统，包括：
控制器，适用于输出命令信号和温度码信号；以及
半导体器件，适用于：产生第一功率控制信号，第一功率控制信号的使能时刻响应于通过解码命令信号产生的模式信号而根据温度码信号的逻辑电平组合来控制；产生响应于第一功率控制信号而被驱动的第一功率信号；产生响应于第二功率控制信号而被驱动的第二功率信号；以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
技术方案18.根据技术方案17所述的半导体系统，其中，当内部温度比第一预定温度高时，温度码信号具有第一逻辑电平组合；当内部温度在第一预定温度到第二预定温度的范围之内时，温度码信号具有第二逻辑电平组合；以及当内部温度比第二预定温度低时，温度码信号具有第三逻辑电平组合。
技术方案19.根据技术方案18所述的半导体系统，其中，半导体器件包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
技术方案20.根据技术方案19所述的半导体系统，其中，当温度码信号具有第一逻辑电平组合时，功率控制信号发生器产生在第二功率控制信号之前被使能的第一功率控制信号。
技术方案21.根据技术方案19所述的半导体系统，其中，当温度码信号具有第二逻辑电平组合时，功率控制信号发生器产生与第二功率控制信号基本上在同一时刻被使能的第一功率控制信号。
技术方案22.根据技术方案19所述的半导体系统，其中，当温度码信号具有第三逻辑电平组合时，功率控制信号发生器产生在比第二功率控制信号迟的时刻被使能的第一功率控制信号。
技术方案23.根据技术方案19所述的半导体系统，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压；以及
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压。
技术方案24.一种半导体器件，包括：
温度标志选择器，适用于响应于温度输入控制信号和温度选择信号来将第一温度码信号或第二温度码信号中的一个输出作为温度标志信号；
延迟控制信号发生器，适用于响应于第一测试模式信号和第二测试模式信号来缓冲温度标志信号，以产生第一延迟控制信号和第二延迟控制信号；
功率控制信号延迟单元，适用于响应于第一延迟控制信号和第二延迟控制信号来产生推迟的第一功率控制信号和推迟的第二功率控制信号，以产生第一延迟功率控制信号和第二延迟功率控制信号；以及
感测放大器电路，适用于产生响应于第一延迟功率控制信号而被驱动的第一功率信号并产生响应于第二延迟功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
技术方案25.根据技术方案24所述的半导体器件，其中，温度输入控制信号被设置为通过解码命令信号而产生的空闲信号。
技术方案26.根据技术方案24所述的半导体器件，其中，温度选择信号的电平根据熔丝是否断开来设置。
技术方案27.根据技术方案24所述的半导体器件，其中，第一温度码信号具有与第一温度段相对应的编码值，第二温度码信号具有与第二温度段相对应的编码值。
技术方案28.根据技术方案24所述的半导体器件，其中，第一延迟控制信号响应于第一测试模式信号被使能，第二延迟控制信号响应于第二测试模式信号被使能。
技术方案29.根据技术方案24所述的半导体器件，其中，第一延迟功率控制信号和第二延迟功率控制信号在位线被感测并放大的时段中被使能。
技术方案30.根据技术方案24所述的半导体器件，其中，功率控制信号延迟单元包括：
第一延迟单元，适用于响应于第一延迟控制信号将第一功率控制信号推迟第一延迟时间，以输出第一延迟功率控制信号；以及
第二延迟单元，适用于响应于第二延迟控制信号将第二功率控制信号推迟第二延迟时间，以输出第二延迟功率控制信号。
技术方案31.根据技术方案24所述的半导体器件，其中，功率控制信号延迟单元包括：
第一延迟单元，适用于响应于第一延迟控制信号将第一功率控制信号推迟第一延迟时间以输出第一延迟功率控制信号；
第二延迟单元，适用于响应于第二延迟控制信号将第二功率控制信号推迟第二延迟时间并输出；以及
第三延迟单元，适用于将第二延迟单元的输出信号推迟第三延迟时间以输出第二延迟功率控制信号。

Claims (31)

1.一种半导体器件，包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
2.根据权利要求1所述的半导体器件，其中，当内部温度大于第一预定温度时，温度码信号具有第一逻辑电平组合。
3.根据权利要求2所述的半导体器件，其中，当温度码信号具有第一逻辑电平组合时，功率控制信号发生器产生在第二功率控制信号之前被使能的第一功率控制信号。
4.根据权利要求2所述的半导体器件，其中，当内部温度在第一预定温度到第二预定温度的范围之内时，温度码信号具有第二逻辑电平组合，其中所述第一预定温度大于所述第二预定温度。
5.根据权利要求4所述的半导体器件，其中，当温度码信号具有第二逻辑电平组合时，功率控制信号发生器产生在与第二功率控制信号基本上相同的时刻被使能的第一功率控制信号。
6.根据权利要求4所述的半导体器件，其中，当内部温度比第二预定温度低时，温度码信号具有第三逻辑电平组合。
7.根据权利要求6所述的半导体器件，其中，当温度码信号具有第三逻辑电平组合时，功率控制信号发生器产生在比第二功率控制信号迟的时刻被使能的第一功率控制信号。
8.根据权利要求1所述的半导体器件，其中，模式信号在读取操作、写入操作或刷新操作中的一种期间被使能。
9.根据权利要求1所述的半导体器件，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压；以及
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压。
10.一种半导体器件，包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号和第三功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
11.根据权利要求10所述的半导体器件，其中，当温度码信号具有与比第一预定温度高的内部温度相对应的第一逻辑电平组合时，功率控制信号发生器可以产生在第二功率控制信号之前被使能的第一功率控制信号。
12.根据权利要求11所述的半导体器件，其中，当温度码信号具有与在第一预定温度到第二预定温度的范围之内的内部温度相对应的第二逻辑电平组合时，功率控制信号发生器可以产生与第二功率控制信号基本上在同一时刻被使能的第一功率控制信号，其中所述第一预定温度大于所述第二预定温度。
13.根据权利要求12所述的半导体器件，其中，当温度码信号具有与在第二预定温度到第三预定温度的范围之内的内部温度相对应的第三逻辑电平组合时，功率控制信号发生器可以产生在第二功率控制信号之后且在第三功率控制信号之前被使能的第一功率控制信号，其中所述第二预定温度大于所述第三预定温度。
14.根据权利要求13所述的半导体器件，其中，当温度码信号具有与在第三预定温度到第四预定温度的范围之内的内部温度相对应的第四逻辑电平组合时，功率控制信号发生器可以产生与第三功率控制信号基本上在同一时刻被使能的第一功率控制信号，其中所述第三预定温度大于所述第四预定温度。
15.根据权利要求14所述的半导体器件，其中，当温度码信号具有与比第四预定温度低的内部温度相对应的第五逻辑电平组合时，功率控制信号发生器可以产生在第三功率控制信号之后被使能的第一功率控制信号。
16.根据权利要求10所述的半导体器件，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压，
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压，以及
其中，感测放大器电路产生第二功率信号，从第二功率控制信号被禁止的时刻开始，第二功率信号响应于第三功率控制信号而被驱动为具有内核电压。
17.一种半导体系统，包括：
控制器，适用于输出命令信号和温度码信号；以及
半导体器件，适用于：产生第一功率控制信号，第一功率控制信号的使能时刻响应于通过解码命令信号产生的模式信号而根据温度码信号的逻辑电平组合来控制；产生响应于第一功率控制信号而被驱动的第一功率信号；产生响应于第二功率控制信号而被驱动的第二功率信号；以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
18.根据权利要求17所述的半导体系统，其中，当内部温度比第一预定温度高时，温度码信号具有第一逻辑电平组合；当内部温度在第一预定温度到第二预定温度的范围之内时，温度码信号具有第二逻辑电平组合；以及当内部温度比第二预定温度低时，温度码信号具有第三逻辑电平组合，其中所述第一预定温度大于所述第二预定温度。
19.根据权利要求18所述的半导体系统，其中，半导体器件包括：
功率控制信号发生器，适用于产生第一功率控制信号，第一功率控制信号的使能时刻响应于模式信号而根据温度码信号的逻辑电平组合来控制；以及
感测放大器电路，适用于产生响应于第一功率控制信号而被驱动的第一功率信号并产生响应于第二功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
20.根据权利要求19所述的半导体系统，其中，当温度码信号具有第一逻辑电平组合时，功率控制信号发生器产生在第二功率控制信号之前被使能的第一功率控制信号。
21.根据权利要求19所述的半导体系统，其中，当温度码信号具有第二逻辑电平组合时，功率控制信号发生器产生与第二功率控制信号基本上在同一时刻被使能的第一功率控制信号。
22.根据权利要求19所述的半导体系统，其中，当温度码信号具有第三逻辑电平组合时，功率控制信号发生器产生在比第二功率控制信号迟的时刻被使能的第一功率控制信号。
23.根据权利要求19所述的半导体系统，
其中，感测放大器电路产生第一功率信号，在存储单元通过字线被选中之后，第一功率信号响应于第一功率控制信号而被驱动为具有地电压；以及
其中，感测放大器电路产生第二功率信号，第二功率信号响应于第二功率控制信号而被驱动为具有电源电压。
24.一种半导体器件，包括：
温度标志选择器，适用于响应于温度输入控制信号和温度选择信号来将第一温度码信号或第二温度码信号中的一个输出作为温度标志信号；
延迟控制信号发生器，适用于响应于第一测试模式信号和第二测试模式信号来缓冲温度标志信号，以产生第一延迟控制信号和第二延迟控制信号；
功率控制信号延迟单元，适用于响应于第一延迟控制信号和第二延迟控制信号来产生推迟的第一功率控制信号和推迟的第二功率控制信号，以产生第一延迟功率控制信号和第二延迟功率控制信号；以及
感测放大器电路，适用于产生响应于第一延迟功率控制信号而被驱动的第一功率信号并产生响应于第二延迟功率控制信号而被驱动的第二功率信号，以及使用第一功率信号和第二功率信号来感测并放大位线的电平。
25.根据权利要求24所述的半导体器件，其中，温度输入控制信号被设置为通过解码命令信号而产生的空闲信号。
26.根据权利要求24所述的半导体器件，其中，温度选择信号的电平根据熔丝是否断开来设置。
27.根据权利要求24所述的半导体器件，其中，第一温度码信号具有与第一温度段相对应的编码值，第二温度码信号具有与第二温度段相对应的编码值。
28.根据权利要求24所述的半导体器件，其中，第一延迟控制信号响应于第一测试模式信号被使能，第二延迟控制信号响应于第二测试模式信号被使能。
29.根据权利要求24所述的半导体器件，其中，第一延迟功率控制信号和第二延迟功率控制信号在位线被感测并放大的时段中被使能。
30.根据权利要求24所述的半导体器件，其中，功率控制信号延迟单元包括：
第一延迟单元，适用于响应于第一延迟控制信号将第一功率控制信号推迟第一延迟时间，以输出第一延迟功率控制信号；以及
第二延迟单元，适用于响应于第二延迟控制信号将第二功率控制信号推迟第二延迟时间，以输出第二延迟功率控制信号。
31.根据权利要求24所述的半导体器件，其中，功率控制信号延迟单元包括：
第一延迟单元，适用于响应于第一延迟控制信号将第一功率控制信号推迟第一延迟时间以输出第一延迟功率控制信号；
第二延迟单元，适用于响应于第二延迟控制信号将第二功率控制信号推迟第二延迟时间并输出；以及
第三延迟单元，适用于将第二延迟单元的输出信号推迟第三延迟时间以输出第二延迟功率控制信号。
CN201510823074.XA 2015-04-14 2015-11-23 半导体器件和半导体系统 Active CN106057231B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0052728 2015-04-14
KR1020150052728A KR20160122586A (ko) 2015-04-14 2015-04-14 반도체장치 및 이를 포함하는 반도체시스템

Publications (2)

Publication Number Publication Date
CN106057231A CN106057231A (zh) 2016-10-26
CN106057231B true CN106057231B (zh) 2020-11-20

Family

ID=57129900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510823074.XA Active CN106057231B (zh) 2015-04-14 2015-11-23 半导体器件和半导体系统

Country Status (3)

Country Link
US (2) US9583173B2 (zh)
KR (1) KR20160122586A (zh)
CN (1) CN106057231B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
US9627018B1 (en) * 2016-06-30 2017-04-18 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
CN110739013B (zh) * 2018-07-18 2021-08-10 华邦电子股份有限公司 动态随机存取存储器
US20220246192A1 (en) * 2018-12-10 2022-08-04 Etron Technology, Inc. Dynamic memory with sustainable storage architecture and clean up circuit
US11302383B2 (en) * 2018-12-10 2022-04-12 Etron Technology, Inc. Dynamic memory with sustainable storage architecture
US11581032B2 (en) * 2021-04-20 2023-02-14 Micron Technology, Inc. Apparatuses and methods of power supply control for temperature compensated sense amplifiers
CN115148240A (zh) * 2022-06-30 2022-10-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器
CN115148238A (zh) * 2022-06-30 2022-10-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器
CN115035925A (zh) * 2022-06-30 2022-09-09 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
CN1578543A (zh) * 2003-07-28 2005-02-09 三星电子株式会社 用于控制热源的方法和装置
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
CN101339803A (zh) * 2004-06-07 2009-01-07 富士通株式会社 半导体设备和温度传感器电路校准方法
US8300484B2 (en) * 2009-12-21 2012-10-30 Elpida Memory, Inc. Semiconductor device and semiconductor memory device
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法
CN103956178A (zh) * 2009-06-16 2014-07-30 爱思开海力士有限公司 半导体存储装置的温度检测电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003272377A (ja) * 2002-03-13 2003-09-26 Fujitsu Ltd 半導体記憶装置
US6965520B1 (en) * 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
JP4370526B2 (ja) 2005-05-19 2009-11-25 エルピーダメモリ株式会社 半導体装置
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR20100003064A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 온도감지회로, 이를 포함하는 온도정보 출력장치 및온도감지방법
JP2012038399A (ja) * 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
KR20120086067A (ko) 2011-01-25 2012-08-02 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
CN1578543A (zh) * 2003-07-28 2005-02-09 三星电子株式会社 用于控制热源的方法和装置
CN101339803A (zh) * 2004-06-07 2009-01-07 富士通株式会社 半导体设备和温度传感器电路校准方法
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
CN103956178A (zh) * 2009-06-16 2014-07-30 爱思开海力士有限公司 半导体存储装置的温度检测电路
US8300484B2 (en) * 2009-12-21 2012-10-30 Elpida Memory, Inc. Semiconductor device and semiconductor memory device
CN103093833A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 半导体器件、具有半导体器件的半导体系统及其操作方法

Also Published As

Publication number Publication date
US9767885B2 (en) 2017-09-19
KR20160122586A (ko) 2016-10-24
US20160307616A1 (en) 2016-10-20
CN106057231A (zh) 2016-10-26
US20170133079A1 (en) 2017-05-11
US9583173B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN106057231B (zh) 半导体器件和半导体系统
US9406358B1 (en) Driving circuit and driving method using the same
US8644101B2 (en) Local sense amplifier circuit and semiconductor memory device including the same
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US9412429B2 (en) Memory device with multiple voltage generators
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
CN104424981A (zh) 数据训练器件
US10102900B2 (en) Memory device with separate read active signal and write active signal having different activation periods used for word line selection during read and write operation
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
US9257160B2 (en) Precharge circuit and semiconductor memory apparatus using the same
US9368192B2 (en) Semiconductor device and method for driving the same
US20150124543A1 (en) Semiconductor devices
US9570151B1 (en) Semiconductor device and semiconductor system
US8395962B2 (en) Semiconductor memory device and method for operating the same
KR20170013101A (ko) 입출력라인구동회로를 포함하는 반도체장치 및 반도체시스템
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치
KR102401873B1 (ko) 라이트 제어 회로 및 이를 포함하는 반도체 장치
KR101052928B1 (ko) 반도체메모리장치
US9966120B2 (en) Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation
US9412427B2 (en) Precharge circuit and semiconductor apparatus including the same
KR100950578B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR20180014948A (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant