CN106053884A - 基于坐标旋转法的双轴谐振式加速度计数字控制电路装置 - Google Patents

Abstract

本发明公开了一种基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，由双轴解耦硅微谐振式微加速度计(A)、四组闭环控制回路(S1、S2、S3、S4)组成；其中，每组闭环控制回路包括检测接口，A/D转换器，FPGA控制算法，D/A转换器，驱动接口；FPGA控制算法由解调器模块、幅度控制模块、频率控制模块以及输出调理模块组成。本发明双轴谐振式硅微加速度计闭环控制电路具有集成度高，体积小，精度高，功耗低等优点；有效地节约了硬件资源；有效地抑制了回路间的相互干扰，降低两个轴向的耦合，提高了系统的稳定性；便于控制，有利于提高系统的稳定性。

Description

基于坐标旋转法的双轴谐振式加速度计数字控制电路装置

技术领域

本发明涉及一种基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，属于微机电系统和微惯性器件测控技术领域。

背景技术

硅微谐振式加速度计由于具有高灵敏度、较大的动态范围、以及可以直接输出频率量等优势，目前正受到越来越多的关注。现有技术中报道了很多种数字控制方式，但是大部分控制电路是用于控制单轴硅微谐振式加速度计的，也就是只能测量一个维度的微加速度计。之所以涉及到双轴硅微谐振式加速度计的比较少，除了双轴硅微谐振式加速度计本身设计的原因以外，还有就是双轴硅微谐振式加速度计的驱动电路不够完善，无法完成高精度驱动。

发明内容

为了解决现有技术中存在的缺陷，本发明提供一种基于坐标旋转算法的双轴解耦硅微谐振式加速度计的数字闭环自激驱动电路装置，该装置以FPGA作为主控芯片，采用坐标旋转算法计算驱动输出信号的频率，解决了现有技术里因驱动精度不够而导致双轴谐振式硅微加速度计输出精度不高的问题。

为解决上述技术问题，本发明所采用的技术方案如下：

一种基于坐标旋转法的双轴谐振式加速度计数字控制电路装置基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，由双轴解耦硅微谐振式微加速度计和四组闭环控制电路组成，双轴解耦硅微谐振式微加速度计与每组闭环控制电路均形成闭合回路；

每组闭环控制电路均包括顺序相接的检测接口、A/D转换器、FPGA控制算法、D/A转换器和驱动接口；其中，双轴解耦硅微谐振式微加速度计的输出与检测接口相接，双轴解耦硅微谐振式微加速度计的输入与驱动接口相接。

FPGA控制算法由解调器模块、幅度控制模块、相位控制模块以及输出调理模块组成；

检测接口电路的输出与A/D转换器电路的输入相连，A/D转换器完成模数转换，A/D转换器的转换结果作为FPGA控制算法的输入信号与解调器模块相连，解调器模块使用相敏解调技术实现对FPGA控制算法输入信号的解调，分别得到FPGA控制算法输入信号的幅度信息和相位信息，幅度信息作为幅度控制模块的输入，相位信息作为相位控制模块的输入，幅度控制模块的输出和相位控制模块输出均与输出调理模块的输入相连，相位控制模块输出还与解调器模块的输入相连，输出调理模块的输出与D/A转换器的输入相连。

幅度控制模块包括幅度滤波器和幅度PI控制模块；相位控制模块包括相位滤波器、相位PI控制模块和坐标旋转模块；

解调得到的幅度信号作为幅度滤波器的输入，幅度滤波器的输出与幅度PI控制模块的输入相连，幅度PI的输出为用于驱动的幅度信号，实现了幅度自增益控制功能；

解调得到的相位信号作为相位滤波器的输入，相位滤波器的输出与相位PI控制模块的输入相连，相位PI控制模块的输出作为坐标旋转模块的输入，坐标旋转模块的输出为用于驱动的相位信号，实现了锁相的功能；

坐标旋转模块的输出与幅度PI控制模块的输出作为输出调理模块的输入，输出调理模块实现幅度信号与相位信号的相乘，得到需要输出的控制信号。

在闭环控制电路中，采取幅度信号与相位信号分别控制的方法，以此提高控制精度。

为了实现硅微谐振式加速度计的驱动，驱动回路必须同时满足幅度和相位的要求。目前，幅度自增益控制(AGC)的技术已经成熟，因此驱动难点在于相位控制。为了实现锁相，使谐振器振动频率在谐振点上，高精度的相位控制是必不可少的。目前，用于相位控制的主要有查找表法(look-up table)和坐标旋转法(coordinate rotation digitalcompute)。查找表方法实现容易，其控制精度取决于查找表的深度，查找表越大，其控制精度越高。然而，查找表越大，其所需的存储空间越大，因此，对于FPGA为主控芯片的控制系统而言，查找表法需要使用大量的硬件资源。

坐标旋转算法是J.D.Volder1于1959年首次提出，主要用于三角函数、双曲线、指数、对数的计算。该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。对于相位控制而言，坐标旋转算法的控制精度取决于迭代次数，迭代次数越高，其精度越高。为了节约资源，在保证精度的条件下，使用流水线算法将会大幅减少硬件资源的耗费，因此适合于FPGA控制系统。

解调器模块由FIFO模块(先进先出)、延时器模块、相敏解调器模块组成，其中，FIFO模块的输入信号为旋坐标旋转模块的输出信号，FIFO模块的输出作为相敏解调算法模块的输入；延时器模块的触发输入信号由坐标旋转模块提供，其输出用于触发相敏解调算法模块，相敏解调器模块的输出分别作为幅度滤波器和相位滤波器的输入，A/D转换器的转换结果作为FIFO模块的输入。

由于控制系统中滤波器、PI控制器等模块的存在，将会导致信号产生额外的相移。为了实现锁相功能，必须对控制系统造成的相移进行修正补偿。FIFO模块根据控制系统的采样周期，设置相应的堆栈深度，完成粗略的相位补偿功能；延时器模块的控制时钟为系统的工作时钟信号，用以进一步完成细致的相位补偿功能。FIFO模块与延时器模块配合使用，完成相位的修正补偿工作。

幅度滤波器和相位滤波器均为全数字FIR滤波器。

根据双轴解耦硅微谐振式加速度计的四个谐振梁的谐振频率，设计全数字式FIR滤波器为带通滤波器，且四个谐振梁的谐振频率在通过频带范围内。全数字式FIR滤波器的抽头参数通过归一化转换成实际需要的参数形式。FIR滤波器较IIR滤波器而言，其具有非递归特性，是肯定收敛的，不会因为滤波器系数设计不当产生发散问题，最终导致极限环振荡问题。

幅度PI控制模块和相位PI控制模块均为增量式PI控制器，增量式PI控制器的PI控制算法为增量式PI控制算法，输入信号与参考信号相减求出误差信号e(n)，误差信号一方面与积分项系数KI相乘，得到积分项，一方面存入积分项寄存器1中作为下一次计算的比例项的输入；比例项系数KP与前一次得到的误差项e(n-1)相乘，得到比例项，比例项与积分项相加得到增量项；增量项与前一次输出控制项U(n-1)相加得到最终需要输出的输出控制项U(n)。

增量式PI控制器具有没有累积误差的优点，便于控制，提高系统的稳定性。

坐标旋转模块的坐标旋转算法用于跟踪相位，实现锁相环的功能，同时为解调器模块提供解调相乘项；坐标旋转模块采用多级流水线结构。节约硬件资源的同时保证了精度需求。

在相位控制中的坐标旋转模块中使用初始相位比较器和四分圆映射器分别作为相位的初始控制和最终输出控制。。简化了坐标旋转流水线算法模块的计算流程，同时使得相位控制范围扩充到0-2π。

双轴解耦硅微谐振式加速度计包括一个质量块、四组谐振器、四组检测电极及驱动电极，其中，四组谐振器分布在质量块的四周，四组检测电极和四组驱动电极分别与四组谐振器相连，用于检测驱动四组谐振器谐振状态，可同时敏感X、Y两个方向上的加速度输入信号；一组谐振器、一组检测电极和一组驱动电极构成一组检测电容，四组谐振器、四组检测电极和四组驱动电极构成了四组检测电容，每组检测电容对应一组闭环控制电路，闭环控制电路通过检测接口电路实现对电容信号的提取；

D/A转换电路的输入来自输出调理模块的输出，D/A转换电路完成数模转换后，其输出与驱动接口电路的输入相连，驱动接口电路将D/A的输出转换成需要加载在驱动电极上的信号。

D/A转换器电路和驱动接口电路用于实现数模转换和调理驱动信号并加载在驱动电极上，从而实现整个系统的闭环控制。

上述使用了四个独立的闭环控制回路(S1、S2、S3、S4)，实现对四组谐振器谐振频率的检测与跟踪，使其工作在各自的谐振频率上，实现了对双轴解耦硅微加速度计的高精度驱动。

本发明未提及的技术均参照现有技术。

有益效果：

(1)双轴谐振式硅微加速度计闭环控制电路主要控制部分使用FPGA实现，集成度高，体积小，功耗低等优点；

(2)相位闭环控制是基于坐标旋转算法实现的，坐标旋转模块为多级，具有高精度的优点；

(3)坐标旋转算法采用流水线结构，有效地节约了硬件资源；

(4)使用四路独立的闭环控制系统，有效地抑制回路间的相互干扰，降低两个轴向的耦合，提高了系统的稳定性；

(5)增量式PI控制器具有没有累积误差的优点，便于控制，有利于提高系统的稳定性。

附图说明

图1为本发明的总体框图，图中A为双轴解耦硅微谐振式加速度计；

图2为数字控制回路框图；

图3为数字式解调器框图；

图4为滤波器RTL级视图；

图5为PI控制算法原理图；

图6为坐标旋转算法框图。

具体实施方式

为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。

实施例1

如图1所示，一种基于坐标旋转算法的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，由双轴解耦硅微谐振式微加速度计(A)、四组闭环控制回路组成(S1、S2、S3、S4)。其中，每组闭环控制回路包括检测接口，A/D转换器，FPGA控制算法，D/A转换器，驱动接口。FPGA控制算法由解调器模块、幅度控制模块、相位控制模块以及输出调理模块组成。

双轴解耦硅微谐振式加速度计(A)包括一个质量块、四组谐振器、四组检测电极和四组驱动电极，可同时敏感X、Y两个方向上的加速度输入信号。对于该双轴解耦硅微谐振式加速度计而言，每一组谐振器都分别与检测电极和驱动电极构成检测电容和驱动电容。

为了实现对双轴解耦硅微加速度计的高精度驱动，使用了四个独立的闭环控制回路，实现对四个谐振器谐振频率的检测与跟踪，使其工作在各自的谐振频率上。下面以回路S1为例详细介绍闭环控制回路工作原理，S2、S3和S4完全同S1。

检测接口的输入与微加速度计中谐振器上的检测电极相连，用于提取检测电容的变化量，并对其进行放大输出。检测接口的输出作为A/D转换器的输入信号，A/D转换器完成模数转换。A/D转换器的数字量输出作为FPGA控制算法模块的输入，A/D转换器的输出与解调器的输入端相连，解调器实现对输入信号的解调，从而得到输入信号的相位信息和幅度信息。解调器解调得到的幅度信息作为幅度控制模块的输入，幅度控制模块用于实现幅度自增益控制功能。解调器解调得到的相位信息作为相位控制模块的输入，相位控制模块用于实现锁相功能，确保谐振器振动频率在谐振点上。同时，相位控制模块的输出与解调器的输入相连，相位控制模块输出的cosine信号与sine信号作为解调器的解调参考信号。幅度控制模块的输出和相位控制模块的输出同时作为输出调理模块的输入，输出调理模块将幅度信息与相位信息相乘，同时进行一定的比例缩放，使之满足闭环控制系统的要求。输出调理模块的输出与D/A转换器的输入相连，D/A转换器将处理后的数字量转换成模拟量输出。D/A转换器输出与驱动接口的输入相连，驱动接口将D/A转换器的输出转换成相应的差分信号，用于加载在驱动电极上，实现差分驱动。驱动接口与谐振器上的驱动电极构成驱动电容，驱动信号加载在驱动电容上。至此，系统完成闭环控制。

实施例2

图2为在FPGA上实现的数字控制回路框图。控制回路主要由幅度控制和相位控制模块组成，幅度和相位是谐振的两个必要条件，二者缺一不可。A/D转换器的输出与解调器的输入相连，解调器解调得到幅度信息和相位信息。幅度控制模块和相位控制模块在分别接收到解调器解调出的幅度信息和相位信息后，通过滤波器滤除低频和高频噪声。滤波器采用的是多阶FIR带通滤波器，其通带包含谐振器的谐振频率。幅度滤波器的输出与幅度PI控制器(模块)的输入相连，PI控制器使用增量式PI控制算法，增量式PI控制器具有没有累积误差的优点，便于控制，有利于提高系统的稳定性。相位滤波器的输出与相位PI控制器的输入相连，相位PI控制器(模块)的输出与坐标旋转算法模块的输入相连。坐标旋转算法用于跟踪相位信号，坐标旋转算法模块的输出分成cosine信号和sine信号两部分，cosine信号作为输出调理模块的输入，代表着控制后的相位信息。cosine和sine信号同时输出至解调器模块，作为解调器解调输入信号。幅度PI的输出与坐标旋转模块输出的cosine信号同时作为输出调理模块的输入信号，输出调理模块将二者相乘从而得到数字输出控制量。输出调理模块的输出与D/A转换器的输入相连，D/A转换器完成数模转换。

实施例3

图3为数字式解调器框图，解调器的功能用于解调输入信号从而得到输入信号的相位信息和幅度信息，便于后续控制。坐标旋转模块输出的cosine信号作为FIFO(先进先出)模块的输入信号，FIFO模块作为一个堆栈，用于暂存模块输出的cosine信号。由于控制回路中滤波器等控制器的存在，会导致信号存在一定的相移，为了使得信号相位满足谐振条件，必须对控制信号的相位进行调节。FIFO模块的功能是粗略调节控制信号的相位。坐标旋转模块同时输出一个触发信号用于触发延时器，如上所述，为了实现相位满足谐振条件，除了FIFO模块的粗略调整，还需要延时器来进一步精确控制信号的相位。延时器和FIFO模块的输出与相敏解调模块的输入相连，A/D转换器的输出也作为相敏解调的输入。相敏解调模块通过将A/D转换器的结果与FIFO的输出相乘得到幅度信息和相位信息。延时器用于控制解调模块的输出延时，确保控制回路相位满足闭环控制条件。

实施例4

图4为数字控制系统中使用的FIR滤波器的RTL级视图。有限冲激响应(FIR)滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其有限冲激响应(FIR)滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为其中，y_z代表滤波器输出信号，x_z代表滤波器输入信号，a₀…a_n代表各项加权系数，n表示FIR滤波器的阶数，z^-1表示延时一个时钟周期，z^-2表示延时两个时钟周期，依次类推。其中，x(n)是输入数据流，y(n)表示输出信号，x(n-k)表示此次计算前面第(n-k)次的输入信号，a(k)为各项权系数。各级的输入连接和输出连接被称为抽头，并且系数(a₀...a_n)被称为抽头系数。一个n阶的FIR滤波器将会有n+1个抽头。FIR滤波器主要包括移位寄存器、参数存储器、乘法状态机和累加器四个模块。系统工作时钟为clk，幅度信号模块的控制量输出D_out和输出触发Out_rd信号分别与移位寄存器的数据输入端D_in和输入触发In_rd相连。移位寄存器的功能在于暂存FIR滤波器需要的输入信号，每当一个新的数据到来，其存储的数据自动刷新一次。参数存储器用来存储抽头参数，抽头参数根据系统需求进行归一化处理，抽头参数存储在txt文档中，参数存储器通过读取txt文档获得相应参数。乘法状态机的数据输入分别与移位寄存器的数据输出和参数存储器的数据输出相连，乘法状态机实现输入数据与抽头系数相乘。乘法状态机只调用了一个乘法器，在一个控制周期内，以主时钟clk为控制时钟，完成n+1次乘法运算，乘法状态机每隔一个clk就会输出一次相乘结果。乘法状态机的输出与累加器的输入相连，累加器将乘法器的输出累加，累加器在每个控制周期实现n次累加工作。

实施例5

图5为数字PI控制算法原理图，本发明使用的PI控制算法为数字增量式PI控制算法。滤波器的输出结果与参考信号相减求出误差信号e(n)，e(n)一方面与KI相乘得到积分项，另一方面存入寄存器1，寄存器1的输出结果为上一个控制周期计算得到的e(n-1)，e(n-1)与KP相乘得到比例项。比例项与积分项相加得到增量项ΔU，为了直接输出最终需要的控制量，增量项ΔU还需要与上一次的输出控制量U(n-1)相加，U(n-1)由寄存器2输出。最终输出的控制量U(n)作为输出的同时，还要存入寄存器2，用于下一个控制周期使用。增量式PI控制器具有没有累积误差的优点，便于控制，有利于提高系统的稳定性。

实施例6

图6为本发明采用的坐标旋转(coordinate rotation digital compute)原理框图。根据文献资料可知，坐标旋转算法能够完成的旋转角度是有一定范围的，从理论上来说，只要迭代次数足够多，是可以实现范围内任意角度的旋转。

为了简化计算，使用较少次数的迭代就能达到较高精度的旋转，需要对输入信号进行一个预处理工作。相位PI的输出与初始相位比较器、相位控制字寄存器、加法器相连。相位PI输出的高两位作为相位控制字分别与相位比较器和相位控制字寄存器相连，其中，相位比较器对输入信号进行预判，与加法器配合使用，使得进入坐标旋转流水线算法模块的输入信号的相位落在范围内；相位控制字寄存器用于存储输入信号的相位控制字。

加法器的输出与坐标旋转流水线算法模块的输入相连，坐标旋转流水线算法使用26级流水线结构，其理论输出精度为0.00000134度。相位控制字寄存器的输出与四分圆映射器的输入相连，四分圆映射器可以根据高两位相位控制字将映射到[0,2π]上，四分圆映射器的输出与坐标旋转流水线算法模块的输入端相连，待流水线算法模块计算完一个控制周期的信号后，输出结果根据四分圆映射器的输出结果映射到[0,2π]上。坐标旋转模块的输出结果分别与输出调理模块和调制器相连。

Claims (9)

1.一种基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：由双轴解耦硅微谐振式微加速度计和四组闭环控制电路组成，双轴解耦硅微谐振式微加速度计与每组闭环控制电路均形成闭合回路；

每组闭环控制电路均包括顺序相接的检测接口、A/D转换器、FPGA控制算法、D/A转换器和驱动接口；其中，双轴解耦硅微谐振式微加速度计的输出与检测接口相接，双轴解耦硅微谐振式微加速度计的输入与驱动接口相接。

2.如权利要求1所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：FPGA控制算法由解调器模块、幅度控制模块、相位控制模块以及输出调理模块组成；

检测接口电路的输出与A/D转换器电路的输入相连，A/D转换器完成模数转换，A/D转换器的转换结果作为FPGA控制算法的输入信号与解调器模块相连，解调器模块使用相敏解调技术实现对FPGA控制算法输入信号的解调，分别得到FPGA控制算法输入信号的幅度信息和相位信息，幅度信息作为幅度控制模块的输入，相位信息作为相位控制模块的输入，幅度控制模块的输出和相位控制模块输出均与输出调理模块的输入相连，相位控制模块输出还与解调器模块的输入相连，输出调理模块的输出与D/A转换器的输入相连。

3.如权利要求2所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：幅度控制模块包括幅度滤波器和幅度PI控制模块；相位控制模块包括相位滤波器、相位PI控制模块和坐标旋转模块；

解调得到的幅度信号作为幅度滤波器的输入，幅度滤波器的输出与幅度PI控制模块的输入相连，幅度PI的输出为用于驱动的幅度信号，实现了幅度自增益控制功能；

解调得到的相位信号作为相位滤波器的输入，相位滤波器的输出与相位PI控制模块的输入相连，相位PI控制模块的输出作为坐标旋转模块的输入，坐标旋转模块的输出为用于驱动的相位信号，实现了锁相的功能；

坐标旋转模块的输出与幅度PI控制模块的输出作为输出调理模块的输入，输出调理模块实现幅度信号与相位信号的相乘，得到需要输出的控制信号。

4.如权利要求3所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：解调器模块由FIFO模块、延时器模块、相敏解调器模块组成，其中，FIFO模块的输入信号为旋坐标旋转模块的输出信号，FIFO模块的输出作为相敏解调算法模块的输入；延时器模块的触发输入信号由坐标旋转模块提供，其输出用于触发相敏解调算法模块，相敏解调器模块的输出分别作为幅度滤波器和相位滤波器的输入，A/D转换器的转换结果作为FIFO模块的输入。

5.如权利要求3所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：幅度滤波器和相位滤波器均为全数字FIR滤波器。

6.如权利要求3所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：幅度PI控制模块和相位PI控制模块均为增量式PI控制器，增量式PI控制器的PI控制算法为增量式PI控制算法，输入信号与参考信号相减求出误差信号e(n)，误差信号一方面与积分项系数KI相乘，得到积分项，一方面存入积分项寄存器中作为下一次计算的比例项的输入；比例项系数KP与前一次得到的误差项e(n-1)相乘，得到比例项，比例项与积分项相加得到增量项；增量项与前一次输出控制项U(n-1)相加得到最终需要输出的输出控制项U(n)。

7.如权利要求3所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：坐标旋转模块的坐标旋转算法用于跟踪相位，实现锁相环的功能，同时为解调器模块提供解调相乘项；坐标旋转模块采用多级流水线结构。

8.如权利要求7所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：在相位控制中的坐标旋转模块中使用初始相位比较器和四分圆映射器分别作为相位的初始控制和最终输出控制。

9.如权利要求2所述的基于坐标旋转法的双轴谐振式加速度计数字控制电路装置，其特征在于：双轴解耦硅微谐振式加速度计包括一个质量块、四组谐振器、四组检测电极及驱动电极，其中，四组谐振器分布在质量块的四周，四组检测电极和四组驱动电极分别与四组谐振器相连，用于检测驱动四组谐振器谐振状态，可同时敏感X、Y两个方向上的加速度输入信号；一组谐振器、一组检测电极和一组驱动电极构成一组检测电容，四组谐振器、四组检测电极和四组驱动电极构成了四组检测电容，每组检测电容对应一组闭环控制电路，闭环控制电路通过检测接口电路实现对电容信号的提取；

D/A转换电路的输入来自输出调理模块的输出，D/A转换电路完成数模转换后，其输出与驱动接口电路的输入相连，驱动接口电路将D/A的输出转换成需要加载在驱动电极上的信号。