CN103901226A - 三轴硅谐振式加速度计闭环驱动控制与频率检测电路 - Google Patents

Abstract

本发明公开一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，包含若干个方向上的加速度计驱动控制和频率检测电路，其中一个方向上的加速度计驱动控制和频率检测电路包括双轴硅微谐振式加速度计、第一接口放大电路、第二接口放大电路、第一幅度控制电路、第二幅度控制电路、第一相位控制电路、第二相位控制电路、第一调制控制电路、第二调制控制电路、信号频率检测电路。本发明与现有技术相比，该三轴硅微谐振式加速度计的闭环驱动控制与频率检测方法具有精度高、体积小、功耗低、易于集成、使用方便等优点。

Description

三轴硅谐振式加速度计闭环驱动控制与频率检测电路

技术领域

本发明涉及一种三轴硅微谐振式加速度计的闭环驱动控制与频率检测电路装置，属于微电子机械系统(Micro Electro Mechanical System)和微惯性器件测控技术领域。

背景技术

加速度计的发展始于20世纪60年代，如今已经广泛应用于航天、航海、武器导航等军事领域和汽车电子、机器人等民事领域，成为微惯性器件的一个重要研究方向。随着微机电技术的快速发展，硅微加速度计逐步成为国内外研究热点，其具有体积小、质量轻、精度高、功耗低、成本地等优点，能够满足大批量生产要求，广泛应用于军民领域。目前在国外，中等精度的硅微加速度计已经接近惯导水平，零偏稳定性达20μg，标度因数稳定性达到5×10^-5ppm。硅微谐振式加速度计除了具备上述微机械加速度计的优点之外，还具有直接数字信号输出的特点，在加速度计的集成化、数字化发展趋势中占据很大优势，吸引了众多科研机构出资出力研究。自1997年美国Draper实验室提出硅微谐振式加速度计(SOA)概念以来，其研制和产品化水平一直处于世界领先，其设计的新型SOA零偏稳定性已达190ng，标度因数稳定性达0.14ppm。国内的北京大学、清华大学、东南大学、中国物理工程研究院、南京理工大学等科研单位在谐振式加速度计研究方面也取得了众多成果。

随着市场需求的不断发展，高精度、高性能的三轴加速度产品成为迫切需求。在美国Analog Devices公司1998年推出第一款三轴加速度计ADX330以后，不断有更高性能的产品出现，产品更新换代迅速，主要出现了力平衡式、电容式、压阻式、压电式三轴加速度计。三轴硅微谐振式加速度计集成了谐振式加速度计精度高、数字输出，抗干扰能力强和三轴加速度计体积小、集成度高、安装误差小等优点，有着其他加速度计无法匹配的优点，具有非凡的意义和价值。本发明是针对由解耦双轴硅微谐振式加速度计(x轴和y轴)和垂直轴硅微谐振式加速度计(z轴)组成的三轴硅微谐振式加速度计，设计实现其驱动控制与频率检测电路装置。

发明内容

发明目的：本发明的目的在于提供一种具有闭环驱动反馈控制的三轴硅谐振式闭环驱动与频率检测电路装置。

技术方案：本发明所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，包含若干个方向上的加速度计驱动控制和频率检测电路，其中一个方向上的加速度计驱动控制和频率检测电路包括双轴硅微谐振式加速度计、第一接口放大电路、第二接口放大电路、第一幅度控制电路、第二幅度控制电路、第一相位控制电路、第二相位控制电路、第一调制控制电路、第二调制控制电路、信号频率检测电路，该双轴硅微谐振式加速度计的一路该方向上的输出信号传送至第一接口放大电路、第一接口放大电路将放大后的信号传送至第一相位控制电路和第一幅度控制电路，第一相位控制电路与第一幅度控制电路分别将相位控制信号和幅度控制信号传送至第一调制控制电路，第一调制控制电路生成驱动信号并传送至双轴微硅谐振式加速度计对应的驱动信号接口；该双轴硅微谐振式加速度计该方向上的另一路输出信号传送至第二接口放大电路、第二接口放大电路将放大后的信号传送至第二相位控制电路和第二幅度控制电路，第二相位控制电路与第二幅度控制电路分别将相位控制信号和幅度控制信号传送至第二调制控制电路，第二调制控制电路生成驱动信号传送至双轴微硅谐振式加速度计对应的驱动信号接口；其中第一相位控制电路和第二相位控制电路还分别传送信号至信号频率检测电路以测量该双轴硅微谐振式加速度计两路输出信号的频率差。

进一步地，信号频率检测电路是基于FPGA处理芯片实现的频率测量电路，采用等精度测频法，通过对时钟的上升沿和下降沿同时计数提高频率测量精度。

进一步地，第一接口放大电路包括第一接口检测电路和第一放大电路，所述双轴微谐振式加速度计的一路该方向上的输出信号至第一接口检测电路，第一接口检测电路输出信号至第一放大电路，经第一放大电路放大后的信号分别传送至第一相位控制电路和第一幅度控制电路；所述的第一相位控制电路包括第一移相电路、第一锁相环电路、第一带通滤波电路，经第一放大电路传送来的信号传输至第一移相电路、第一移相电路输出信号传送至第一锁相环电路，第一锁相环电路输出信号传送至信号频率检测电路和第一带通滤波电路，第一带通滤波电路再将信号传送至第一调制控制电路；第一幅度控制电路包括第一检波电路和第一幅度PI控制电路，由第一放大电路传送来的信号传送至第一检波电路，第一检波电路再输出信号传送至第一幅度PI控制电路，第一幅度PI控制电路再生成幅度控制信号传送至第一调制控制电路；第一调制线路包括第一乘法电路和第一驱动信号耦合电路，由第一幅度PI控制电路传输来的幅度控制信号和由第一带通滤波电路传输来的信号分别传送至第一乘法电路，第一乘法电路生成信号并传送至驱动信号耦合电路，驱动信号耦合电路生成驱动信号并传送至双轴微硅谐振式加速度计相对应的驱动信号接口；所述的第二接口放大电路包括第二接口检测电路和第二放大电路，所述双轴微谐振式加速度计的另一路该方向上的输出信号连接至第二接口检测电路，第二接口检测电路输出信号至第二放大电路，经第二放大电路放大后的信号分别传送至第二相位控制电路和第二幅度控制电路；所述的第二相位控制电路包括第二移相电路、第二锁相环电路、第二带通滤波电路，经第二放大电路传送来的信号传输至第二移相电路、第二移相电路输出信号传送至第二锁相环电路，第二锁相环电路输出信号传送至信号频率检测电路和第二带通滤波电路，第二带通滤波电路再将信号传送至第二调制控制电路；第二幅度控制电路包括第二检波电路和第二幅度PI控制电路，由第二放大电路传送来的信号传送至第二检波电路，第二检波电路再输出信号传送至第二幅度PI控制电路，第二幅度PI控制电路再生成幅度控制信号传送至第二调制控制电路；第二调制控制电路包括第二乘法电路和第二驱动信号耦合电路，由第二幅度PI控制电路传输来的幅度控制信号和由第二带通滤波电路传输来的信号分别传送至第二乘法电路，第二乘法电路生成信号并传送至驱动信号耦合电路，驱动信号耦合电路生成驱动信号并传送至双轴微硅谐振式加速度计相对应的驱动信号接口。

进一步地，该三轴硅微谐振式加速度计闭环驱动控制和频率检测电路包括三个方向上的加速度计驱动控制和频率检测电路，这三个方向中的任意两个方向之间相互垂直。

进一步地，第一驱动信号耦合电路与第二信号耦合电路结构相同，均包括运算放大器U1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电容C3、电容C4，该驱动信号耦合电路输入信号连接到电阻R1和电容C4，电阻R1的另一端连接到运算放大器U1的反相输入端，电阻R2的一端接到运算放大器U1的反相输入端，另一端接到运算放大器U1的输出端，运算放大器U1的同相输入端接地。电容C4另一端连接到电阻R3，电阻R3另一端与+5V直流电压相连；电阻R5一端与电阻R3连接，另一端接地；电容C3一端与运算放大器U1输出端连接，另一端与电阻R4连接，电阻R4另一端接到+5V直流电压；电阻R6一端与电阻R4连接，另一端接地。

进一步地，第一移相电路与第二移相电路结构相同，均包括运算放大器U2A、运算放大器U2B、运算放大器U2D、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电容C7、电容C8、电容C9、电容C10，该移相电路的输入信号连接到电阻R7，电阻R7的另一端连接到运算放大器U2D的反相输入端；电阻R8一端连接在运算放大器U2D的反相输入端，另一端连接到运算放大器U2D的输出端；运算放大器U2D的同向输入端接地；电阻R9一端连接到运算放大器U2D的输出端，另一端连接到运算放大器U2B的反相输入端；电容C7一端连接到运算放大器U2B的反相输入端，另一端连接到运算放大器U2B的输出端；运算放大器U2B的同相输入端接地；电阻R12一端连接到运算放大器U2B的输出端，另一端连接到运算放大器U2A的反相输入端；电阻R13和电容C10一端连接在运算放大器U2A的同向输入端，另一端接地；电容C9一端连接到运算放大器U2A的反相输入端，另一端连接到运算放大器U2A的输出端；电阻R10一端与电容C8连接，电阻R10另一端与运算放大器U2A输出端相连，电容C8另一端与运算放大器U2A反相输入端连接；电阻R11一端连接在运算放大器U2A的输出端，另一端连接在运算放大器U2D的反相输入端。

进一步地，第一接口检测电路与第二接口检测电路结构相同，均包括运算放大器U4、可变电容C11、可变电容C12、环形二极管U3、电容C13、电容C14；环形二极管U3包括二极管M1、二极管M2、二极管M3、二极管M4；该接口检测电路的输入信号连接至可变电容C11和可变电容C12的一端，可变电容C11另一端接在环形二极管U3的管脚1，可变电容C12的另一端接在环形二极管U3的管脚3；环形二极管U3中的二极管M1的“-”端与M2的“+”端与管脚1连接，二极管M2的“-”端与二极管M3的“+”端与管脚2连接，二极管M3的“-”端与二极管M4的“+”端与管脚3连接，二极管M4的“-”端与M1的“+”端与管脚4连接；运算放大器U4的同相输入端和电容C14的一端同时连接到环形二极管U3的管脚4，电容C14的另一端接地；运算放大器U4的反相输入端和电容C13的一端同时连接到环形二极管U4的管脚2，电容C13的另一端接地。

本发明与现有技术相比，其有益效果是：(1)该三轴硅微谐振式加速度计闭环驱动控制和频率检测电路具有精度高、体积小、功耗低、易于集成、使用方便等优点；(2)该方法同时对三个方向上的加速度信息进行实时检测，弥补了单轴或双轴谐振式加速度只能测量单方向或两个方向加速度信息的缺陷，满足了现代航空、制导、汽车电子对三轴高精度加速度计的要求，有效解决了多套驱动检测电路难以集成在一起等一系列问题；(3)该电路装置对三个方向分别实现独立的闭环控制，使其互相不受影响，确保三个轴向的耦合降到最低，结构明了，方便调试。(4)信号频率检测中利用低功耗、逻辑资源丰富、运算速度快的FPGA芯片作为处理器，通过对频率信号的上升沿和下降沿同时计数，实现六组信号频率测量，使最终测量误差减小一半，同时能将测量频率信号输送到上位机，便于数据查看分析。

附图说明

图1是本发明的三轴硅微谐振式加速度计闭环驱动控制与频率检测原理框图；

图2是本发明的单独一轴闭环驱动控制电路详细原理框图；

图3是本发明的频率检测原理图；

图4是本发明的移相电路电路图；

图5是本发明的驱动信号耦合电路电路图；

图6是本发明的信号接口检测电路电路图。

具体实施方式

下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。

实施例：

如附图1所示，本实施例的三轴硅谐振式加速度计闭环驱动控制与频率检测电路，包含三方向上的加速度计驱动控制和频率检测电路，且这三个方向中的任意两个方向之间相互垂直。

本实施例中，三个方向上的加速度计驱动控制和频率检测电路中的加速度计集成在了三轴硅微谐振式加速度计敏感结构100中。除加速度计结构外的三个方向上的加速度计驱动控制和频率检测电路部分依次命名为，不含加速度计的x方向上的加速度计驱动控制和频率检测电路200、不含加速度计的y方向上的加速度计驱动控制和频率检测电路300、不含加速度计的z方向上的加速度计驱动控制和频率检测电路400。三个方向上的不含加速度计的加速度驱动控制和频率检测电路结构相同。

三轴硅微谐振式加速度计敏感结构100由解耦的双轴硅微谐振式加速度计1和垂直轴硅微谐振式加速度计2组成，如此设计的三个方向上的加速度计结构是为了制造上的便利，实践中也可以单独分立设置三个方向上的加速度计而不影响本发明的实现。解耦的双轴硅微谐振式加速度计1用于测量平面内x方向和y方向的加速度，垂直轴硅微谐振式加速度计2用于测量垂直平面内z方向的加速度。

解耦双轴硅微谐振式加速度计1与其周围的敏感电极S1、敏感电极S2、敏感电极S3、敏感电极S4构成检测电容为该加速度计的输出信号接口，同时解耦双轴硅微谐振式加速度计1与其周围的驱动电极D1、驱动电极D2、驱动电极D3、驱动电极D4构成驱动电容为该加速度计的驱动信号接口。在解耦的双轴硅微谐振式加速度计电路中，四路电容敏感信号经过敏感电极S1、敏感电极S2、敏感电极S3、敏感电极S4分别连接到第一接口放大电路3、第二接口放大电路4、第一接口放大电路10、第二接口放大电路11的输入端进行检测信号提取和放大；接着第一接口放大电路3、第二接口放大电路4、第一接口放大电路10、第二接口放大电路11的输出端分别连接到第一相位控制电路5、第二相位控制电路6、第一相位控制电路13、第二相位控制电路14的输入端进行相位调整，同时第一接口放大电路3、第二接口放大电路4、第一接口放大电路10、第二接口放大电路11的输出端分别连接到第一幅度控制电路7、第二幅度控制电路8、第一幅度控制电路12、第二幅度控制电路15的输入端进行幅度提取和控制；然后第一幅度控制电路7、第二幅度控制电路8、第一幅度控制电路12、第二幅度控制电路15和第一相位控制电路5、第二相位控制电路6、第一相位控制电路13、第二相位控制电路14的输出端分别连接到第一调制控制电路24、第二调制控制电路25、第一调制控制电路28、第二调制控制电路29的两个输入端；最后第一调制控制电路24、第二调制控制电路25、第一调制控制电路28、第二调制控制电路29的输出端分别连接到驱动电极D1、驱动电极D2、驱动电极D3、驱动电极D4，实现四路谐振闭环驱动控制电路。

垂直轴硅微谐振式加速度计2与其周围的敏感电极S5、敏感电极S6构成检测电容，为该方向上的输出信号接口，同时垂直轴硅微谐振式加速度计2与其周围的驱动电极D5、驱动电极D6构成驱动电容，为该方向上的该加速度计的驱动信号接口。类似情况，在垂直轴硅微谐振式加速度计电路中，两路电容敏感信号经过敏感电极S5、敏感电极S6分别连接到第一信号接口放大电路17、第二信号接口放大电路18的输入端进行检测信号提取和放大；接着第一信号接口放大电路17、第二信号接口放大电路18的输出端分别连接到第一相位控制电路20、第二相位控制电路21的输入端进行相位调整，同时第一信号接口放大电路17、第二信号接口放大电路18的输出端分别连接到第一幅度控制电路19、第二幅度控制电路22的输入端进行幅度提取和控制；然后第一幅度控制电路19、第二幅度控制电路22和第一相位控制电路20、第二相位控制电路21的输出端分别连接到第一调制控制电路26、第二调制控制电路27的两个输入端；最后第一调制控制电路26、第二调制控制电路27的输出端分别连接到驱动电极D5、驱动电机D6，实现两路谐振闭环驱动控制电路。

基于FPGA平台的频率测量电路由频率测量电路9、16、23组成，共同集成在一块FPGA芯片中，第一相位控制电路5和第二相位控制电路与6的输出端均连接到频率信号测量电路9的输入端进行信号频率测量。类似，第一相位控制电路13、第二相位控制电路14的输出端连接到频率信号测量电路16的输入端进行信号频率测量，第一相位控制电路20、第二相位控制电路21的输出端连接到频率信号测量电路23的输入端进行信号频率测量。

结合图2，本实施例中对x方向上的加速度计驱动控制和频率检测电路包括谐振器1-1、谐振器1-2、驱动电极D1、驱动电极D2和敏感电极S1、敏感电极S2，及其外围控制电路。谐振器1-1、谐振器1-2与驱动电极D1、驱动电极D2构成驱动电容，谐振器1-1、谐振器1-2与敏感电极S1、敏感电极S2构成敏感电容。载波信号48由10M晶振产生恒定调制信号源，将两路电容敏感信号调制，经过敏感电极S1、敏感电极S2分别连接到第一接口检测电路30、第二接口检测电路39的输入端实现信号检测，第一接口检测电路30、第二接口检测电路39的输出端分别连接到第一放大电路31、第二放大电路40的输入端实现信号放大，第一接口检测电路30、第二接口检测电路39和第一放大电路31、第二放大电路40分别构成了第一接口放大电路3、第二接口放大电路4；接着第一放大电路31、第二放大电路40的输出端分别连接到第一移相电路32、第二移相电路41的输入端实现移相功能，完成相位匹配，第一移相电路32、第二移相电路41的输出端分别连接到第一锁相环电路33、第二锁相环电路42的输入端实现频率和相位的跟踪功能，第一锁相环电路33、第二锁相环电路42的输出端分别连接到第一带通滤波电路34、第二带通滤波电路43的输入端实现方波信号到正弦波信号变换，第一移相电路32、第一锁相环电路33和第一带通滤波电路34构成了第一相位控制电路5，第二移相电路41、第二锁相环电路42和第二带通滤波电路43构成了第二相位控制电路6；同时第一放大电路31、第二放大电路40的输出端分别连接到第一检波电路35、第二检波电路44的输入端实现信号幅度提取，第一检波电路35、第二检波电路44的输出端分别连接到第一幅度PI控制电路36、第二幅度PI控制电路45的输入端实现幅度控制，第一检波电路35和第一幅度PI控制电路36构成了第一幅度控制电路7，第二检波电路44和第二幅度PI控制电路45构成了第二幅度控制电路8；然后第一幅度PI控制电路36的输出端和第一带通滤波电路34的输出端分别连接到第一乘法电路37的两个输入端实现信号相乘，然后第二幅度PI控制电路45的输出端和第二带通滤波电路43的输出端分别连接到第二乘法电路46的两个输入端实现信号相乘。第一乘法电路37、第二乘法电路46的输出端分别连接到第一驱动信号耦合电路38、第二驱动信号耦合电路47的输入端实现交直流信号耦合，第一乘法电路37和第一驱动信号耦合电路38构成了第一调制控制电路28，第二乘法电路46和第二驱动信号耦合电路47构成了第二调制控制电路29；最后第一驱动信号耦合电路38、第二驱动信号耦合电路47的输出端分别连接到驱动电极D1、驱动电极D2实现闭环驱动。第一锁相环电路33和第二锁相环电路42的输出端均连接到频率信号测量电路9的输入端进行信号频率测量。

结合图3，在基于FPGA信号频率测量模块中，利用等精度测频法测量信号频率，在被测信号(T)上升沿时刻t1和时刻t5之间产生实际闸门信号(G)，使得同步闸门时间是被测信号(T)周期的整数倍，这样在闸门时间内对被测信号(T)的脉冲进行计数不存在误差，因此最终频率测量误差仅仅取决于标准计数时钟，而与被测信号没有关系，测频范围非常宽，可以通过增大标准计数时钟周期或者增加闸门时间来将误差减小到可允许的范围内。为了进一步减小计数误差，对被测信号(T)和标准时钟信号(CLK)均采用上升沿和下降沿同时计数的方式。G1和G1_DLY结合用于决定对标准时钟(CLK)计数的启动和结束时间，在时刻t2，标准时钟(CLK)下降沿到来，同时检测到实际闸门(G)出现上升沿，启动标准时钟(CLK)的下降沿计数；在时刻t6，标准时钟(CLK)下降沿到来，同时检测到实际闸门(G)出现下降沿，结束标准时钟(CLK)的下降沿计数，标准时钟(CLK)的下降沿计数值计为TC1。在时刻t3，标准时钟(CLK)上升沿到来，同时检测到实际闸门(G)出现上升沿，启动标准时钟(CLK)的上升沿计数；在时刻t7，标准时钟(CLK)上升沿到来，同时检测到实际闸门(G)出现下降沿，结束标准时钟(CLK)的上升沿计数，标准时钟(CLK)的上升沿计数值计为TC2。G2和G结合用于决定对被测信号(T)计数的启动和结束时间。在时刻t3，被测信号(T)的下降沿到来，同时检测到实际闸门(G)出现上升沿，启动被测信号(T)的下降沿计数；在时刻t6，被测信号(T)的下降沿到来，同时检测到实际闸门(G)出现下降沿，结束被测信号(T)的下降沿计数，被测信号(T)的下降沿计数值计为TF1。在时刻t4，被测信号(T)的上升沿到来，同时检测到实际闸门(G)出现上升沿，启动被测信号(T)的上升沿计数；在时刻t8，被测信号(T)的上升沿到来，同时检测到实际闸门(G)出现下降沿，结束被测信号(T)的上升沿计数，被测信号(T)的上升沿计数值计为TF2。至此，可以得出被测信号的频率为：

$f=\frac{(\mathrm{TF}1+\mathrm{TF}2)f_{\mathrm{clk}}}{\mathrm{TC}1+\mathrm{TC}2}$

其中f_clk是标准时钟信号的频率。

本实施例中第一驱动信号耦合电路38与第二驱动信号耦合电路47结构相同，电路图如图4所示，在闭环驱动控制电路中，乘法电路的输出信号连接到驱动信号耦合电路的输入端mul，驱动信号耦合电路的输入端mul同时连接到电阻R1和电容C4，电阻R1的另一端连接到运算放大器U1的反相输入端，电阻R2的一端接到运算放大器U1的反相输入端，另一端接到运算放大器U1的输出端，运算放大器U1的同相输入端接地。电容C4另一端连接到电阻R3，电阻R3另一端与+5V直流电压相连，电阻R5一端与电阻R3连接，另一端接地，电容C3一端与运算放大器U1输出端连接，另一端与电阻R4连接，电阻R4另一端接到+5V直流电压，电阻R6一端与电阻R4连接，另一端接地。乘法器输出信号经过这样一系列处理后构成一对相位相反、带有直流耦合的差分驱动信号D1+和D1+施加给驱动电极实现闭环控制。

本实施例第一移相电路32与第二移相电路41结构相同，电路图如图4所示，为利用深度负反馈实现较宽频率范围内的精密90°移相电路，用于谐振式加速度计的闭环驱动回路中的相位匹配。输入信号Uo连接到电阻R7，电阻R7的另一端连接到运算放大器U2D的反相输入端，电阻R8一端连接在运算放大器U2D的反相输入端，另一端连接到运算放大器U2D的输出端，运算放大器U2D的同向输入端接地。电阻R9一端连接到运算放大器U2D的输出端，另一端连接到运算放大器U2B的反相输入端，电容C7一端连接到运算放大器U2B的反相输入端，另一端连接到运算放大器U2B的输出端，构成一个积分器实现90°相移，运算放大器U2B的同相输入端接地。电阻R12一端连接到运算放大器U2B的输出端，另一端连接到运算放大器U2A的反相输入端，电阻R13和电容C10一端连接在运算放大器U2A的同向输入端，另一端接地，电容C9一端连接到运算放大器U2A的反相输入端，另一端连接到运算放大器U2A的输出端，电阻R10一端与电容C8连接，电阻R10另一端与运算放大器U2A输出端相连，电容C8另一端与运算放大器U2A反相输入端连接，电阻R11一端连接在运算放大器U2A的输出端，另一端连接在运算放大器U2D的反相输入端，运算放大器U2A与电阻R12、电阻R10、电容C9、电容C8共同构成负反馈网络。运算放大器U2B输出端输出与输入信号Uo相位差为90°的信号Uout。

本实施例第一信号接口检测电路30与第二信号接口检测电路39结构相同，电路图如图6所示，为该发明的信号接口检测电路，载波信号Vs同时施加在可变电容C11和可变电容C12的一端，可变电容C11另一端接在环形二极管U3的管脚1，可变电容C12的另一端接在环形二极管U3的管脚3。环形二极管U3的M1的“-”端与M2的“+”端与管脚1连接，M2的“-”端与M3的“+”端与管脚2连接，M3的“-”端与M4的“+”端与管脚3连接，M4的“-”端与M1的“+”端与管脚4连接。运算放大器U4的同相输入端和电容C14的一端同时连接到环形二极管U3的管脚4，电容C14的另一端接地；运算放大器U4的反相输入端和电容C13的一端同时连接到环形二极管U4的管脚2，电容C13的另一端连接到地。接运算放大器的输出端输出接口检测信号Us。

如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (7)

1.一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，包含若干个加速度计驱动控制和频率检测电路，所述加速度计驱动控制和频率检测电路包括双轴硅微谐振式加速度计、第一接口放大电路(3)、第二接口放大电路(4)、第一幅度控制电路(7)、第二幅度控制电路(8)、第一相位控制电路(5)、第二相位控制电路(6)、第一调制控制电路(28)、第二调制控制电路(29)、信号频率检测电路(9)，该双轴硅微谐振式加速度计的一路输出信号传送至第一接口放大电路(3)、第一接口放大电路(3)将放大后的信号传送至第一相位控制电路(5)和第一幅度控制电路(7)，第一相位控制电路(5)与第一幅度控制电路(7)分别将相位控制信号和幅度控制信号传送至第一调制控制电路(28)，第一调制控制电路(28)生成驱动信号并传送至双轴微硅谐振式加速度计对应的驱动信号接口；该双轴硅微谐振式加速度计第二路输出信号传送至第二接口放大电路(4)、第二接口放大电路(4)将放大后的信号传送至第二相位控制电路(6)和第二幅度控制电路(8)，第二相位控制电路(6)与第二幅度控制电路(8)分别将相位控制信号和幅度控制信号传送至第二调制控制电路(29)，第二调制控制电路(29)生成驱动信号传送至双轴微硅谐振式加速度计对应的驱动信号接口；其中第一相位控制电路(5)和第二相位控制电路(6)还分别传送信号至信号频率检测电路(9)以测量该双轴硅微谐振式加速度计两路输出信号的频率差。

2.根据权利要求1所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，所述的信号频率检测电路(9)是基于FPGA处理芯片实现的频率测量电路，采用等精度测频法，对时钟的上升沿和下降沿同时计数。

3.根据权利要求1所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，所述的第一接口放大电路(3)包括第一接口检测电路(30)和第一放大电路(31)，所述双轴微谐振式加速度计的第一路输出信号至第一接口检测电路(30)，第一接口检测电路(30)输出信号至第一放大电路(31)，经第一放大电路(31)放大后的信号分别传送至第一相位控制电路(5)和第一幅度控制电路(7)；所述的第一相位控制电路(5)包括第一移相电路(32)、第一锁相环电路(33)、第一带通滤波电路(34)，经第一放大电路(31)传送来的信号传输至第一移相电路(32)、第一移相电路(32)输出信号传送至第一锁相环电路(33)，第一锁相环电路(33)输出信号传送至信号频率检测电路(9)和第一带通滤波电路(34)，第一带通滤波电路(34)再将信号传送至第一调制控制电路(28)；第一幅度控制电路(7)包括第一检波电路(35)和第一幅度PI控制电路(36)，由第一放大电路(31)传送来的信号传送至第一检波电路(35)，第一检波电路(35)再输出信号传送至第一幅度PI控制电路(36)，第一幅度PI控制电路(36)再生成幅度控制信号传送至第一调制控制电路(28)；第一调制线路(28)包括第一乘法电路(37)和第一驱动信号耦合电路(38)，由第一幅度PI控制电路(36)传输来的幅度控制信号和由第一带通滤波电路(34)传输来的信号分别传送至第一乘法电路(37)，第一乘法电路(37)生成信号并传送至驱动信号耦合电路(38)，驱动信号耦合电路(38)生成驱动信号并传送至双轴微硅谐振式加速度计相对应的驱动信号接口；所述的第二接口放大电路(4)包括第二接口检测电路(39)和第二放大电路(40)，所述双轴微谐振式加速度计的另一路该方向上的输出信号连接至第二接口检测电路(39)，第二接口检测电路(39)输出信号至第二放大电路(40)，经第二放大电路(40)放大后的信号分别传送至第二相位控制电路(41)和第二幅度控制电路(8)；所述的第二相位控制电路(6)包括第二移相电路(41)、第二锁相环电路(42)、第二带通滤波电路(43)，经第二放大电路(40)传送来的信号传输至第二移相电路(41)、第二移相电路(41)输出信号传送至第二锁相环电路(42)，第二锁相环电路(42)输出信号传送至信号频率检测电路(9)和第二带通滤波电路(43)，第二带通滤波电路(43)再将信号传送至第二调制控制电路(29)；第二幅度控制电路(8)包括第二检波电路(44)和第二幅度PI控制电路(45)，由第二放大电路(40)传送来的信号传送至第二检波电路(44)，第二检波电路(44)再输出信号传送至第二幅度PI控制电路(45)，第二幅度PI控制电路(45)再生成幅度控制信号传送至第二调制控制电路(29)；第二调制控制电路(29)包括第二乘法电路(46)和第二驱动信号耦合电路(47)，由第二幅度PI控制电路(45)传输来的幅度控制信号和由第二带通滤波电路(43)传输来的信号分别传送至第二乘法电路(46)，第二乘法电路(46)生成信号并传送至驱动信号耦合电路(47)，驱动信号耦合电路(47)生成驱动信号并传送至双轴微硅谐振式加速度计相对应的驱动信号接口。

4.根据权利要求1所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，包括三个方向上的加速度计驱动控制和频率检测电路，这三个方向中的任意两个方向之间相互垂直。

5.根据权利要求3所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，所述的第一驱动信号耦合电路与第二信号耦合电路结构相同，均包括运算放大器(U1)、电阻(R1)、电阻(R2)、电阻(R3)、电阻(R4)、电阻(R5)、电阻(R6)、电容(C3)、电容(C4)，该驱动信号耦合电路输入信号连接到电阻(R1)和电容(C4)，电阻(R1)的另一端连接到运算放大器(U1)的反相输入端，电阻(R2)的一端接到运算放大器U1的反相输入端，另一端接到运算放大器U1的输出端，运算放大器(U1)的同相输入端接地。电容(C4)另一端连接到电阻(R3)，电阻(R3)另一端与+5V直流电压相连；电阻(R5)一端与电阻(R3)连接，另一端接地；电容(C3)一端与运算放大器(U1)输出端连接，另一端与电阻(R4)连接，电阻(R4)另一端接到+5V直流电压；电阻(R6)一端与电阻(R4)连接，另一端接地。

6.根据权利要求3所述的一种硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，所述的第一移相电路与第二移相电路结构相同，均包括运算放大器(U2A)、运算放大器(U2B)、运算放大器(U2D)、电阻(R7)、电阻(R8)、电阻(R9)、电阻(R10)、电阻(R11)、电阻(R12)、电阻(R13)、电容(C7)、电容(C8)、电容(C9)、电容(C10)，该移相电路的输入信号连接到电阻(R7)，电阻(R7)的另一端连接到运算放大器(U2D)的反相输入端；电阻(R8)一端连接在运算放大器(U2D)的反相输入端，另一端连接到运算放大器(U2D)的输出端；运算放大器(U2D)的同向输入端接地；电阻(R9)一端连接到运算放大器(U2D)的输出端，另一端连接到运算放大器(U2B)的反相输入端；电容(C7)一端连接到运算放大器(U2B)的反相输入端，另一端连接到运算放大器(U2B)的输出端；运算放大器(U2B)的同相输入端接地；电阻(R12)一端连接到运算放大器(U2B)的输出端，另一端连接到运算放大器(U2A)的反相输入端；电阻(R13)和电容(C10)一端连接在运算放大器(U2A)的同向输入端，另一端接地；电容(C9)一端连接到运算放大器(U2A)的反相输入端，另一端连接到运算放大器(U2A)的输出端；电阻(R10)一端与电容(C8)连接，电阻(R10)另一端与运算放大器(U2A)输出端相连，电容(C8)另一端与运算放大器(U2A)反相输入端连接；电阻(R11)一端连接在运算放大器(U2A)的输出端，另一端连接在运算放大器(U2D)的反相输入端。

7.根据权利要求3所述的一种三轴硅微谐振式加速度计闭环驱动控制和频率检测电路，其特征在于，所述的第一接口检测电路(30)与第二接口检测电路(39)结构相同，均包括运算放大器U4、可变电容C11、可变电容C12、环形二极管U3、电容C13、电容C14；环形二极管U3包括二极管M1、二极管M2、二极管M3、二极管M4；该接口检测电路的输入信号连接至可变电容C11和可变电容C12的一端，可变电容C11另一端接在环形二极管U3的管脚1，可变电容C12的另一端接在环形二极管U3的管脚3；环形二极管U3中的二极管M1的负极与M2的正极与管脚1连接，二极管M2的“-”端与二极管M3的“+”端与管脚2连接，二极管M3的“-”端与二极管M4的“+”端与管脚3连接，二极管M4的“-”端与M1的“+”端与管脚4连接；运算放大器U4的同相输入端和电容C14的一端同时连接到环形二极管U3的管脚4，电容C14的另一端接地；运算放大器U4的反相输入端和电容C13的一端同时连接到环形二极管U4的管脚2，电容C13的另一端接地。

Images