CN106024648A - 一种分立器件芯片正面及侧壁钝化方法 - Google Patents
一种分立器件芯片正面及侧壁钝化方法 Download PDFInfo
- Publication number
- CN106024648A CN106024648A CN201610422021.1A CN201610422021A CN106024648A CN 106024648 A CN106024648 A CN 106024648A CN 201610422021 A CN201610422021 A CN 201610422021A CN 106024648 A CN106024648 A CN 106024648A
- Authority
- CN
- China
- Prior art keywords
- discrete device
- chip
- front side
- side wall
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 10
- 238000007650 screen-printing Methods 0.000 claims abstract description 9
- 238000005507 spraying Methods 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 57
- 239000010410 layer Substances 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 8
- 238000007711 solidification Methods 0.000 claims description 7
- 230000008023 solidification Effects 0.000 claims description 7
- 238000013007 heat curing Methods 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 241001133184 Colletotrichum agaves Species 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000013461 design Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 9
- 238000003848 UV Light-Curing Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000001029 thermal curing Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000033001 locomotion Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种分立器件芯片正面及侧壁钝化方法，包括：步骤1），提供芯片晶圆，对芯片晶圆进行切割形成多个切割道；步骤2），提供一网版，所述网版具有与芯片晶圆切割道图形相匹配的开孔，将所述网版与芯片晶圆进行对准固定；步骤3），基于所述网版将钝化材料穿过所述开孔后附着于所述切割道的侧壁上。本发明采用阻焊油墨喷涂技术，结合网版图形设计制作，通过UV固化、热固化等方法，实现分立器件芯片特别是对SBD产品的正面及侧壁钝化保护，防止芯片在裸芯片封装引线焊接时，因淌料而导致的短路，较好实现电子芯片侧壁保护，本方法与传统的分立器件(discrete device)制造工艺相比，具有价格低廉、工艺稳定、性能优良可靠、制造周期短、设计灵活等特点。
Description
技术领域
本发明涉及一种芯片的钝化方法，属于半导体制造领域，特别是涉及一种分立器件芯片正面及侧壁钝化方法。
背景技术
随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。
肖特基势垒二极管(SBD)一般是以肖特基金属(钛、镍、钴、铬、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的金属中扩散。显然，金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体→金属。但在该电场作用之下，金属中的电子也会产生从金属→N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。肖特基二极管是一种低功耗、超高速半导体器件。最显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降低。其多用作高频、低压、大电流整流二极管、续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用。在通信、电源、变频器、太阳能接线盒等中比较常见。
如今，分立器件芯片，特别是SBD产品在裸芯片封装(如模块封装)在引线焊接(wire bond)时，存在因正面焊料从阳极沿侧壁淌下，流淌到阴极，从而导致器件短路(short)的问题，同时，器件侧壁裸露在外，也会降低器件的可靠性。针对阳极淌料造成短路的问题，传统分立器件(discrete device)表面钝化技术是通过增加一道钝化层(Passivation Layer)，达到正面保护，防止其发生，但是增加一道钝化层势必需要增加薄膜生长、光刻、蚀刻、清洗等半导体工序，如此会带来SBD制造成本和制造周期的增加，而针对芯片侧壁钝化保护则越是缺乏相应手段。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分立器件芯片正面及侧壁钝化方法，用于解决现有技术中芯片钝化制造成本较高和制造周期的较长的问题。
为实现上述目的及其他相关目的，本发明提供一种分立器件芯片正面及侧壁钝化方法，所述钝化方法包括步骤：步骤1)，提供芯片晶圆，对芯片晶圆进行切割形成多个切割道；步骤2)，提供一网版，所述网版具有与芯片晶圆切割道以及/或需钝化保护的区域的图形相匹配的开孔，将所述网版与芯片晶圆进行对准固定；步骤3)，基于所述网版将钝化材料穿过所述开孔后附着于所述切割道的侧壁以及/或需钝化保护的区域上。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，所述网版于芯片晶圆正面欲制备钝化层的位置具有开孔，步骤3)同时于所述欲制备钝化层的位置附着钝化材料。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，步骤1)在切割前还包括步骤：将所述芯片晶圆背面粘合于一粘合层上。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，所述切割道为将芯片晶圆完全贯穿或者保留有部分衬底彼此相连。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，步骤1)中，采用划片刀对所述芯片晶圆进行机械切割形成多个切割道。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，所述网版的材料包括具有一定强度且准确图形的物理化学性质稳定的金属材料、聚合物及无机物中的一种或两种以上的叠层。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，所述钝化材料选用为油墨，采用喷涂工艺或丝网印刷工艺将所述油墨附着于所述切割道以及/或需钝化保护的区域上。
优选地，所述油墨包括PCB板电路阻焊油墨。
优选地，采用UV固化或热固化工艺或其它化学反应方法固化所述油墨，形成钝化层。
作为本发明的分立器件芯片正面及侧壁钝化方法的一种优选方案，所述分立器件包括肖特基势垒二极管或其它的分立器件。
如上所述，本发明的分立器件芯片正面及侧壁钝化方法，具有以下有益效果：本发明采用阻焊油墨喷涂技术，结合网版图形设计制作，通过UV固化、热固化或者其他化学反应方法，实现分立器件芯片特别是对SBD产品的正面及侧壁钝化保护，从而防止芯片在裸芯片封装(如模块封装)在引线焊接(wire bond)时，因淌料而导致的短路，也可较好实现电子芯片chip侧壁保护，本方法与传统的分立器件(discrete device)制造工艺相比，具有价格低廉、工艺稳定、性能优良可靠、制造周期短、设计灵活等特点。
附图说明
图1～图7分别显示为本发明的分立器件芯片正面及侧壁钝化方法各个步骤所呈现的结构示意图。
元件标号说明
101 芯片晶圆
102 粘合层
103 划片刀
104 切割道
105 网版
106 开孔
107 钝化材料
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图7所示，本实施例提供一种分立器件芯片正面及侧壁钝化方法，所述钝化方法包括步骤：
如图1～图2所示，首先进行步骤1)，提供芯片晶圆101，对芯片晶圆101进行切割形成多个切割道104。
作为示例，所述分立器件包括肖特基势垒二极管，即所述芯片晶圆101为包含有多个肖特基势垒二极管芯片的晶圆。
作为示例，在切割前还包括步骤：将所述芯片晶圆101背面粘合于一粘合层102上，具体地，所述粘合层102可以选用为蓝膜、绷带等。
作为示例，采用划片刀103对所述芯片晶圆101进行机械切割形成多个切割道104。所述切割道104可以将芯片晶圆101完全贯穿或者保留有部分衬底彼此相连。
具体地，先将芯片晶圆101粘合于一绷带上，然后进行正常划片(die saw)，即划片刀103将晶圆全部切透,使芯片彼此划开,或者不完全切透，即只下切部分深度(划片刀103的下刀深度可根据实际需要调整)，使得芯片晶圆101底部仍然有部分衬底彼此相连；所述切割道104的宽度可以根据需要选择不同宽度的画片刀来进行调整，以满足不同的工艺或器件性能需求。
如图3所示，然后进行步骤2)，提供一网版105，所述网版105具有与芯片晶圆101切割道104图形相匹配的开孔106，将所述网版105与芯片晶圆101进行对准固定；
作为示例，所述网版105的材料包括具有一定强度且准确图形的物理化学性质稳定的金属材料、聚合物及无机物中的一种或两种以上的叠层。在本实施例中，所述网版105的材料选用为不锈钢(SUS)。
如图3所示，在本实施例中，所述网版105固定后与晶圆为完全接触，保证后续喷涂或丝网印刷工艺制作钝化层的材料不会对器件其它部位造成影响，提高产品的性能。当然，在其它的实施过程中，也可以依据需求改变所述网版105的设置高度，使所述网版105于芯片晶圆101之间具有一定的距离，并不限于此处所列举的示例。
如图4～图6所示，接着进行步骤3)，基于所述网版105将钝化材料107穿过所述开孔106后附着于所述切割道104的侧壁上。
作为示例，所述钝化材料107选用为油墨，采用喷涂工艺或丝网印刷工艺将所述油墨附着于所述切割道104上。优选地，所述油墨包括PCB板电路阻焊油墨。优选地，采用UV固化或热固化工艺固化所述油墨，形成钝化层。
具体地，以油墨，如PCB板电路阻焊油墨或者其他类似的具有较好附着、绝缘，疏焊剂性的油墨作为原料，利用喷涂技术，或者丝网印刷技术，之后通过UV固化(如图6a所示)或者热固化(如图6b所示)或其它的化学反应方法等相关固化工艺得到针对不同产品设计的表面侧壁钝化层。
如图7所示，最后进行步骤4)，依据所述切割道将芯片晶圆进行裂片，将切割好的带有侧壁钝化层的芯片贴装于支撑衬底上，并采用引线焊接工艺实现所述芯片的电性引出。
由于本发明利用阻焊油墨喷涂技术，结合网版105图形设计制作，通过UV固化得到了针对不同产品设计的侧壁钝化的工艺，避免了在裸芯片封装(如模块封装)在引线焊接(wire bond)时，存在因正面焊料从阳极沿侧壁淌下，流淌到阴极，从而导致器件短路(short)的问题。本发明的方法和传统的IC制造工艺相比，具有价格低廉、工艺稳定、性能优良可靠、制造周期短、设计灵活等特点。
实施例2
本实施例提供一种分立器件芯片正面及侧壁钝化方法，其基本步骤如实施例1，与实施例1的不同之处在于：所述网版105于芯片晶圆101正面欲制备钝化层的位置具有开孔106，步骤3)同时于所述欲制备钝化层的位置附着钝化材料107。
可见，本发明的分立器件芯片正面及侧壁钝化方法不仅仅适用于芯片的侧壁钝化层制作，而且还适用于芯片正面或者其他部位的钝化层制作，简化芯片正面钝化层的制作流程。本发明具有较广泛的适用范围，在半导体制造领域具有较广泛的应用前景。
如上所述，本发明的分立器件芯片正面及侧壁钝化方法，具有以下有益效果：本发明采用阻焊油墨喷涂技术，结合网版105图形设计制作，通过UV固化、热固化或者其他化学反应方法，提供分立器件芯片特别是对SBD产品的正面及侧壁钝化保护方法，从而防止芯片在裸芯片封装(如模块封装)wire bond时，因淌料而导致的短路，也可较好实现电子芯片chip侧壁保护，本方法与传统的分立器件(discrete device)制造工艺相比，具有价格低廉、工艺稳定、性能优良可靠、制造周期短、设计灵活等特点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种分立器件芯片正面及侧壁钝化方法，其特征在于，所述钝化方法包括步骤：
步骤1)，提供芯片晶圆，对芯片晶圆进行切割形成多个切割道；
步骤2)，提供一网版，所述网版具有与芯片晶圆切割道以及/或需钝化保护的区域的图形相匹配的开孔，将所述网版与芯片晶圆进行对准固定；
步骤3)，基于所述网版将钝化材料穿过所述开孔后附着于所述切割道的侧壁以及/或需钝化保护的区域上。
2.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述网版于芯片晶圆正面欲制备钝化层的位置具有开孔，步骤3)同时于所述欲制备钝化层的位置附着钝化材料。
3.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：步骤1)在切割前还包括步骤：将所述芯片晶圆背面粘合于一粘合层上。
4.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述切割道为将芯片晶圆完全贯穿或者保留有部分衬底彼此相连。
5.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：步骤1)中，采用划片刀对所述芯片晶圆进行机械切割形成多个切割道。
6.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述网版的材料包括具有一定强度且准确图形的物理化学性质稳定的金属材料、聚合物及无机物中的一种或两种以上的叠层。
7.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述钝化材料选用为油墨，采用喷涂工艺或丝网印刷工艺将所述油墨附着于所述切割道以及/或需钝化保护的区域上。
8.根据权利要求7所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述油墨包括PCB板电路阻焊油墨。
9.根据权利要求7所述的分立器件芯片正面及侧壁钝化方法，其特征在于：采用UV固化或热固化工艺固化，形成钝化层。
10.根据权利要求1所述的分立器件芯片正面及侧壁钝化方法，其特征在于：所述分立器件包括肖特基势垒二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610422021.1A CN106024648B (zh) | 2016-06-15 | 2016-06-15 | 一种分立器件芯片正面及侧壁钝化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610422021.1A CN106024648B (zh) | 2016-06-15 | 2016-06-15 | 一种分立器件芯片正面及侧壁钝化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024648A true CN106024648A (zh) | 2016-10-12 |
| CN106024648B CN106024648B (zh) | 2020-02-07 |
Family
ID=57088373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610422021.1A Active CN106024648B (zh) | 2016-06-15 | 2016-06-15 | 一种分立器件芯片正面及侧壁钝化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024648B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103197A (zh) * | 2020-11-09 | 2020-12-18 | 浙江里阳半导体有限公司 | 半导体分立器件的制造方法及其钝化装置 |
| WO2023138203A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种芯片的处理方法及预键合晶圆结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333919A (zh) * | 1999-01-11 | 2002-01-30 | 格姆普拉斯公司 | 集成电路芯片的保护方法 |
| US20030022465A1 (en) * | 2001-07-27 | 2003-01-30 | Wachtler Kurt P. | Method of separating semiconductor dies from a wafer |
| CN101459059A (zh) * | 2007-12-11 | 2009-06-17 | 林楠 | 硅大直径圆晶片半导体器件玻璃钝化技术方法 |
| CN103904045A (zh) * | 2014-04-18 | 2014-07-02 | 江阴长电先进封装有限公司 | 一种侧壁绝缘的圆片级csp封装结构及其封装方法 |
| CN104201114A (zh) * | 2014-08-26 | 2014-12-10 | 江阴长电先进封装有限公司 | 一种侧壁绝缘保护的芯片封装方法及其封装结构 |
-
2016
- 2016-06-15 CN CN201610422021.1A patent/CN106024648B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333919A (zh) * | 1999-01-11 | 2002-01-30 | 格姆普拉斯公司 | 集成电路芯片的保护方法 |
| US20030022465A1 (en) * | 2001-07-27 | 2003-01-30 | Wachtler Kurt P. | Method of separating semiconductor dies from a wafer |
| CN101459059A (zh) * | 2007-12-11 | 2009-06-17 | 林楠 | 硅大直径圆晶片半导体器件玻璃钝化技术方法 |
| CN103904045A (zh) * | 2014-04-18 | 2014-07-02 | 江阴长电先进封装有限公司 | 一种侧壁绝缘的圆片级csp封装结构及其封装方法 |
| CN104201114A (zh) * | 2014-08-26 | 2014-12-10 | 江阴长电先进封装有限公司 | 一种侧壁绝缘保护的芯片封装方法及其封装结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103197A (zh) * | 2020-11-09 | 2020-12-18 | 浙江里阳半导体有限公司 | 半导体分立器件的制造方法及其钝化装置 |
| CN112103197B (zh) * | 2020-11-09 | 2021-02-09 | 浙江里阳半导体有限公司 | 半导体分立器件的制造方法及其钝化装置 |
| WO2023138203A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种芯片的处理方法及预键合晶圆结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024648B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100479135C (zh) | 半导体器件及其制造方法 | |
| EP2187435B1 (en) | Electronic component | |
| CN100463127C (zh) | 电路装置及其制造方法 | |
| US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
| DE102017128441B4 (de) | Lichtemittierende Vorrichtung | |
| US9536800B2 (en) | Packaged semiconductor devices and methods of manufacturing | |
| CN102760667B (zh) | 形成双面电磁屏蔽层的半导体封装方法及构造 | |
| CN102237281A (zh) | 半导体器件及其制造方法 | |
| CN105006457A (zh) | 用于制造具有金属化层的半导体器件的方法 | |
| JP2011049335A (ja) | 太陽電池モジュール及び太陽電池 | |
| CN106024648A (zh) | 一种分立器件芯片正面及侧壁钝化方法 | |
| CN117133750A (zh) | 带有可湿润侧翼的晶圆级半导体装置 | |
| JP2008166363A (ja) | 半導体モジュール | |
| KR20110058675A (ko) | 발광 다이오드 및 그 제작방법 | |
| JP2010050286A (ja) | 半導体装置 | |
| CN104347437A (zh) | 制造半导体器件的方法 | |
| CN102832315B (zh) | 发光二极管覆晶封装结构 | |
| CN100413029C (zh) | 电路装置的制造方法 | |
| KR100356323B1 (ko) | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 | |
| JPS59107584A (ja) | 発光ダイオ−ド | |
| CN102194799A (zh) | 单元集合中的单元及其制造方法 | |
| CN101026134A (zh) | 半导体装置以及含有该半导体装置的半导体模块 | |
| CN108155105A (zh) | 一种高频高压二极管及其制作方法 | |
| CN208507651U (zh) | 晶圆级封装装置 | |
| CN102024897A (zh) | 发光二极管的晶圆级封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |