CN105991110A - 时钟切换的方法及时钟切换装置 - Google Patents

Abstract

本发明公开了一种时钟切换的方法，所述时钟切换的方法包括以下步骤：接收选择指令，并获取选择信号值；在选择信号值为第一预设值时，选通第一时钟；接收第二时钟发送的切换信号；判断所述第一时钟与第二时钟的逻辑或运算结果；根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。本发明还公开了一种时钟切换装置。本发明可以减少选择信号随机切换时，造成输出时钟出现窄波脉冲现象的发生机率。

Description

时钟切换的方法及时钟切换装置

技术领域

本发明涉及通信技术领域，尤其涉及一种时钟切换的方法及时钟切换装置。

背景技术

在集成电路中，经常需要根据不同的工作场景，来调整系统的工作时钟频率，现有方案通常是利用一个多选一的选择器，根据输入选择器的编号来决定选通的时钟，并将其输入到系统中。但这种方案至少存在以下缺点：在系统需要进行两个以上时钟的切换的情况下，选择信号在切换过程中可能出现不稳定的状态，这样会造成时钟信号的不稳定。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种时钟切换的方法及时钟切换装置，旨在减少选择信号随机切换时，造成输出时钟出现窄波脉冲现象的发生机率。

为实现上述目的，本发明提供一种时钟切换的方法，所述时钟切换的方法包括以下步骤：

接收选择指令，并获取选择信号值；

在选择信号值为第一预设值时，选通第一时钟；

接收第二时钟发送的切换信号；

判断所述第一时钟与第二时钟的逻辑或运算结果；

根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

优选地，所述根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期的步骤包括：

在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

优选地，所述选择信号值为单比特信号值。

优选地，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述接收第二时钟发送的切换信号的步骤之后还包括：

获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

优选地，所述根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟的步骤包括：

若存在中间状态，则保持所述第一时钟的工作状态；

若不存在中间状态，则将所述第一时钟切换为第二时钟。

此外，为实现上述目的，本发明还提供一种时钟切换装置，所述时钟切换装置包括：

第一获取模块，用于接收选择指令，并获取选择信号值；

选通模块，用于在选择信号值为第一预设值时，选通第一时钟；

接收模块，用于接收第二时钟发送的切换信号；

第一判断模块，用于判断所述第一时钟与第二时钟的逻辑或运算结果；

第一控制模块，用于根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

优选地，所述控制模块包括：

第一切换单元，用于在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

控制单元，用于在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

优选地，所述选择信号值为单比特信号值。

优选地，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述时钟切换装置还包括：

第二获取模块，用于获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

第二判断模块，用于判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

第二控制模块，用于根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

优选地，所述第二控制模块包括：

工作单元，用于若存在中间状态，则保持所述第一时钟的工作状态；

第二切换单元，用于若不存在中间状态，则将所述第一时钟切换为第二时钟。

本发明提供的时钟切换的方法及时钟切换装置，通过在接收第二时钟发送的切换信号时，判断第一时钟与第二时钟的逻辑或运算结果，并根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。这样，可以减少在选择信号随机切换时，输出时钟出现窄波脉冲现象的几率。此外，通过独热编码具有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，可以防止由于选择信号本身的不稳定，而造成多个时钟被打开而干扰工作时钟信号的现象，从而确保时钟切换装置的稳定状态。

附图说明

图1为本发明时钟切换的方法第一实施例的流程示意图；

图2为本发明时钟切换的方法一实施例的选择信号和对应的输出时钟信号示意图；

图3为本发明时钟切换的方法第二实施例的流程示意图；

图4为本发明时钟切换的方法第三实施例的流程示意图；

图5为本发明时钟切换的方法第四实施例的流程示意图；

图6为本发明时钟切换的方法另一实施例的选择信号和对应的输出时钟信号示意图；

图7为本发明时钟切换装置第一实施例的功能模块示意图；

图8为图7中第一控制模块一实施例的功能模块示意图；

图9为本发明时钟切换装置第二实施例的功能模块示意图；

图10为图9中第二控制模块一实施例的功能模块示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供一种时钟切换的方法，参照图1，在一实施例中，所述时钟切换的方法包括以下步骤：

步骤S101，接收选择指令，并获取选择信号值；

步骤S102，在选择信号值为第一预设值时，选通第一时钟；

本优选实施例中，时钟切换装置在接收到选择指令时，会获取对应的选择信号值。所述第一时钟为clk_0，第二时钟为clk_1。第一预设值为0，第二预设值为1。在选择信号值Select为0时，选通clk_0，在选择信号值Select为1时，选通clk_1。当然，在其他实施例中，可以在选择选择信号值为0时，选通clk_1，在选择信号值Select为1时，选通clk_0。

步骤S103，接收第二时钟发送的切换信号；

本实施例中，参照图2，A_state表示当前时钟切换装置中第一时钟clk_0处于工作状态，B_state表示当前时钟切换装置中第二时钟clk_1处于工作状态，Clk_out表示当前时钟切换装置的输出时钟信号。

A_state的产生方式是用第一时钟clk_0对选择信号select的“非”进行打拍，也就是：

always@(negedge clk_0)

A_state<＝！select

B_state的产生方式是用clk_1对选择信号select进行打拍，也就是：

always@(posedge clk_1)

B_state<＝select

通过上面的方法产生的A_state，它的状态是以clk_0的整数倍周期为跳转时机，也就是说，如果select在紧邻clk_0的某个上升沿之后发生变化，此时的A_state并不会随select的变化而立即变化，而是等clk_0的时钟下降沿到来后，A_state的状态才反映出select的变化。这样就保证了在时钟切换时，总是以之前那个时钟的完整周期为切换时机，避免出现意外的窄波脉冲。

B_state的变化方式和A_state类似。

也即当需要将第一时钟切换为第二时钟时，选择信号在紧邻clk_0的某个上升沿之后发生变化，在clk_0的下降沿到来前，clk_0对应的工作状态A_state仍然处于有效状态，表示clk_0还未关闭，不能打开新的时钟，时钟切换装置会继续输出clk_0的一个完整脉冲，并等到clk_0的下降沿到来后，A_state失效。

步骤S104，判断所述第一时钟与第二时钟的逻辑或运算结果；

步骤S105，根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

本实施例中，时钟切换装置将A_state和B_state进行逻辑或运算，并根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。其中，所述逻辑或运算结果可以为0或1，具体可根据实际需要合理设置。

本发明提供的时钟切换的方法，通过在接收第二时钟发送的切换信号时，判断第一时钟与第二时钟的逻辑或运算结果，并根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。这样，可以减少在选择信号随机切换时，输出时钟出现窄波脉冲现象的几率。

在一实施例中，如图3所示，在上述图1的实施例的基础上，本实施例中，所述步骤S105包括：

步骤S1051，在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

本实施例中，若逻辑或运算结果为第二预设值如0，则表示当前时钟切换装置中没有时钟，此时可以打开新的时钟如第二时钟，这样就可避免时钟在切换时产生窄波脉冲。

步骤S1052，在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

本实施例中，时钟切换装置将A_state和B_state进行逻辑或运算，若逻辑或运算结果为第三预设值如1，则表示表示clk_0还未关闭即所述第一时钟仍处于工作状态，此时时钟切换装置不会打开新的时钟，并控制第一时钟继续输出clk_0的一个完整脉冲，并等到clk_0的下降沿到来后，使A_state失效，即使所述第一时钟处于关闭状态。

在一实施例中，在上述图1或图3的实施例的基础上，所述选择信号值为单比特信号值，即选择信号值为0或1，分别对应第一时钟clk_0和第二时钟clk_1。

在一实施例中，如图4和图6所示，在上述图1的实施例的基础上，本实施例中，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述步骤S103的步骤之后还包括：

步骤S107，获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

本优选实施例中，对时钟选择信号select进行独热编码，所述独热编码就是选择信号的状态对应比特位数，且只有一个比特位为第四预设值如1，其他全为0的一种码制。该独热编码的最大优点就是进行判断时只需要比较一位比特，简化了译码逻辑。将选择信号select的四种状态编为独热码后，对应选择的时钟如下表一所示，其中独热码为4bit，根据不同的比特位上的1，来选择对应的时钟。可以理解的是，在其他实施例中，可以合理设置独热码的比特位数，也可以设置为只有一个比特位为0，其他全为1，并不局限于本实施例。

表一：

select[1:0]	独热码	选择时钟
			00	0001	clk_0

01	0010	clk_1
			10	0100	clk_2
11	1000	clk_3

本实施例中，获取第一时钟clk_0中1的比特位数为第0位，第二时钟clk_1中2的比特位数为第3位。

步骤S108，判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

本实施例中，时钟切换装置判断第一时钟clk_0切换为第二时钟clk_1时是否存在中间状态，对应的独热码需要从0001切换到0010，即独热码的第0位要从1变为0，第2位要从0变为1。可以理解的是，此时可能会存在变换时间不一致的问题，从而导致出现中间状态0000或0011。而当独热码需要从0001切换到0100时，其可能的中间状态为0000或0101，当独热码需要从0001切换到1000时，其可能的中间状态为1001或1001，其他切换状态不再赘述。

步骤S109，根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

本实施例中，若在第一时钟clk_0切换为第二时钟clk_1时存在中间状态0000或0011，则由于无法对应到clk_0到clk_3等任意一个时钟上，所以不会造成意外时钟的开启，时钟切换装置仍然保持上一状态即第一时钟的工作状态，直到新的状态稳定为止。若在第一时钟clk_0切换为第二时钟clk_1时不存在中间状态0000或0011，则完成将所述第一时钟转换为第二时钟的切换。

在一实施例中，如图5所示，在上述图4的实施例的基础上，本实施例中，所述步骤S109包括：

步骤S1091，若存在中间状态，则保持所述第一时钟的工作状态；

本实施例中，若存在中间状态0000或0011，由于无法对应到clk_0到clk_3等任意一个时钟上，时钟切换装置仍然保持上一状态即第一时钟的工作状态，直到新的状态稳定为止，这样不会造成意外时钟的开启。

步骤S1092，若不存在中间状态，则将所述第一时钟切换为第二时钟。

本实施例中，若在将第一时钟切换为第二时钟时，不存在中间状态0000或0011，则表明所述第一时钟的独热码的第0位已经从1变为0，第2位已经从0变为1，此时时钟切换装置进入第二时钟的工作状态。

本实施例中，通过独热编码具有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，可以防止由于选择信号本身的不稳定，而造成多个时钟被打开而干扰工作时钟信号的现象，从而确保时钟切换装置的稳定状态。

本发明还提供一种时钟切换装置1，参照图7，在一实施例中，所述时钟切换装置1包括：

第一获取模块101，用于接收选择指令，并获取选择信号值；

选通模块102，用于在选择信号值为第一预设值时，选通第一时钟；

本优选实施例中，时钟切换装置在接收到选择指令时，会获取对应的选择信号值。所述第一时钟为clk_0，第二时钟为clk_1。第一预设值为0，第二预设值为1。在选择信号值为0时，选通clk_0，在选择信号值为1时，选通clk_1。当然，在其他实施例中，可以在选择选择信号值为0时，选通clk_1，在选择信号值为1时，选通clk_0。

接收模块103，用于接收第二时钟发送的切换信号；

本实施例中，参照图2，A_state表示当前时钟切换装置1中第一时钟clk_0处于工作状态，B_state表示当前时钟切换装置1中第二时钟clk_1处于工作状态，Clk_out表示当前时钟切换装置的输出时钟信号。

A_state的产生方式是用第一时钟clk_0对选择信号select的“非”进行打拍，也就是：

always@(negedge clk_0)

A_state<＝！select

B_state的产生方式是用clk_1对选择信号select进行打拍，也就是：

always@(posedge clk_1)

B_state<＝select

通过上面的方法产生的A_state，它的状态是以clk_0的整数倍周期为跳转时机，也就是说，如果select在紧邻clk_0的某个上升沿之后发生变化，此时的A_state并不会随select的变化而立即变化，而是等clk_0的时钟下降沿到来后，A_state的状态才反映出select的变化。这样就保证了在时钟切换时，总是以之前那个时钟的完整周期为切换时机，避免出现意外的窄波脉冲。

B_state的变化方式和A_state类似。

也即当需要将第一时钟切换为第二时钟时，选择信号在紧邻clk_0的某个上升沿之后发生变化，在clk_0的下降沿到来前，clk_0对应的工作状态A_state仍然处于有效状态，表示clk_0还未关闭，不能打开新的时钟，时钟切换装置1会继续输出clk_0的一个完整脉冲，并等到clk_0的下降沿到来后，A_state失效。

第一判断模块104，用于判断所述第一时钟与第二时钟的逻辑或运算结果；

第一控制模块105，用于根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

本实施例中，时钟切换装置1将A_state和B_state进行逻辑或运算，并根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。其中，所述逻辑或运算结果可以为0或1，具体可根据实际需要合理设置。

本发明提供的时钟切换装置1，通过在接收第二时钟发送的切换信号时，判断第一时钟与第二时钟的逻辑或运算结果，并根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。这样，可以减少在选择信号随机切换时，输出时钟出现窄波脉冲现象的几率。

在一实施例中，如图8所示，在上述图7的实施例的基础上，本实施例中，所述第一控制模块105包括：

第一切换单元1051，用于在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

本实施例中，若逻辑或运算结果为第二预设值如0，则表示当前时钟切换装置中没有时钟，此时可以打开新的时钟如第二时钟，这样就可避免时钟在切换时产生窄波脉冲。

控制单元1052，用于在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

本实施例中，时钟切换装置1将A_state和B_state进行逻辑或运算，若逻辑或运算结果为第三预设值如1，则表示表示clk_0还未关闭即所述第一时钟仍处于工作状态，此时时钟切换装置1不会打开新的时钟，并控制第一时钟继续输出clk_0的一个完整脉冲，并等到clk_0的下降沿到来后，使A_state失效，即使所述第一时钟处于关闭状态。

在一实施例中，在上述图7或图8的实施例的基础上，所述选择信号值为单比特信号值，即选择信号值为0或1，分别对应第一时钟clk_0和第二时钟clk_1。

在一实施例中，参照9，在上述图7的实施例的基础上，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述时钟切换装置1还包括：

第二获取模块107，用于获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

本优选实施例中，对时钟选择信号select进行独热编码，所述独热编码就是选择信号的状态对应比特位数，且只有一个比特位为第四预设值如1，其他全为0的一种码制。该独热编码的最大优点就是进行判断时只需要比较一位比特，简化了译码逻辑。选择信号select的四种状态编为独热码后，对应选择的时钟如下表一所示，其中独热码为4bit，根据不同的比特位上的1，来选择对应的时钟。可以理解的是，在其他实施例中，可以合理设置独热码的比特位数，也可以设置为只有一个比特位为0，其他全为1，并不局限于本实施例。

表一：

select[1:0]	独热码	选择时钟
			00	0001	clk_0
01	0010	clk_1
			10	0100	clk_2
11	1000	clk_3

本实施例中，获取第一时钟clk_0中1的比特位数为第0位，第二时钟clk_1中2的比特位数为第3位。

第二判断模块108，用于判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

本实施例中，时钟切换装置1判断第一时钟clk_0切换为第二时钟clk_1时是否存在中间状态，对应的独热码需要从0001切换到0010，即独热码的第0位要从1变为0，第2位要从0变为1。可以理解的是，此时可能会存在变换时间不一致的问题，从而导致出现中间状态0000或0011。而当独热码需要从0001切换到0100时，其可能的中间状态为0000或0101，当独热码需要从0001切换到1000时，其可能的中间状态为1001或1001，其他切换状态不再赘述。

第二控制模块109，用于根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

本实施例中，参照图6，若在第一时钟clk_0切换为第二时钟clk_1时存在中间状态0000或0011，则由于无法对应到clk_0到clk_3等任意一个时钟上，所以不会造成意外时钟的开启，时钟切换装置1仍然保持上一状态即第一时钟的工作状态，直到新的状态稳定为止。若在第一时钟clk_0切换为第二时钟clk_1时不存在中间状态0000或0011，则完成将所述第一时钟转换为第二时钟的切换。

在一实施例中，参照10，在上述图9的实施例的基础上，本实施例中，所述第二控制模块109包括：

工作单元1091，用于若存在中间状态，则保持所述第一时钟的工作状态；

本实施例中，若存在中间状态0000或0011，由于无法对应到clk_0到clk_3等任意一个时钟上，时钟切换装置仍然保持上一状态即第一时钟的工作状态，直到新的状态稳定为止，这样不会造成意外时钟的开启。

第二切换单元1092，用于若不存在中间状态，则将所述第一时钟切换为第二时钟。

本实施例中，若在将第一时钟切换为第二时钟时，不存在中间状态0000或0011，则表明所述第一时钟的独热码的第0位已经从1变为0，第2位已经从0变为1，此时时钟切换装置1进入第二时钟的工作状态。

本实施例中，通过独热编码具有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，可以防止由于选择信号本身的不稳定，而造成多个时钟被打开而干扰工作时钟信号的现象，从而确保时钟切换装置1的稳定状态。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种时钟切换的方法，其特征在于，所述时钟切换的方法包括以下步骤：

接收选择指令，并获取选择信号值；

在选择信号值为第一预设值时，选通第一时钟；

接收第二时钟发送的切换信号；

判断所述第一时钟与第二时钟的逻辑或运算结果；

根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

2.如权利要求1所述的时钟切换的方法，其特征在于，所述根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期的步骤包括：

在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

3.如权利要求1或2中任一项所述的时钟切换的方法，其特征在于，所述选择信号值为单比特信号值。

4.如权利要求1或2中任一项所述的时钟切换的方法，其特征在于，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述接收第二时钟发送的切换信号的步骤之后还包括：

获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

5.如权利要求4所述的时钟切换的方法，其特征在于，所述根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟的步骤包括：

若存在中间状态，则保持所述第一时钟的工作状态；

若不存在中间状态，则将所述第一时钟切换为第二时钟。

6.一种时钟切换装置，其特征在于，所述时钟切换装置包括：

第一获取模块，用于接收选择指令，并获取选择信号值；

选通模块，用于在选择信号值为第一预设值时，选通第一时钟；

接收模块，用于接收第二时钟发送的切换信号；

第一判断模块，用于判断所述第一时钟与第二时钟的逻辑或运算结果；

第一控制模块，用于根据所述逻辑或运算结果，切换选通第二时钟或控制所述第一时钟完成完整的时钟周期。

7.如权利要求6所述的时钟切换装置，其特征在于，所述第一控制模块包括：

第一切换单元，用于在所述第一时钟与第二时钟的逻辑或运算结果为第二预设值时，切换选通第二时钟；

控制单元，用于在所述第一时钟与第二时钟的逻辑或运算结果为第三预设值时，控制所述第一时钟完成完整的时钟周期。

8.如权利要求6或7中任一项所述的时钟切换装置，其特征在于，所述选择信号值为单比特信号值。

9.如权利要求6或7中任一项所述的时钟切换装置，其特征在于，所述选择信号值为两比特信号值，所述两比特信号值对应四种预设有对应的独热码的第一时钟、第二时钟、第三时钟以及第四时钟，所述时钟切换装置还包括：

第二获取模块，用于获取第一时钟的独热码中第四预设值的第一比特位数和第二时钟的独热码中第四预设值的第二比特位数；

第二判断模块，用于判断在将所述第一时钟的第一比特位数和第二比特位数对应切换为第二时钟时是否存在中间状态；

第二控制模块，用于根据是否存在中间状态，保持所述第一时钟的工作状态或将所述第一时钟切换为第二时钟。

10.如权利要求9所述的时钟切换装置，其特征在于，所述第二控制模块包括：

工作单元，用于若存在中间状态，则保持所述第一时钟的工作状态；

第二切换单元，用于若不存在中间状态，则将所述第一时钟切换为第二时钟。