CN105990095A - Mim电容器及其制备方法 - Google Patents

Mim电容器及其制备方法 Download PDF

Info

Publication number
CN105990095A
CN105990095A CN201510080421.4A CN201510080421A CN105990095A CN 105990095 A CN105990095 A CN 105990095A CN 201510080421 A CN201510080421 A CN 201510080421A CN 105990095 A CN105990095 A CN 105990095A
Authority
CN
China
Prior art keywords
layer
metal layer
bottom metal
mim capacitor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510080421.4A
Other languages
English (en)
Other versions
CN105990095B (zh
Inventor
郭海波
唐永进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510080421.4A priority Critical patent/CN105990095B/zh
Publication of CN105990095A publication Critical patent/CN105990095A/zh
Application granted granted Critical
Publication of CN105990095B publication Critical patent/CN105990095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的MIM电容器及其制备方法,包括:提供半导体衬底;在半导体衬底上依次沉积第一底层金属层、第二底层金属层以及介质层,第一底层金属层与第二底层金属层形成下极板;选择性刻蚀介质层以及第二底层金属层,在介质层以及第二底层金属层中形成若干暴露出第一底层金属层的沟槽;沉积顶层金属层,顶层金属层填充沟槽,并覆盖介质层,顶层金属层形成上极板;去除沟槽所在区域内的顶层金属层以及第一底层金属层。本发明中,刻蚀介质层以及第二底层金属层,形成沟槽,顶层金属层填充沟槽,使得第一底层金属层与顶层金属层连接,将第一底层金属层与第二底层金属层中聚集的电荷通过顶层金属层释放掉,从而避免形成的MIM电容器中产生电弧放电缺陷。

Description

MIM电容器及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种MIM电容器及其制备方法。
背景技术
随着半导体技术的迅猛发展,器件特征尺寸不断缩小,不仅在单个互连层中形成器件之间的高性能、高密度的连接,而且要在多层之间进行互连。目前,器件之间的连接大量采用多层互连结构,其中多个互连金属层互相堆叠,并且层间绝缘层置于其间,然后在层间绝缘层中形成互连沟槽和连接孔,并采用导电材料例如铜、钨填充互连沟槽和连接孔,以形成互连多层金属层的互连金属导线。在高端工艺中,由于互连层为金属互连结构,多层互连结构的各个金属层和层间电介质也构成了许多电容,这些电容中即包括在形成多层互连结构时形成的金属引线之间、金属层与层间电介质之间的杂散电容,也包括互连金属和绝缘层之间形成的电容。由于互连层的导体为金属结构,因此在互连层之间形成的电容主要采用具有金属-绝缘体-金属结构的MIM电容器。因为金属-绝缘体-金属电容器具有较低的接点阻抗,故其RC值较低,常用于要求高速的集成电路中,其也常见于类比电路、混合电路等不同应用中。
然而,电容器下极板的金属层表面由于晶界而凹凸不平,在电容器上极板的金属层生长过程中,下极板金属层表面的凹凸不平使得凸出的表面聚集电荷,并且中间的绝缘层难以将电荷转移,使得局部聚集的电荷产生尖端放电,形成电弧缺陷,从而影响电容器的性能,影响产品的良率。
为了解决上述问题,一种方法是改变生长过程中采用的功率或者温度,以减小金属晶粒的尺寸,使得金属层表面的平整度更好,但后续的工艺会在器件表面形成更多的残留物;另一种方法是采用介电常数更高的介质层作为中间的绝缘层,从而提高绝缘层的击穿电压,避免尖端放电的影响,但是改变绝缘层会使得MIM电容器的电容产生偏移。
发明内容
本发明的目的在于,提供一种MIM电容器及其制备方法,避免MIM电容器的电弧放电缺陷,从而提高器件的成品率。
为解决上述技术问题,本发明提供一种MIM电容器及其制备方法,包括:
提供半导体衬底;
在所述半导体衬底上依次沉积第一底层金属层、第二底层金属层以及介质层,所述第一底层金属层与所述第二底层金属层用于形成MIM电容器的下极板;
选择性刻蚀所述介质层以及所述第二底层金属层,在所述介质层以及所述第二底层金属层中形成若干暴露出所述第一底层金属层的沟槽;
沉积顶层金属层,所述顶层金属层填充所述沟槽,并覆盖所述介质层,所述顶层金属层用于形成MIM电容器的上极板;
去除沟槽所在区域内的所述顶层金属层以及所述第一底层金属层。
可选的,所述沟槽的宽度为1.0μm~3.0μm。
可选的,所述第一底层金属层为铝金属层,所述第一底层金属层的厚度为
可选的,所述第二底层金属层为氮化钛,所述第二底层金属层的厚度为
可选的,采用物理气相沉积的方法生长所述第一底层金属层与所述第二底层金属层。
可选的,所述顶层金属层包括第一顶层金属层和第二顶层金属层。
可选的,所述第一顶层金属层为铝金属层,所述第一顶层金属层的厚度为
可选的,所述第二顶层金属层为氮化钛,所述第二顶层金属层的厚度为
可选的,所述介质层为氮化硅层,所述介质层的厚度为
可选的,所述沟槽位于所述半导体衬底的晶圆切割道区域上。
相应的,本发明还提供一种MIM电容器,采用上述MIM电容器的制备方法形成,MIM电容器包括:
半导体衬底;
下极板,所述下极板包括依次位于部分所述半导体衬底上的第一底层金属层和第二底层金属层,并且,所述下极板在所述半导体衬底上间隔分布;
介质层,所述介质层覆盖所述下极板;
上极板,所述上极板包括依次覆盖所述介质层的第一顶层金属层和第二顶层金属层。
本发明提供的MIM电容器及其制备方法,刻蚀介质层以及第二底层金属层,形成沟槽,顶层金属层填充沟槽,使得第一底层金属层与顶层金属层连接,将第一底层金属层中聚集的电荷通过顶层金属层释放掉,从而避免形成的MIM电容器中产生电弧放电缺陷。
附图说明
图1为本发明MIM电容器制备方法的流程图;
图2-图5为本发明MIM电容器的制备方法一实施例中各步骤对应的半导体结构的剖面图;
图6为本发明MIM电容器制备方法另一实施例中形成沟槽结构的剖面图;
图7为本发明MIM电容器制备方法再一实施例中MIM电容器的剖面图。
具体实施方式
下面将结合示意图对本发明的MIM电容器及其制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
本发明的核心思想在于,刻蚀介质层以及第二底层金属层,形成沟槽,顶层金属层填充沟槽,使得第一底层金属层与顶层金属层连接,将第一底层金属层与第二底层金属层中聚集的电荷通过顶层金属层释放掉,避免第一底层金属层表面局部聚集电荷而产生尖端放电,从而避免形成的MIM电容器中产生电弧放电缺陷,提高器件的成品率。
本发明的MIM电容器制备方法的流程图参考图1所示,并且下文结合图2-图7对本发明的MIM电容器及其制备方法进行具体说明。
执行步骤S1,参考图2所示,提供半导体衬底10,在本实施例中,所述半导体衬底10中不同的区域可以形成有阱区、源区、漏区、浅沟槽隔离结构等,以实现不同的功能,此为本领域技术人员都可以理解的,在此不在赘述。
执行步骤S2,继续参考图2所示,在所述半导体衬底10上依次沉积第一底层金属层21、第二底层金属层22以及介质层30,所述第一底层金属层21与所述第二底层金属层22形成MIM电容器的下极板20。本发明中,采用物理气相沉积的方法生长所述第一底层金属层21和所述第二底层金属层22。所述第一底层金属层21优选为铝金属层,并且,所述第一底层金属层21还可以含有0.5%的铜金属,从而增强导电性。所述第一底层金属层21的厚度为优选为所述第二底层金属层22优选为氮化钛层,覆盖所述第一底层金属层21,用于改善第一底层金属层21的接触性能,所述第二底层金属层22的厚度为本实施例中,采用化学气相沉积的方法生长所述介质层30,优选的,所述介质层30为氮化硅,所述介质层的厚度为需要说明的是,第一底层金属层21的表面由于晶界的作用,使得表面形成图2中的所示的突起211。
执行步骤S3,参考图3所示,选择性刻蚀所述介质层30以及所述第二底层金属层22至所述第一底层金属层21,在所述介质层30以及所述第二底层金属层22中形成若干沟槽40,并暴露出所述第一底层金属层21。所述沟槽40的宽度为1.0μm-3.0μm。可以理解的是,在晶圆结构的制备过程中,并不是每个区域中都需要形成MIM电容器,因此,本发明中,可以在不需要形成MIM电容器结构的部分区域形成沟槽40,在后续的工艺中,可以将沟槽40部分去除。并且,本领域的技术人员可以理解的是,所述沟槽40的宽度并不局限于1.0μm-3.0μm,还可以为5μm、10μm等,此为根据实际需要进行设定的。
执行步骤S3,参考图4所示,沉积顶层金属层50,所述顶层金属50包括第一顶层金属层51和第二顶层金属层52,所述顶层金属层50形成MIM电容器的上极板。所述顶层金属层50填充所述沟槽40,并覆盖所述介质层30。同样的,在本实施中,采用物理气相沉积的方法生长所述第一顶层金属层51和所述第二顶层金属层52,其中,所述第一顶层金属层51为铝金属层,第一顶层金属层51的厚度为第二顶层金属层52为氮化钛,第二顶层金属层52的厚度为可以理解的是,在沉积所述第一顶层金属层51的过程中,由于等离子体的作用使得第一底层金属层21表面的突起211的尖端聚集电荷从而产生尖端放电。然而,本发明中,通过沟槽40将第一底层金属层21与第一顶层金属层51连接,使得第一底层金属层21表面聚集的电荷可以通过第一顶层金属层51释放掉,从而避免第一底层金属层21中形成尖端放电,避免产生电弧放电缺陷。
需要说明的是,本发明中,参考图5所示,所述沟槽40所在的位置是预先设定的,一般位于晶圆结构中不需要形成MIM电容器的部分,或者位于后续晶圆切割道的区域上,因此,在沉积所述顶层金属层50之后,还执行步骤S5,需要将所述沟槽40所在区域中的第二顶层金属层52、第一顶层金属层51以及第一底层金属层21进行刻蚀,从而去除第一顶层金属层51与第一底层金属层21相连接的部分。可以理解的是,刻蚀过程中还同时去除所述沟槽40周围的第二顶层金属层52、第一顶层金属层51、介质层30、第二底层金属层22以及第一底层金属层21,使得刻蚀之后形成的间隔区域大于沟槽所在的区域。经过刻蚀之后,使得下极板20(在此由第一底层金属层21及第二底层金属层22形成)与上极板(在此由第一顶层金属层51和第二顶层金属层52形成)不相连,从而形成MIM电容器结构60。因此,本发明可以在不影响形成的MIM电容器结构的情形下,通过将第一底层金属层21与第一顶层金属层51连接,将聚集的电荷释放掉,避免尖端放电的现象。
本发明的另一实施例参考图6所示,在刻蚀介质层30以及第二底层金属层22时,同时刻蚀掉第一底层金属层21表面的部分,形成沟槽40。然而,在后续的方法与上述的方法相同,在此不再赘述。在本实施例中,刻蚀掉第一底层金属层21表面的部分,保证第一顶层金属层51与第一底层金属层21之间的接触更好,从而将聚集的电荷释放掉。
本发明的再一实施例参考图7所示,刻蚀沟槽40所在区域第二顶层金属层52、第一顶层金属层51、介质层30以及第一底层金属层21等结构,形成MIM电容器结构60时,还可以将半导体衬底10表面的部分刻蚀掉,此为根据实际要求进行选择的,本领域技术人员都是可以理解的,在此不在赘述。
相应的,本发明还提供一种如图5或图7所示的MIM电容器,包括:
半导体衬底10;
下极板20,所述下极板20包括依次位于部分所述半导体衬底10上的第一底层金属层21和第二底层金属层22,并且,所述下极板20在所述半导体衬底10上间隔分布;
介质层30,所述介质层30覆盖所述下极板20;
上极板50,所述上极板50包括依次覆盖所述介质层30的第一顶层金属层51和第二顶层金属层52。
综上所述,本发明提供的MIM电容器及其制备方法中,刻蚀介质层以及第二底层金属层,形成沟槽,顶层金属层填充沟槽,使得第一底层金属层与顶层金属层连接,将第一底层金属层与第二底层金属层中聚集的电荷通过顶层金属层释放掉,从而避免形成的MIM电容器中产生电弧放电缺陷。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种MIM电容器的制备方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上依次沉积第一底层金属层、第二底层金属层以及介质层,所述第一底层金属层与所述第二底层金属层用于形成MIM电容器的下极板;
选择性刻蚀所述介质层以及所述第二底层金属层,在所述介质层以及所述第二底层金属层中形成若干暴露出所述第一底层金属层的沟槽;
沉积顶层金属层,所述顶层金属层填充所述沟槽,并覆盖所述介质层,所述顶层金属层用于形成MIM电容器的上极板;
去除沟槽所在区域内的所述顶层金属层以及所述第一底层金属层。
2.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述沟槽的宽度为1.0μm~3.0μm。
3.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述第一底层金属层为铝金属层,所述第一底层金属层的厚度为
4.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述第二底层金属层为氮化钛,所述第二底层金属层的厚度为
5.如权利要求1所述的MIM电容器的制备方法,其特征在于,采用物理气相沉积的方法生长所述第一底层金属层与所述第二底层金属层。
6.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述顶层金属层包括第一顶层金属层和第二顶层金属层。
7.如权利要求6所述的MIM电容器的制备方法,其特征在于,所述第一顶层金属层为铝金属层,所述第一顶层金属层的厚度为
8.如权利要求6所述的MIM电容器的制备方法,其特征在于,所述第二顶层金属层为氮化钛,所述第二顶层金属层的厚度为
9.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述介质层为氮化硅层,所述介质层的厚度为
10.如权利要求1所述的MIM电容器的制备方法,其特征在于,所述沟槽位于所述半导体衬底的晶圆切割道区域上。
11.一种MIM电容器,采用如权利要求1-10中任意一项所述的制备方法制备而成,其特征在于,包括:
半导体衬底;
下极板,所述下极板包括依次位于部分所述半导体衬底上的第一底层金属层和第二底层金属层,并且,所述下极板在所述半导体衬底上间隔分布;
介质层,所述介质层覆盖所述下极板;
上极板,所述上极板包括依次覆盖所述介质层的第一顶层金属层和第二顶层金属层。
CN201510080421.4A 2015-02-13 2015-02-13 Mim电容器及其制备方法 Active CN105990095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510080421.4A CN105990095B (zh) 2015-02-13 2015-02-13 Mim电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510080421.4A CN105990095B (zh) 2015-02-13 2015-02-13 Mim电容器及其制备方法

Publications (2)

Publication Number Publication Date
CN105990095A true CN105990095A (zh) 2016-10-05
CN105990095B CN105990095B (zh) 2019-01-18

Family

ID=57041515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510080421.4A Active CN105990095B (zh) 2015-02-13 2015-02-13 Mim电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN105990095B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978590A (zh) * 2016-10-25 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种消除mim电容器电弧放电缺陷的方法
CN109065521A (zh) * 2018-08-17 2018-12-21 安徽信息工程学院 改善电容器制作中电弧放电缺陷的方法和电容器
CN110082383A (zh) * 2019-03-19 2019-08-02 福建省福联集成电路有限公司 一种提升电容容值精度的方法及系统
CN114242696A (zh) * 2022-02-24 2022-03-25 北京芯可鉴科技有限公司 Mim电容及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248359A1 (en) * 2002-10-28 2004-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN101030552A (zh) * 2006-03-01 2007-09-05 台湾积体电路制造股份有限公司 集成电路的制造方法、金属-绝缘层-金属电容形成方法
US20080049378A1 (en) * 2003-08-19 2008-02-28 Hsu Louis L Metal-insulator-metal capacitor and method of fabricating same
CN101335268A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 金属绝缘体金属电容器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248359A1 (en) * 2002-10-28 2004-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20080049378A1 (en) * 2003-08-19 2008-02-28 Hsu Louis L Metal-insulator-metal capacitor and method of fabricating same
CN101030552A (zh) * 2006-03-01 2007-09-05 台湾积体电路制造股份有限公司 集成电路的制造方法、金属-绝缘层-金属电容形成方法
CN101335268A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 金属绝缘体金属电容器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978590A (zh) * 2016-10-25 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种消除mim电容器电弧放电缺陷的方法
CN109065521A (zh) * 2018-08-17 2018-12-21 安徽信息工程学院 改善电容器制作中电弧放电缺陷的方法和电容器
CN110082383A (zh) * 2019-03-19 2019-08-02 福建省福联集成电路有限公司 一种提升电容容值精度的方法及系统
CN110082383B (zh) * 2019-03-19 2021-06-18 福建省福联集成电路有限公司 一种提升电容容值精度的方法及系统
CN114242696A (zh) * 2022-02-24 2022-03-25 北京芯可鉴科技有限公司 Mim电容及其制备方法
CN114242696B (zh) * 2022-02-24 2022-04-29 北京芯可鉴科技有限公司 Mim电容及其制备方法

Also Published As

Publication number Publication date
CN105990095B (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
JP7427686B2 (ja) ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI743201B (zh) 電裝置、三維電容結構以及用於製造三維電容結構的方法
TWI818663B (zh) 金屬-絕緣層-金屬電容結構與其形成方法
US11749759B2 (en) Decoupling FinFET capacitors
CN110114877A (zh) 三维存储器件及其制作方法
CN102569250B (zh) 高密度电容器及其电极引出方法
KR101379564B1 (ko) 리세스된 전극을 갖는 커패시터를 갖는 메모리 디바이스를 형성하는 방법
US8525296B1 (en) Capacitor structure and method of forming the same
CN105226046A (zh) 金属层-绝缘层-金属层电容器及其制作方法
US20190067323A1 (en) Method for forming gate structure of three-dimensional memory device
CN108713249B (zh) 低电容穿衬底穿孔结构
CN105990095A (zh) Mim电容器及其制备方法
US8193603B2 (en) Semiconductor structure and method of forming the semiconductor structure that provides two individual resistors or a capacitor
US20230320238A1 (en) Semiconductor integrated circuit device and manufacturing method therefor
CN103187241B (zh) 改善mim电容器制作中电弧放电缺陷的方法
CN113206196A (zh) 基于硅通孔技术的三维mim电容器及其制备方法
US10734444B1 (en) Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same
CN105144363B (zh) 互连结构的形成方法
US8212333B2 (en) MIM capacitor of semiconductor device and manufacturing method thereof
US9991199B1 (en) Integrated shielding and decoupling capacitor structure
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
US20240304662A1 (en) Capacitor having conducitve pillar structures configured to increase capacitance density
JP2011166032A (ja) 半導体装置およびその製造方法
CN102420103A (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
US20230178588A1 (en) Metal-insulator-metal capacitor structure with enlarged capacitor area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant