CN105975698B - 一种差分过孔的布置方法及pcb - Google Patents
一种差分过孔的布置方法及pcb Download PDFInfo
- Publication number
- CN105975698B CN105975698B CN201610305224.2A CN201610305224A CN105975698B CN 105975698 B CN105975698 B CN 105975698B CN 201610305224 A CN201610305224 A CN 201610305224A CN 105975698 B CN105975698 B CN 105975698B
- Authority
- CN
- China
- Prior art keywords
- difference
- hole
- impedance
- spacing
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000003780 insertion Methods 0.000 claims description 20
- 230000037431 insertion Effects 0.000 claims description 20
- 238000004088 simulation Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供了一种差分过孔的布置方法及PCB，方法包括：确定差分过孔的阻抗；根据差分过孔的阻抗，确定差分过孔之间的第一间距和差分过孔的直径；根据第一间距和差分过孔的直径，在PCB上布置差分过孔。根据上述方案，通过确定出差分过孔的阻抗，根据该差分过孔的阻抗来确定差分过孔之间的间距和差分过孔的直径，以根据该间距和直径在PCB上布置差分过孔，从而可以保证布置的差分过孔可以降低差分信号在差分过孔处发生的损耗。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种差分过孔的布置方法及PCB(Printed Circuit Board，印制电路板)。
背景技术
随着大数据时代的到来，服务器产品的发展迅速崛起，在服务器的设计中，信号速率越来越高，高速信号对板卡的设计需求在不断提升。
在高速走线设计中，差分过孔带有容性，导致差分过孔的阻抗低于差分走线的阻抗。由于阻抗的不连续性，差分信号在阻抗不连续点会发生反射，导致差分信号发生损耗。因此，如何降低差分信号在差分过孔处发生的损耗成为急需解决的问题。
发明内容
本发明实施例提供了一种差分过孔的布置方法及PCB，以降低差分信号在差分过孔处发生的损耗。
第一方面，本发明实施例提供了一种差分过孔的布置方法，包括：
确定所述差分过孔的阻抗；
根据所述差分过孔的阻抗，确定所述差分过孔之间的第一间距和所述差分过孔的直径；
根据所述第一间距和所述差分过孔的直径，在PCB上布置所述差分过孔。
优选地，所述根据所述差分过孔的阻抗，确定所述差分过孔之间的第一间距和所述差分过孔的直径，包括：
利用如下公式计算所述第一间距和所述差分过孔的直径：
其中，Z0用于表征所述差分过孔的阻抗；s用于表征所述第一间距；d用于表征所述差分过孔的直径；εr用于表征PCB板卡材料的介电常数。
优选地，
进一步包括：设置参数阈值；
所述确定所述差分过孔的阻抗，包括：通过下述公式确定所述差分过孔的阻抗：
R2＝[R1(1-μ)，R1(1+μ)]
其中，R2用于表征所述差分过孔的阻抗；R1用于表征差分走线的阻抗；μ用于表征所述参数阈值，其中，μ<1。
优选地，在所述确定所述差分过孔之间的第一间距和所述差分过孔的直径之后，进一步包括：
确定所述差分过孔与GND过孔之间的第二距离；
根据确定的所述第二距离执行所述根据所述第一间距和所述差分过孔的直径，在PCB上设置所述差分过孔。
优选地，所述确定所述差分过孔与GND过孔之间的第二距离，包括：
利用仿真软件仿真所述第二距离在[20mil，40mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和所述信号频率，将最低插损变化对应的仿真距离作为所述第二距离。
优选地，进一步包括：
确定PCB所包括的Plane层的层数；
确定Plane层的挖空尺寸；
根据确定的挖空尺寸，以所述差分过孔为中心，将PCB所包括的至少一层Plane层挖空。
优选地，所述确定Plane层的挖空尺寸，包括：
利用仿真软件仿真挖空尺寸在[0mil，60mil]*[0mil，100mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和所述信号频率，将最低插损变化对应的仿真尺寸作为确定的挖空尺寸。
优选地，在差分走线的阻抗为100ohm时，确定所述第一间距为30mil，所述差分过孔的直径为10mil。
第二方面，本发明实施例还提供了一种PCB，包括：利用上述任一所述的差分过孔的布置方法进行布置的所述差分过孔。
本发明实施例提供了一种差分过孔的布置方法及PCB，通过确定出差分过孔的阻抗，根据该差分过孔的阻抗来确定差分过孔之间的间距和差分过孔的直径，以根据该间距和直径在PCB上布置差分过孔，从而可以保证布置的差分过孔可以降低差分信号在差分过孔处发生的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种方法流程图；
图2是本发明一个实施例提供的另一种方法流程图；
图3是本发明一个实施例提供的针对差分过孔与GND过孔之间间距对应的插损变化仿真图；
图4是本发明一个实施例提供的针对Plane层挖空尺寸对应的插损变化仿真图；
图5是本发明一个实施例提供的在PCB上完成的差分过孔布置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种差分过孔的布置方法，该方法可以包括以下步骤：
步骤101：确定所述差分过孔的阻抗；
步骤102：根据所述差分过孔的阻抗，确定所述差分过孔之间的第一间距和所述差分过孔的直径；
步骤103：根据所述第一间距和所述差分过孔的直径，在PCB上布置所述差分过孔。
根据上述方案，通过确定出差分过孔的阻抗，根据该差分过孔的阻抗来确定差分过孔之间的间距和差分过孔的直径，以根据该间距和直径在PCB上布置差分过孔，从而可以保证布置的差分过孔可以降低差分信号在差分过孔处发生的损耗。
在本发明一个实施例中，由于差分过孔之间的间距和差分过孔的直径，均会影响到差分信号在差分过孔处的损耗，因此，需要确定出合适的差分过孔之间的第一间距和差分过孔的直径，而差分信号在差分过孔处的损耗同样是由于差分过孔导致的阻抗不连续造成的，因此，需要通过差分过孔的阻抗来确定差分过孔之间的第一间距和差分过孔的直径：
利用如下公式计算所述第一间距和所述差分过孔的直径：
其中，Z0用于表征所述差分过孔的阻抗；s用于表征所述第一间距；d用于表征所述差分过孔的直径；εr用于表征PCB板卡材料的介电常数。
在上式中，包括两个未知参数：第一间距和直径。对于这两个未知参数的确定，可以通过仿真软件来仿真实现。
在本发明一个实施例中，差分信号在差分过孔处的损耗，是由于差分过孔导致的阻抗不连续的造成的，因此，需要保证差分过孔的阻抗与差分走线的阻抗一致，其中，可以进一步包括：设置参数阈值；
所述确定所述差分过孔的阻抗，包括：通过下述公式确定所述差分过孔的阻抗：
R2＝[R1(1-μ)，R1(1+μ)]
其中，R2用于表征所述差分过孔的阻抗；R1用于表征差分走线的阻抗；μ用于表征所述参数阈值，其中，μ<1。
例如，该μ＝0.1。
在本发明一个实施例中，除了差分过孔之间的第一间距和差分过孔的直径这两个参数对信号在差分过孔处的损耗有影响以外，差分过孔与GND过孔之间的第二距离同样对该差分信号在差分过孔处的损耗有影响：
确定所述差分过孔与GND过孔之间的第二距离；
根据确定的所述第二距离执行所述根据所述第一间距和所述差分过孔的直径，在PCB上设置所述差分过孔。
在本发明一个实施例中，差分过孔与GND过孔之间的第二距离可以通过如下方式来确定：
利用仿真软件仿真第二距离在[20mil，40mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和信号频率，将最低插损变化对应的仿真距离作为第二距离。
在本发明一个实施例中，挖空Plane层同样可以影响到差分信号在差分过孔处的损耗，因此，可以包括：
确定PCB所包括的Plane层的层数；
确定Plane层的挖空尺寸；
根据确定的挖空尺寸，以所述差分过孔为中心，将PCB所包括的至少一层Plane层挖空。
在本发明一个实施例中，Plane层的挖空尺寸可以通过如下方式来确定：
利用仿真软件仿真挖空尺寸在[0mil，60mil]*[0mil，100mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和所述信号频率，将最低插损变化对应的仿真尺寸作为确定的挖空尺寸。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图及具体实施例对本发明作进一步地详细描述。
如图2所示，本发明实施例提供了一种差分过孔的布置方法，该方法可以包括以下步骤：
步骤201：确定PCB上所需布置的差分走线的阻抗。
本实施例中以差分走线的阻抗为100ohm为例进行说明。
步骤202：根据差分走线的阻抗确定差分过孔的阻抗。
在本实施例中，为了保证链路阻抗的连续性，最佳实施例是将差分过孔的阻抗与差分走线的阻抗相等。
而在实际情况中，可能无法保证差分过孔的阻抗与差分走线的阻抗完全相等，那么就需要保证一致。其中，该将差分过孔的阻抗确定为与差分走线的阻抗一致可以包括：
设置一个参数阈值μ，其中，μ<1。例如，μ＝0.1。
并通过如下公式(1)确定差分过孔的阻抗：
R2＝[R1(1-μ），R1(1+μ)] (1)
其中，R2用于表征所述差分过孔的阻抗；R1用于表征差分走线的阻抗。
根据上式(1)可以得到，差分过孔的阻抗为不小于90ohm，且不大于110ohm。
步骤203：根据差分过孔的阻抗，确定差分过孔之间的第一间距和差分过孔的直径。
在本实施例中，可以通过如下公式(2)确定差分过孔之间的第一间距和差分过孔的直径：
其中，Z0用于表征所述差分过孔的阻抗；s用于表征所述第一间距；d用于表征所述差分过孔的直径；εr用于表征PCB板卡材料的介电常数。
由于在上式(2)中包括第一间距和差分过孔的直径两个参数，因此，可以通过仿真软件对上述两个参数分别所取的数值进行仿真，以将能够实现差分过孔的阻抗与差分走线的阻抗最接近时对应的取值，作为两个参数最终的取值。
其中，根据上述公式(2)，可以得到第一间距为30mil，差分过孔的直径为10mil。
步骤204：根据当前确定的差分过孔之间的第一间距和差分过孔的直径，确定差分过孔与GND过孔之间的第二距离。
由于差分过孔与GND过孔之间的第二距离同样对差分信号在差分过孔处的损耗有影响，因此，需要确定出差分过孔与GND过孔之间的第二距离。
在本实施例中，可以通过如下方式确定差分过孔与GND过孔之间的第二距离：
S1：利用仿真软件仿真第二距离在[20mil，40mil]区间内的插损变化；
请参考图3，为仿真结果。
S2：确定差分走线所需传输的信号频率；
根据图3可知，对于第二距离的确定，不同信号频率所需选择的第二距离不同，因此需要确定差分走线所需传输的信号频率。
在高速走线设计中，差分走线传输的信号速率越来越高，因此，本实施例以传输的信号频率为20GHZ为例进行说明。
S3：根据仿真结果和信号频率，将最低插损变化对应的仿真距离作为该第二距离。
根据该信号频率以及图3对应的仿真结果，可以确定最低插损变化对应的仿真距离为30mil，因此将30mil作为第二距离。
步骤205：利用差分过孔之间的第一间距、差分过孔的直径和差分过孔与GND过孔之间的第二距离，在PCB上布置该差分过孔。
步骤206：确定PCB所包括的Plane层的层数。
其中，在PCB中除了信号层之外的层均称之为Plane层。
例如，PCB的总层数16层，其Plane层为8层。
步骤207：确定Plane层的挖空尺寸。
在本实施例中，可以通过如下方式确定Plane层的挖空尺寸：
S1：利用仿真软件仿真挖空尺寸在[0mil，60mil]*[0mil，100mil]区间内的插损变化；
请参考图4，为该仿真结果。
S2：确定差分走线所需传输的信号频率；
同样地，确定差分走线所需传输的信号频率为20GHz。
S3：根据仿真结果和所述信号频率，将最低插损变化对应的仿真尺寸作为确定的挖空尺寸。
根据信号频率和图4对应的仿真结果，可以确定最低插损变化对应的仿真尺寸为(50mil,80mil)，因此将(50mil,80mil)作为确定的挖空尺寸。
步骤208：根据确定的挖空尺寸，以差分过孔为中心，将PCB所包括的至少一层Plane层挖空，完成PCB的差分过孔布置。
在本实施例中，可以根据确定的挖空尺寸，以差分过孔为中心，将PCB所包括的至少一层Plane层挖空。
优选地，将PCB所包括的所有Plane层挖空。
请参考图5，为完成的PCB的差分过孔布置。
本发明实施例还提供了一种PCB，包括：利用上述任一所述的差分过孔的布置方法进行布置的所述差分过孔。
综上所述，本发明各个实施例至少可以实现如下有益效果：
1、在本发明实施例中，通过确定出差分过孔的阻抗，根据该差分过孔的阻抗来确定差分过孔之间的间距和差分过孔的直径，以根据该间距和直径在PCB上布置差分过孔，从而可以保证布置的差分过孔可以降低差分信号在差分过孔处发生的损耗。
2、在本发明实施例中，通过确定差分过孔与GND过孔之间的距离，并根据确定的该距离布置差分过孔，可以进一步降低差分信号在差分过孔处发生的损耗。
3、在本发明实施例中，通过将PCB中以差分过孔为中心，将至少一层Plane按照确定的挖空尺寸挖空，从而可以进一步降低差分信号在差分过孔处发生的损耗。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃·····”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (2)
1.一种差分过孔的布置方法，其特征在于，包括：
确定所述差分过孔的阻抗；
根据所述差分过孔的阻抗，确定所述差分过孔之间的第一间距和所述差分过孔的直径；
根据所述第一间距和所述差分过孔的直径，在PCB上布置所述差分过孔；
所述根据所述差分过孔的阻抗，确定所述差分过孔之间的第一间距和所述差分过孔的直径，包括：
利用如下公式计算所述第一间距和所述差分过孔的直径：
其中，Z0用于表征所述差分过孔的阻抗；s用于表征所述第一间距；d用于表征所述差分过孔的直径；εr用于表征PCB板卡材料的介电常数；
进一步包括：设置参数阈值；
所述确定所述差分过孔的阻抗，包括：通过下述公式确定所述差分过孔的阻抗：
Z0＝[R1(1-μ)，R1(1+μ)]
其中，Z0用于表征所述差分过孔的阻抗；R1用于表征差分走线的阻抗；μ用于表征所述参数阈值，其中，μ＜1；
在所述确定所述差分过孔之间的第一间距和所述差分过孔的直径之后，进一步包括：
确定所述差分过孔与GND过孔之间的第二距离；
根据确定的所述第二距离执行所述根据所述第一间距和所述差分过孔的直径，在PCB上设置所述差分过孔；
所述确定所述差分过孔与GND过孔之间的第二距离，包括：
利用仿真软件仿真所述第二距离在[20mil，40mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和所述信号频率，将最低插损变化对应的仿真距离作为所述第二距离；
进一步包括：
确定PCB所包括的Plane层的层数；
确定Plane层的挖空尺寸；
根据确定的挖空尺寸，以所述差分过孔为中心，将PCB所包括的至少一层Plane层挖空；
所述确定Plane层的挖空尺寸，包括：
利用仿真软件仿真挖空尺寸在[0mil，60mil]*[0mil，100mil]区间内的插损变化；
确定差分走线所需传输的信号频率；
根据仿真结果和所述信号频率，将最低插损变化对应的仿真尺寸作为确定的挖空尺寸；
在差分走线的阻抗为100ohm时，确定所述第一间距为30mil，所述差分过孔的直径为10mil。
2.一种PCB，其特征在于，包括：利用上述权利要求1所述的差分过孔的布置方法进行布置的所述差分过孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610305224.2A CN105975698B (zh) | 2016-05-09 | 2016-05-09 | 一种差分过孔的布置方法及pcb |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610305224.2A CN105975698B (zh) | 2016-05-09 | 2016-05-09 | 一种差分过孔的布置方法及pcb |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105975698A CN105975698A (zh) | 2016-09-28 |
| CN105975698B true CN105975698B (zh) | 2019-09-06 |
Family
ID=56992288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610305224.2A Active CN105975698B (zh) | 2016-05-09 | 2016-05-09 | 一种差分过孔的布置方法及pcb |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105975698B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107220442A (zh) * | 2017-05-31 | 2017-09-29 | 郑州云海信息技术有限公司 | 一种用于pcb的差分过孔对检测工具 |
| CN109089387B (zh) * | 2018-08-09 | 2020-01-03 | Oppo广东移动通信有限公司 | 多层电路板、制造方法及计算机可读存储介质 |
| CN108990315B (zh) * | 2018-10-12 | 2021-04-06 | 郑州云海信息技术有限公司 | 一种差分过孔阻抗控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
| JP4956057B2 (ja) * | 2006-06-05 | 2012-06-20 | 日本シイエムケイ株式会社 | 差動インピーダンス整合プリント配線板 |
| CN105472907A (zh) * | 2016-01-01 | 2016-04-06 | 广州兴森快捷电路科技有限公司 | 屏蔽式差分过孔的制作方法以及阻抗计算方法 |
-
2016
- 2016-05-09 CN CN201610305224.2A patent/CN105975698B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1901366A (zh) * | 2005-07-21 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 差分过孔阻抗与差分导线阻抗匹配的方法 |
| JP4956057B2 (ja) * | 2006-06-05 | 2012-06-20 | 日本シイエムケイ株式会社 | 差動インピーダンス整合プリント配線板 |
| CN105472907A (zh) * | 2016-01-01 | 2016-04-06 | 广州兴森快捷电路科技有限公司 | 屏蔽式差分过孔的制作方法以及阻抗计算方法 |
Non-Patent Citations (1)
| Title |
|---|
| 第2期;莫剑冬 等;《机电元件》;20150430;第35卷(第2期);32-36,51 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105975698A (zh) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105975698B (zh) | 一种差分过孔的布置方法及pcb | |
| CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| JP4668277B2 (ja) | プリント回路基板の信号層遷移を改善するための装置及び方法 | |
| US9226404B2 (en) | PCB board, core for manufacturing the PCB board and method for manufacturing the PCB board | |
| CN103179812A (zh) | 高多阶hdi印刷电路板的制作方法 | |
| CN103942351B (zh) | 增加电路板层数的设计系统及设计方法 | |
| CN104640380B (zh) | 一种带孔环的非沉铜孔及印刷电路板制作方法 | |
| CN102958291A (zh) | 一种印刷电路板的制作方法以及印刷电路板 | |
| US10813211B2 (en) | Printed circuit board layout for mitigating near-end crosstalk | |
| CN106535470B (zh) | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb | |
| CN105848427B (zh) | Pcb板的钻孔方法、检验pcb板钻孔偏位的方法、pcb板及设备 | |
| CN109548295A (zh) | 一种针对反焊盘和过孔背钻技术的尺寸设计方法与系统 | |
| CN206531465U (zh) | 测试过孔背钻精度的测试板 | |
| CN110728108A (zh) | 一种超高速SerDes电路系统参数配置方法 | |
| CN105873362B (zh) | 一种换层走线方法、装置和集成电路系统 | |
| CN107635362B (zh) | 一种提高pcb线路板多层间对位能力的方法 | |
| CN108990315A (zh) | 一种差分过孔阻抗控制方法 | |
| CN109933931A (zh) | 一种检测背钻目标层是否正确设置的方法 | |
| CN106872790B (zh) | 一种检测过孔损耗的方法及系统 | |
| Zhao et al. | Impacts of anisotropic permittivity on PCB trace and via modeling | |
| CN109041410A (zh) | 一种印刷电路板和设计方法 | |
| CN108617094A (zh) | 一种防止线路板上正反面钻孔错位形成阶梯孔的方法 | |
| CN107041073A (zh) | 一种减小高速信号串扰的布线方法 | |
| CN203368918U (zh) | 一种测试电路 | |
| CN105323970A (zh) | 一种不对称印制电路板背钻的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |