CN105955909B - Apb总线到dcr总线之间的总线桥实现方法 - Google Patents

Apb总线到dcr总线之间的总线桥实现方法 Download PDF

Info

Publication number
CN105955909B
CN105955909B CN201610260211.8A CN201610260211A CN105955909B CN 105955909 B CN105955909 B CN 105955909B CN 201610260211 A CN201610260211 A CN 201610260211A CN 105955909 B CN105955909 B CN 105955909B
Authority
CN
China
Prior art keywords
dcr
signal
apb
buses
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610260211.8A
Other languages
English (en)
Other versions
CN105955909A (zh
Inventor
王勇
郑茳
肖佐楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201610260211.8A priority Critical patent/CN105955909B/zh
Publication of CN105955909A publication Critical patent/CN105955909A/zh
Application granted granted Critical
Publication of CN105955909B publication Critical patent/CN105955909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了一种APB总线到DCR总线之间的总线桥实现方法，包含如下内容：将接收的APB总线请求的地址信号，控制信号和数据信号转换为符合DCR总线协议的地址信号，控制信号和写数据信号；将接收的符合DCR总线协议的应答信号和读数据信号转换为符合APB总线协议的应答信号和读数据信号；且正向数据通路和反向数据通路逻辑都需要有APB时钟、复位信号和DCR时钟、复位信号参与。本发明将APB总线标准通过该总线桥映射为DCR总线标准。特别地，当APB总线时钟和DCR总线时钟为异步关系时，该总线桥可以作为一个IP连接APB总线和DCR总线，将符合APB总线协议的读写请求转换为符合DCR总线协议的读写请求。

Description

APB总线到DCR总线之间的总线桥实现方法
技术领域
本发明属于总线技术领域，尤其是涉及一种APB总线到DCR总线之间的总线桥实现方法。
背景技术
设备控制寄存器总线(Devices Control Register，DCR)和高级外围总线(Advanced Peripheral Bus，APB)是片上系统模块中重要的寄存器配置接口。在工业控制，消费类电子等领域的SoC芯片使用的处理器中，AMBA总线架构的设计占据很大的份额，APB总线是处理器访问低速设备，访问IP配置寄存器的重要接口。而随着SoC芯片复杂性和规模性的增加，越来越多的具有DCR寄存器配置接口的IP需要应用在一个AMBA架构的SOC芯片中。
为了能够使处理器通过APB寄存器配置接口访问具有DCR配置寄存器接口的IP，该IP的配置寄存器接口需要修改，以兼容APB总线协议。这样的修改非常不利于IP的可重复使用。
发明内容
有鉴于此，本发明旨在提出一种APB总线到DCR总线之间的总线桥实现方法，可以将APB总线标准通过该总线桥映射为DCR总线标准。
为达到上述目的，本发明的技术方案是这样实现的：
一种APB总线到DCR总线之间的总线桥实现方法，包含如下内容：
将符合APB总线协议的数据信号PWDATA直接映射为符合DCR总线协议的数据信号DCR_DBUSOUT；
将符合APB总线协议的地址信号PADDR右移两位得到符合DCR总线协议的地址信号DCR_ABUS；
将符合APB总线协议的控制信号PWRITE与第二DCR时钟域下有效访问电平信号进行逻辑与运算得到符合DCR总线协议的控制信号DCR_WRITE；
将符合APB总线协议的控制信号PWRITE先进行逻辑非运算再与第二DCR时钟域下有效访问电平信号进行逻辑与运算得到符合DCR总线协议的控制信号DCR_READ；
当DCR_ACK信号有效时，将DCR读数据信号DCR_DBUSIN采样到APB读数据信号PRDATA；
其中，所述第二DCR时钟域下有效访问电平信号由DCR时钟域下有效访问脉冲信号进行设置，所述第一DCR时钟域下有效访问脉冲信号由DCR时钟域下有效访问电平信号和其延时一个DCR时钟周期的信号进行逻辑与运算得到。
进一步的，所述第二DCR时钟域下有效访问电平信号的清除信号为DCR_ACK。
进一步的，所述第一DCR时钟域下有效访问电平信号是APB时钟域下有效访问电平信号经过DCR时钟双采样后的信号；
当APB总线的控制信号PSEL和PENABLE同时有效时，得到APB有效访问信号；APB有效访问信号与其延时一个APB时钟周期的信号产生APB时钟域下有效访问脉冲信号，APB时钟域下有效访问脉冲信号作为APB时钟域下有效访问电平信号的设置信号。
进一步的，第一DCR时钟域下有效访问电平信号经过APB时钟信号双采样后的第一清除信号作为APB时钟域下有效访问电平信号的清除信号。
进一步的，APB时钟域下响应信号PREADY由APB时钟域下响应脉冲信号进行设置；且APB时钟域下响应信号PREADY的清除信号为PSEL与PENABLE取反后进行逻辑与运算得到的；
其中，所述APB时钟域下响应脉冲信号由APB时钟域响应电平信号通过延时一个APB时钟周期的信号与APB时钟域响应电平信号取反后的信号进行逻辑与运算得到。
进一步的，将DCR_ACK脉冲信号转换为DCR时钟域响应电平信号，APB时钟域响应电平信号是DCR时钟域的响应电平信号经过两个APB时钟双采样后的信号。
进一步的，APB时钟域响应电平信号经过两个DCR时钟两级同步后的信号作为DCR时钟域的响应电平信号的清除信号。
相对于现有技术，本发明具有以下优势：
本发明将APB总线标准通过该总线桥映射为DCR总线标准。当APB总线时钟和DCR总线时钟为异步关系时，该总线桥可以作为一个IP连接APB总线和DCR总线，将符合APB总线协议的读写请求转换为符合DCR总线协议的读写请求。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述总线桥的接口信号图；
图2为本发明实施例所述总线桥应用的连接图；
图3为本发明实施例所述总线桥的原理框图；
图4为本发明实施例所述协议转换正向数据通路的实现电路原理图；
图5为本发明实施例所述协议转换反向数据通路的实现电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
本发明APB总线到DCR总线之间的总线桥实现方法，包含如下内容：
如图3所示，所述总线桥包括协议转换正向数据通路和协议转换反向数据通路，所述协议转换正向数据通路，用于将接收的APB总线请求的地址信号，控制信号和数据信号转换为符合DCR总线协议的地址信号，控制信号和写数据信号；协议转换反向数据通路，用于将接收的符合DCR总线协议的应答信号和读数据信号转换为符合APB总线协议的应答信号和读数据信号；且正向数据通路和反向数据通路逻辑都需要有APB时钟、复位信号和DCR时钟、复位信号参与。
所述总线桥的接口信号如图1所示，由于DCR访问全部为32比特访问，所以APB接口符合APB3协议即可。
如图4所示，所述协议转换正向数据通路具体实现如下内容：
将符合APB总线协议的数据信号PWDATA直接映射为符合DCR总线协议的数据信号DCR_DBUSOUT；
将符合APB总线协议的地址信号PADDR右移两位得到符合DCR总线协议的地址信号DCR_ABUS，因为DCR的地址信号具有空间地址关系的特点；
将符合APB总线协议的控制信号PWRITE与DCR时钟域下有效访问电平信号306进行逻辑与运算得到符合DCR总线协议的控制信号DCR_WRITE；
将符合APB总线协议的控制信号PWRITE先进行逻辑非运算再与第二DCR时钟域下有效访问电平信号306进行逻辑与运算得到符合DCR总线协议的控制信号DCR_READ；其中
由于APB协议保证在PREADY没有有效之前，APB端地址、数据、控制信号必须保持不变，所以，最终DCR访问的控制信号DCR_WRITE，DCR_READ为第二DCR时钟域下有效访问电平信号306和PWRITE做基本逻辑与、非操作的结果。
所述DCR时钟域下有效访问电平信号306由DCR时钟域下有效访问脉冲信号305进行设置，所述DCR时钟域下有效访问脉冲信号305由第一DCR时钟域下有效访问电平信号303和其延时一个DCR时钟周期的信号进行逻辑与运算得到。
DCR时钟域下有效访问脉冲信号305的实现电路是第一DCR时钟域下有效访问电平信号303通过一寄存器实现延时一个DCR时钟周期后的信号一再与第一DCR时钟域下有效访问电平信号303通过一非门取反后的信号二通过一与门做逻辑与操作得到的；第二DCR时钟域下有效访问电平信号306的产生电路包括串联的第三多路选择器、第四多路选择器二和寄存器三得到的，DCR时钟域下有效访问脉冲信号305作为第三多路选择器的通道选择信号，只有当DCR时钟域下有效访问脉冲信号305和第四多路选择器的通道选择信号均为0时，第二DCR时钟域下有效访问电平信号306保持不变。
所述第二DCR时钟域下有效访问电平信号306的清除信号为DCR_ACK(307)，清除信号为DCR_ACK(307)作为第四多路选择器的通道选择信号。
所述第一DCR时钟域下有效访问电平信号303是APB时钟域下有效访问电平信号302经过DCR时钟双采样后的信号，解决异步时钟之间数据交互的亚稳态问题。
所述APB时钟域下有效访问电平信号302是由APB时钟域下有效访问脉冲信号301进行设置的。
所述APB时钟域下有效访问脉冲信号301是由APB总线的控制信号PSEL和PENABLE控制的，具体的，当APB总线的控制信号PSEL和PENABLE同时有效时，才是APB有效的访问的开始，得到APB有效访问信号300；APB有效访问信号300与其延时一个APB时钟周期的信号产生APB时钟域下的有效访问脉冲信号301，此脉冲信号作为APB时钟域下有效访问电平信号302的设置信号，为了保证APB时钟和DCR时钟任何频率关系下此异步桥可以正确工作，APB时钟域下有效访问电平信号302是关键，这样可以保证DCR时钟能够正确采样。
具体的实现电路包括第一与门、寄存器一和第二与门，所述第一与门的两个输入端为APB总线的控制信号PSEL和PENABLE，第一与门的输出信号通过寄存器一实现延时一个APB时钟周期后再与第一与门的输出信号经过第二与门做逻辑与运算得到APB时钟域下的有效访问脉冲信号301；所述APB时钟域下有效访问电平信号302的产生电路包括串联的第一多路选择器、第二多路选择器和寄存器二，所述APB时钟域下有效访问脉冲信号301作为第一多路选择器通道选择信号，当APB时钟域下有效访问脉冲信号301和第二多路选择器的通道选择信号均为0时，APB时钟域下有效访问电平信号302不变。
另外，第一DCR时钟域下有效访问电平信号303经过APB时钟信号双采样，即通过两个寄存器后的第一清除信号304作为APB时钟域下有效访问电平信号302的清除信号，从而实现异步握手机制，具体电路实现为将第一清除信号304作为第二多路选择器的通道选择信号，当第一清除信号304为1时，APB时钟域下有效访问电平信号302在下一个APB周期为0。
所述协议转换反向数据通路具体实现如下内容：
由于DCR读DCR读数据信号DCR_DBUSIN在DCR_ACK有效时数据才有效，所以当DCR_ACK信号有效时，将DCR读数据信号DCR_DBUSIN采样到APB读数据信号PRDATA。如图5所示，具体电路是通过串联的多路选择器和寄存器实现，DCR_ACK作为此多路选择器的通道选择信号，只有DCR_ACK为1时，将DCR_DBUSIN通过寄存器映射为APB读数据信号PRDATA。
APB时钟域下响应信号PREADY的设置电路包括串联的第七多路选择器、第八多路选择器和寄存器，由APB时钟域下响应脉冲信号402通过作为第七多路选择器的通道选择信号，只有当APB时钟域下响应脉冲信号402和第八多路选择器的通道选择信号均为0时，APB时钟域下响应信号PREADY保持不变；
因为PSEL有效的下一个APB时钟周期PREADY就应该无效，所以APB时钟域下响应信号PREADY的清除信号为PSEL与PENABLE取反后进行逻辑与运算得到的，作为第八多路选择器的通道选择信号。
所述APB时钟域下响应脉冲信号402由APB时钟域响应电平信号401通过一寄存器实现的延时一个APB时钟周期的信号与APB时钟域响应电平信号401通过一非门取反后的信号进行逻辑与运算得到。
由于DCR_ACK是DCR时钟域的脉冲信号，为了保证APB时钟可以采到，将DCR_ACK脉冲信号转换为DCR时钟域响应电平信号400，DCR时钟域响应电平信号400的是由串联的第五多路选择器、第六多路选择器和寄存器四实现的，DCR_ACK作为第五多路选择器的通道选择信号，只有当DCR_ACK和第六多路选择器的通道选择信号均为0时，DCR时钟域响应电平信号400保持不变；APB时钟域响应电平信号401是DCR时钟域的响应电平信号400经过两个寄存器实现APB时钟双采样后的信号，解决异步时钟之间数据交互的亚稳态问题。
同时，APB时钟域响应电平信号401经过两个寄存器实现DCR时钟两级同步后的信号作为DCR时钟域的响应电平信号400的清除信号，从而实现异步握手机制。
因为DCR端无错误情况发生，所以将PSLVERR固定为“0”。
本发明方法可以将APB总线标准通过该总线桥映射为DCR总线标准。特别地，当APB总线时钟和DCR总线时钟为异步关系时，该总线桥可以作为一个IP连接APB总线和DCR总线，将符合APB总线协议的读写请求转换为符合DCR总线协议的读写请求。
如图2所示，APB总线Master(主机)发出读或写请求，该请求符合APB总线协议。该请求传递到DCR总线上的本发明方法实现的总线桥。该总线桥将接收符合APB总线协议的读写请求，并转换为符合DCR总线协议的读写请求。转换后的符合APB总线协议的读写请求通过APB总线传递到APB接口的设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.APB总线到DCR总线之间的总线桥实现方法，其特征在于包含如下内容：
将符合APB总线协议的数据信号PWDATA直接映射为符合DCR总线协议的数据信号DCR_DBUSOUT；
将符合APB总线协议的地址信号PADDR右移两位得到符合DCR总线协议的地址信号DCR_ABUS；
将符合APB总线协议的控制信号PWRITE与第二DCR时钟域下有效访问电平信号(306)进行逻辑与运算得到符合DCR总线协议的控制信号DCR_WRITE；
将符合APB总线协议的控制信号PWRITE先进行逻辑非运算再与第二DCR时钟域下有效访问电平信号(306)进行逻辑与运算得到符合DCR总线协议的控制信号DCR_READ；
当DCR_ACK信号有效时，将DCR读数据信号DCR_DBUSIN采样到APB读数据信号PRDATA；
其中，所述第二DCR时钟域下有效访问电平信号(306)由DCR时钟域下有效访问脉冲信号(305)进行设置，所述DCR时钟域下有效访问脉冲信号(305)由第一DCR时钟域下有效访问电平信号(303)和其延时一个DCR时钟周期的信号进行逻辑与运算得到；所述第一DCR时钟域下有效访问电平信号(303)是APB时钟域下有效访问电平信号(302)经过DCR时钟双采样后的信号。
2.根据权利要求1所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：所述第二DCR时钟域下有效访问电平信号(306)的清除信号为DCR_ACK(307)。
3.根据权利要求1所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：
当APB总线的控制信号PSEL和PENABLE同时有效时，得到APB有效访问信号(300)；APB有效访问信号(300)与其延时一个APB时钟周期的信号产生APB时钟域下有效访问脉冲信号(301)，APB时钟域下有效访问脉冲信号(301)作为APB时钟域下有效访问电平信号(302)的设置信号。
4.根据权利要求3所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：第一DCR时钟域下有效访问电平信号(303)经过APB时钟信号双采样后的第一清除信号(304)作为APB时钟域下有效访问电平信号(302)的清除信号。
5.根据权利要求3所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：APB时钟域下响应信号PREADY由APB时钟域下响应脉冲信号(402)进行设置；且APB时钟域下响应信号PREADY的清除信号为PSEL与PENABLE取反后进行逻辑与运算得到的；
其中，所述APB时钟域下响应脉冲信号(402)由APB时钟域响应电平信号(401)通过延时一个APB时钟周期的信号与APB时钟域响应电平信号(401)取反后的信号进行逻辑与运算得到。
6.根据权利要求5所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：将DCR_ACK脉冲信号转换为DCR时钟域响应电平信号(400)，APB时钟域响应电平信号(401)是DCR时钟域的响应电平信号(400)经过两个APB时钟双采样后的信号。
7.根据权利要求6所述的APB总线到DCR总线之间的总线桥实现方法，其特征在于：APB时钟域响应电平信号(401)经过两个DCR时钟两级同步后的信号作为DCR时钟域的响应电平信号(400)的清除信号。
CN201610260211.8A 2016-04-22 2016-04-22 Apb总线到dcr总线之间的总线桥实现方法 Active CN105955909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610260211.8A CN105955909B (zh) 2016-04-22 2016-04-22 Apb总线到dcr总线之间的总线桥实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610260211.8A CN105955909B (zh) 2016-04-22 2016-04-22 Apb总线到dcr总线之间的总线桥实现方法

Publications (2)

Publication Number Publication Date
CN105955909A CN105955909A (zh) 2016-09-21
CN105955909B true CN105955909B (zh) 2018-08-28

Family

ID=56915508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610260211.8A Active CN105955909B (zh) 2016-04-22 2016-04-22 Apb总线到dcr总线之间的总线桥实现方法

Country Status (1)

Country Link
CN (1) CN105955909B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667628B (zh) * 2017-03-31 2020-11-17 深圳市中兴微电子技术有限公司 一种接口转换装置和接口转换方法
CN111339012B (zh) * 2020-02-20 2023-06-20 广东博智林机器人有限公司 一种处理器系统总线结构和系统
CN112347008B (zh) * 2020-11-02 2024-08-09 珠海零边界集成电路有限公司 数据访问方法及数据访问桥

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993740B1 (en) * 2000-04-03 2006-01-31 International Business Machines Corporation Methods and arrangements for automatically interconnecting cores in systems-on-chip
CN104216856A (zh) * 2014-09-23 2014-12-17 天津国芯科技有限公司 一种dcr总线和apb总线之间的总线桥

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475182B2 (en) * 2005-12-06 2009-01-06 International Business Machines Corporation System-on-a-chip mixed bus architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993740B1 (en) * 2000-04-03 2006-01-31 International Business Machines Corporation Methods and arrangements for automatically interconnecting cores in systems-on-chip
CN104216856A (zh) * 2014-09-23 2014-12-17 天津国芯科技有限公司 一种dcr总线和apb总线之间的总线桥

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"三种SoC片上总线的分析与比较";张丽媛等;《山东科技大学学报（自然科学版）》;20050630;第24卷(第2期);第66-69页 *
"中科SoC通用验证平台及验证方法学研究";李树杰;《中国优秀博硕士论文全文数据库（硕士） 信息科技辑》;20051115(第07期);论文第6章 *

Also Published As

Publication number Publication date
CN105955909A (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN109828941A (zh) Axi2wb总线桥实现方法、装置、设备及存储介质
CN105955909B (zh) Apb总线到dcr总线之间的总线桥实现方法
CN105260331B (zh) 一种双总线内存控制器
CN101901202B (zh) 一种ahb总线设备跨时钟域访问apb总线设备的电路
CN104579885A (zh) Cpci总线和isa总线的协议转换器和转换方法
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN103605632A (zh) 一种axi总线与ahb总线的通信方法与装置
CN104216856B (zh) 一种dcr总线和apb总线之间的总线桥
CN104850524A (zh) 一种跨时钟域的ahb总线桥接方法和装置
CN106502945A (zh) 基于PCIe总线的FC‑AE‑1553端点卡
Morales et al. A low-area direct memory access controller architecture for a RISC-V based low-power microcontroller
CN110008162A (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
Li et al. UART Controller with FIFO Buffer Function Based on APB Bus
Rao et al. Implementation of AMBA compliant Memory Controller on a FPGA
CN106326172B (zh) 一种APB总线slave接口扩展电路及其使用方法
CN210402342U (zh) 一种基于zynq的数据加解密结构
Paunikar et al. Design and implementation of area efficient, low power AMBA-APB Bridge for SoC
CN111079922B (zh) 基于axi-apb的神经网络交互系统、方法、服务器及存储介质
JP2007293845A (ja) 直列データ源からのデータを並列フォーマットで読取る方法および装置
CN107562673B (zh) 一种应用于嵌入处理器总线协议转换桥接装置
CN104615570B (zh) 基于主机与dsp的双向数据交换系统及方法
Liu et al. System architecture design of PCIe root complex based on SOPC
Ammendola et al. Architectural improvements and technological enhancements for the APEnet+ interconnect system
Mohrmann et al. Creating multicomputer test systems using PCI and PCI Express
CN104518998B (zh) 一种两个芯片之间进行数据交换的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant