CN105916286A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN105916286A
CN105916286A CN201510895721.8A CN201510895721A CN105916286A CN 105916286 A CN105916286 A CN 105916286A CN 201510895721 A CN201510895721 A CN 201510895721A CN 105916286 A CN105916286 A CN 105916286A
Authority
CN
China
Prior art keywords
bonding land
frequency model
connecting portion
conductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510895721.8A
Other languages
English (en)
Other versions
CN105916286B (zh
Inventor
盐崎亮佑
中村真木
佐藤润二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Automotive Systems Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN105916286A publication Critical patent/CN105916286A/zh
Application granted granted Critical
Publication of CN105916286B publication Critical patent/CN105916286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Geometry (AREA)

Abstract

本发明提供不增大电路规模，能够由简单的构成实现阻抗的匹配的高频模块。本发明的高频模块具有：多个基板；多个配线部(113)，其将分别设于多个基板上的多个导体层中的一个以上的导体层与RF芯片连接；作为导体层的接合区(214)，其与多个配线部中的任一个连接；传递部(111)，其设置在多个基板之间，经由接合区连接并且传递信号；接地导体(115)，其设置在接合区及连接有接合区的配线部的周围；隔离部(216)，其将接合区和接地导体隔离，设置在连接有接合区的配线部与接地导体之间，将连接有接合区的配线部和接地导体隔离；连接部(217)，其设置在接合区与接地导体之间，将接合区和接地导体短路。

Description

高频模块
技术领域
本发明涉及与毫米波带的RF(Radio Frequency)芯片连接且传递高频带的信号的高频模块。
背景技术
目前，作为传递毫米波带等高频带的信号的高频模块，利用有使用BGA(Ball Grid Array)封装等的模块。在传递高频带的信号的模块中，为了抑制信号的通过特性的劣化，需要实现阻抗的匹配。
例如，在专利文献1中公开有如下的构成，为了实现将多个电路层之间连接的通孔和与通孔连接的信号线之间的匹配，将改变了配线的宽度及长度的匹配电路设置在信号线的一部分。
专利文献1：(日本)特开2001－308547号公报
但是，在上述专利文献1的现有技术中，由于需要将匹配电路设置在信号线的一部分，故而需要应对电路规模的扩大。
发明内容
本发明的目的在于提供一种不增大电路规模，能够由简单的构成实现阻抗的匹配的高频模块。
本发明的高频模块，具有：多个基板；多个配线部，其将分别设置在所述多个基板上的多个导体层中的一个以上的导体层与RF芯片连接；作为导体层的接合区，其与所述多个配线部中的任一个连接；传递部，其设置在所述多个基板之间，经由所述接合区连接，传递信号；接地导体，其设置在所述接合区以及连接有所述接合区的配线部的周围；隔离部，其设置在所述接合区与所述接地导体之间，将所述接合区和所述接地导体隔离，以及设置在连接有所述接合区的配线部与所述接地导体之间，将连接有所述接合区的配线部和所述接地导体隔离；连接部，其设置在所述接合区与所述接地导体之间，将所述接合区和所述接地导体短路。
根据本发明，不增大电路规模，能够由简单的构成实现阻抗的匹配。
附图说明
图1是表示使用了BGA封装的高频模块的一般构成的概略剖面图；
图2是表示一般的高频模块的构成之一例的概略剖面图；
图3是表示一般的高频模块的主要部分的构成的放大图；
图4是表示一般的高频模块的接合区中的信号的反射特性的史密斯图；
图5是表示一般的高频模块的接合区中的信号的通过特性的图；
图6是表示一般的高频模块的接合区中的信号的反射特性的图；
图7是表示本发明实施方式的高频模块的构成之一例的概略剖面图；
图8是表示本发明实施方式的高频模块中的主要部分的构成的放大图；
图9是表示本发明实施方式的高频模块的接合区中的信号的反射特性的史密斯图；
图10是表示本发明实施方式的高频模块的接合区中的信号的通过特性的图；
图11是表示本发明实施方式的高频模块的接合区中的信号的反射特性的图；
图12是表示一般的高频模块中的信号的传递的情形的示意图；
图13是表示本发明实施方式的高频模块中的信号的传递的情形的示意图；
图14是表示本实施方式的变形例1的高频模块中的主要部分的构成的放大图；
图15是表示本实施方式的变形例2的高频模块中的主要部分的构成的放大图；
图16是表示本实施方式的变形例3的高频模块中的主要部分的构成的放大图；
图17是表示在配线部传递的电流和在接地导体流动的电流的情形的图；
图18(a)～(c)是表示图8、图14、图15所示的构成中的电流的路径的图；
图19(a)～(d)是表示本发明实施方式的设置连接部的位置的变形例的图。
标记说明
1、2：高频模块
10：RF芯片
11、21：BGA封装
12、22：印刷电路基板
12a：表层
12b：内层
12c：里层
111：信号传递用焊球
112：接地用焊球
113、121：配线部
114、123、214：接合区
115、124：接地导体
116、125、216：隔离部
122：通孔
217：连接部
具体实施方式
首先，参照附图对本发明的使用了BGA(Ball Grid Array)封装的高频模块的一般构成及其问题点进行说明。
图1是表示使用了BGA封装的高频模块1的一般构成的概略剖面图。图1所示的高频模块1具有BGA封装11及印刷电路基板12，与毫米波带的RF芯片10连接。
BGA封装11在一面与RF芯片10连接。BGA封装11在另一面具有信号传递用焊球111及接地用焊球112，经由信号传递用焊球111与印刷电路基板12连接。信号传递用焊球111为在BGA封装11与印刷电路基板12之间传递信号的传递部。接地用焊球112与信号传递用焊球111邻接设置，具有零电位。
接着，对高频模块1的构成进行更详细地说明。图2是表示一般的高频模块1的构成之一例的概略剖面图。
如图2所示，配线部113是在BGA封装11的两面形成多个，传递信号的配线。接合区114在BGA封装11的两面中的、不与RF芯片2(参照图1)连接的面上，以与配线部113连接的方式形成。配线部113及接合区114为设于表面的导体层。
接地导体115是在配线部113及接合区114的周围设置的导体层，通过与接地用焊球112连接而具有零电位。另外，隔离部116为将接合区114与接地导体115之间隔离而设置的平面上的切口部。
信号传递用焊球111及接地用焊球112配置在形成有接合区114的位置。信号传递用焊球111及接地用焊球112通过涂敷焊料而形成，通过表面张力而形成大致球形。对信号传递用焊球111、配线部113及接合区114的配置在后文中说明。
印刷电路基板12具有配线部121、通孔122、接合区123、接地导体124及隔离部125，由多个层构成。配线部121为由导体层构成，在印刷电路基板12的表层12a、内层12b及里层12c设有多个的电路的配线。通孔122为在印刷电路基板12的多个层之间传递信号的传递部。
接合区123设置在信号传递用焊球111与印刷电路基板12的表层12a的连接部分。接合区123为与配线部121同样的导体层，与配线部121连接。
另外，接合区123设置在通孔122与配线部121之间。通孔122经由接合区123与配线部121连接。
接地导体124为在配线部121及接合区123的周围设置的导体层，具有零电位。隔离部125为在配线部121及接合区123与接地导体124之间，以将配线部121及接合区123与接地导体124之间隔离的方式设置的平面上的切口部。
在此，对信号传递用焊球111、配线部113及接合区114的构成进行说明。图3是表示一般的高频模块1中的主要部分的构成的放大图。图3是从箭头标记Y方向观察图2中的箭头标记X的区域所看到的放大图。
在图3中，信号传递用焊球111经由接合区114与配线部113连接。接地导体115是在配线部113及接合区114的周围设置的导体层，通过与接地用焊球112(参照图2)连接而具有零电位。另外，隔离部116在配线部113及接合区114与接地导体115之间，以将配线部113及接合区114与接地导体115之间隔离的方式设置的平面上的切口部。
在图1及2所示那样的使用了一般的BGA封装的高频模块1中，通常，电位为零的接地导体115形成在配线部113及接合区114的外侧。
在图3所示的信号传递用焊球111、配线部113及接合区114的构成的情况下，由于接合区114的容量而使阻抗变得不连续，难以实现匹配。以下，对阻抗匹配进行说明。
图4是表示一般的高频模块1的接合区114中的信号的反射特性的史密斯图。在图4中表示接合区114中的S参数S11及S22的从0Hz到100GHz的变化的轨迹。
根据接合区114的容量性，S11及S22的轨迹沿着箭头标记Z的方向、即绕顺时针方向向下移动。而且，S11及S22的轨迹随着变成高频而从史密斯图的中心离开。即，随着变成高频，阻抗的不连续变得显著。接着，对具体的接合区114中的信号的通过特性及反射特性进行说明。
图5是表示一般的高频模块1的接合区114中的信号的通过特性的图。图6是表示一般的高频模块1的接合区114中的信号的反射特性的图。
图5的横轴表示信号的频率，纵轴以相对增益表示在接合区114通过的信号的大小。图5的纵轴的值越大，表示信号的通过特性越良好。另外，图6的横轴表示信号的频率，纵轴以相对增益表示在接合区114反射的信号的大小。图5的纵轴的值越大，表示信号的反射越大。
在图3的构成的情况下，如图5所示，在接合区114通过的大小在毫米波带(30GHz以上的频带)变小。而且，如图6所示，毫米波带的信号在接合区114大大反射。即，如图5及图6所示，由于接合区114的容量导致的阻抗的不连续的影响，毫米波带的信号的通过特性劣化。
例如，在专利文献1中，为了抑制由接合区的容量导致的阻抗的不连续，在配线部与接合区之间设有改变了配线的宽度及长度的匹配电路。但是，专利文献1的匹配电路由于配线的宽度及长度的精度而在阻抗上产生波动，难易充分抑制阻抗的不连续。
在本发明中，着眼于接合区的构成。
(实施方式)
以下，参照附图对本发明的实施方式进行详细地说明。另外，以下说明的各实施方式为一例，本发明不由这些实施方式限定。
使用图7对本发明实施方式的高频模块的构成进行说明。
图7是表示本发明实施方式的高频模块2的构成之一例的概略剖面图。图7所示的高频模块2具有BGA封装21及印刷电路基板22。另外，在图7中，对与图2共同的构成标注与图2相同的标记并省略详细的说明。图7所示的高频模块2为接合区214与图2的接合区114不同，在图2中追加了连接部217的构成。另外，在图7中未作图示，但本实施方式的高频模块2的隔离部216与图2及3所示的隔离部116不同。以下，使用图8对接合区214、隔离部216及连接部217进行说明。
图8是表示本发明实施方式的高频模块2中的主要部分的构成的放大图。图8是从箭头标记Y′方向观察图7中的箭头标记X′的区域所看到的放大图。
在图8中，信号传递用焊球111是在BGA封装21(参照图7)与印刷电路基板22(参照图7)之间传递信号的传递部，经由接合区214与配线部113连接。接地导体115是在配线部113及接合区214的周围形成的导体层，通过与接地用焊球112(参照图7)连接而具有零电位。另外，隔离部216是在配线部113及接合区214与接地导体115之间，以将配线部113及接合区214与接地导体115之间隔离的方式设置的平面上的切口部。
接合区214是圆形的导体层，在点P与配线部113连接。
连接部217在接合区214上，设置在夹着中心Q与点P的相反侧、即中心Q和配线部113的延长线上。连接部217将接合区214和接地导体115连接且使接合区214的一部分短路。
通过图8所示的构成，本实施方式的高频模块2能够实现阻抗的匹配。以下，对本实施方式的高频模块2的特性进行说明。
图9是表示本发明实施方式的高频模块2的接合区214中的信号的反射特性的史密斯图。在图9中，与图4同样地，表示接合区214中的S参数S11及S22的从0Hz到100GHz的变化的轨迹。
接合区214的一部分被短路，故而S11及S22的轨迹从史密斯图的水平线的左端开始。而且，根据接合区214的容量性，S11及S22沿着箭头标记Z′的方向、即顺时针方向向下移动。S11及S22的轨迹随着变为高频而向史密斯图的中心接近。即，随着变为高频，能够消除阻抗的不连续，能够实现匹配。接着，对具体的接合区214中的信号的通过特性及反射特性进行说明。
图10是表示本发明实施方式的高频模块2的接合区214中的信号的通过特性的图。图11是表示本发明实施方式的高频模块2的接合区214中的信号的反射特性的图。
图10的横轴表示信号的频率，纵轴由相对增益表示在接合区214通过的信号的大小。图10的纵轴的值越大，表示信号的通过特性越良好。另外，图11的横轴表示信号的频率，纵轴由相对增益表示在接合区214反射的信号的大小。图11的纵轴的值越大，表示信号的反射越大。
在图8的构成的情况下，如图10所示，在接合区214通过的信号的大小在毫米波带能够增大。而且，如图11所示，在接合区214反射的信号的大小在毫米波带能够变小。
即，在图8的构成的情况下，连接部217将接合区214和接地导体115连接，通过使接合区214的一部分短路，能够取得阻抗的匹配。取得阻抗的匹配的结果，如图10及图11所示，能够抑制毫米波带的信号的反射，提高通过特性。
接着，对本实施方式的高频模块2中的信号的传递的情形，与图2所示的一般的高频模块1中的信号的传递的情形进行比较并说明。
图12是表示一般的高频模块1中的信号的传递的情形的示意图。图13是表示本发明实施方式的高频模块2中的信号的传递的情形的示意图。图12及图13以明暗表示传递了毫米波带的信号时的信号的强度强的位置。在图12及图13中，越为亮的区域，表示信号的强度越强的部位。
如图12的区域P1所示，在一般的高频模块1中，毫米波带的信号从与信号传递用焊球111连接的接合区114向基板外放射。而且，如区域P2所示，向印刷电路基板12传递的信号的强度变小。
另一方面，如图13的区域P3所示，在本实施方式的高频模块2中，毫米波带的信号不从与信号传递用焊球111连接的接合区214向基板外放射。这是由如下原因引起的，即，由于接合区214经由连接部217与接地导体115连接且被短路，故而在区域P3的位置电位为零。而且，由于不向基板外放射，故而如区域P4所示，能够增大向印刷电路基板22传递的信号的强度。
以上，如已说明地，根据本实施方式，接合区214的一部分经由连接部217与接地导体115连接而被短路，故而能够良好地保持信号的通过特性，能够实现阻抗的匹配。
(实施方式的其他构成)
在上述说明的本实施方式中，在图8所示的构成、即接合区214中，在夹着中心Q与点P的相反侧设置连接部217。在本实施方式中，除了图8所示的构成以外，也能够采用其他的构成。以下，对图8所示的构成以外的其他构成进行说明。
(变形例1)
在本实施方式的变形例1中，设于接合区214的连接部217的位置与图8所示的构成不同。
图14是表示本实施方式的变形例1的高频模块2中的主要部分的构成的放大图。如图14所示，连接部217在相对于连接中心Q和点P的直线成角度θ的方向上设置。
(变形例2)
在本实施方式的变形例2中，设于连接部217的外侧的隔离部216的形状与图8所示的构成不同。
图15是表示本实施方式的变形例2的高频模块2中的主要部分的构成的放大图。如图15所示，隔离部216在连接部217的外侧，与连接中心Q和点P的直线大致平行地在远离中心Q的方向上延伸设置。
(变形例3)
在本实施方式的变形例3中，设于接合区214的连接部217的位置和连接部217的个数与图8所示的构成不同。
图16是表示本实施方式的变形例3的高频模块2中的主要部分的构成的放大图。如图16所示，连接部217分别在相对于连接中心Q和点P的直线成角度θ1、θ2的方向上设置。
接着，对图8、图14，图15的构成的不同进行说明。
如上述说明地，在一般的高频模块1中，在配线部113的外侧，在由隔离部116隔离的位置设置接地导体115。在该构成中，与在配线部113传递的高频的电流反向的电流在接地导体115流动。
图17是表示在配线部113传递的电流和在接地导体115流动的电流的情形的图。如图17所示，在配线部113传递的电流d1的相位和在接地导体115流动的电流d2的相位在与电流d1及d2垂直的方向上为反相位。在本实施方式的高频模块2中也同样。
另一方面，在本实施方式中，通过在接合区214设置与接地导体115连接的连接部217，在接地导体115流动的电流的路径经由连接部217与信号传递用焊球111连接。该情况下，在接地导体115流动的电流和从配线部113向接合区214流动的电流在信号传递用焊球111相位一致。
在本实施方式中，使用图8、图14、图15所示的变形例，通过将在接地导体115流动的电流的路径的长度对应于电流的频率而进行调整，能够更加有效地实现阻抗的匹配。
图18是表示图8、图14、图15所示的构成中的电流的路径的图。图18(a)～(c)分别表示图15、图8、图14所示的构成中的电流的路径。
如图18(a)所示，在配线部113流动的电流d1在到达信号传递用焊球111的点T1的电流d1的相位(在图18(a)为0°)与通过点T1且与电流d1垂直的直线和在接地导体115流动的电流d2相交的点T2中的电流d2的相位(在图18(a)为180°)为反相位。另一方面，电流d2的路径经由连接部217在点T3与信号传递用焊球111连接。在该构成中，点T3中的电流d2的相位(在图18(a)为0°)在信号传递用焊球111与点T1的电流d1的相位一致。在图18(b)、图18(c)中也同样。
即，在本实施方式中，电流d2从点T2到点T3的路径长度为流动的电流的大约1/2波长。
如图18(a)～(c)所示，电流d2的从点T2到点T3的路径长度按照图18(a)、图18(b)、图18(c)的顺序依次减小。即，在电流的频率较低的情况下，也可以采用与图18(a)对应的图15的构成。另外，在电流的频率较高的情况下，也可以采用与图18(c)对应的图14的构成。该情况下，在图14的构成中，连接部217相对于将中心Q和点P连接的直线构成的角度θ也可以基于电流的频率而设定。
如以上说明地，也可以基于电流的频率对接合区214、隔离部216及连接部217的形状及位置进行调节。本实施方式通过基于电流的频率进行调节，能够更加有效地实现阻抗的匹配。
另外，在本实施方式中，接合区214、隔离部216及连接部217的形状及位置不必基于电流的频率来调节。在本实施方式中，通过将接合区214的一部分经由连接部217与接地导体115连接而被短路的构成，能够良好地保持信号的通过特性，能够实现阻抗的匹配。
另外，在上述说明的实施方式中，如图7所示，形成为在BGA封装21中的与信号传递用焊球111连接的接合区214设置连接部217的构成，但本发明不限于此。
图19是表示本发明实施方式的设置连接部217的位置的变形例的图。图19(a)是将连接部217在印刷电路基板22的表层12a设置在与通孔122连接的接合区123的情况。图19(b)是将连接部217在印刷电路基板22的内层12b设置在与通孔122连接的接合区123的情况。图19(c)是将连接部217在印刷电路基板22的表层12a设置在与通孔122连接的接合区123、及在内层12b设置在与孔122连接的接合区123的情况。图19(d)是将连接部217设置在BGA封装21中的与信号传递用焊球111连接的接合区214、及在印刷电路基板22的表层12a与信号传递用焊球111连接的接合区123双方的情况。
根据图19(a)～(d)所示的构成，由于接合区的一部分经由连接部与接地导体连接而被短路，故而能够良好地保持信号的通过特性，能够实现阻抗的匹配。
【产业上的可利用性】
本发明的高频模块适合用于与毫米波带的RF芯片连接的模块。

Claims (5)

1.一种高频模块，其具有：
多个基板；
多个配线部，其将分别设置在所述多个基板上的多个导体层中的一个以上的导体层与RF芯片连接；
作为导体层的接合区，其与所述多个配线部中的任一个连接；
传递部，其设置在所述多个基板之间，经由所述接合区连接，传递信号；
接地导体，其设置在所述接合区以及连接有所述接合区的配线部的周围；
隔离部，其设置在所述接合区与所述接地导体之间，将所述接合区和所述接地导体隔离，以及设置在连接有所述接合区的配线部与所述接地导体之间，将连接有所述接合区的配线部和所述接地导体隔离；
连接部，其设置在所述接合区与所述接地导体之间，将所述接合区和所述接地导体短路。
2.如权利要求1所述的高频模块，其中，
所述连接部设置在所述接合区的中心和所述配线部的延长线上。
3.如权利要求1所述的高频模块，其中，
连接所述接合区的中心和所述接合区和所述配线部的连接部分的直线、和连接所述接合区的中心和所述连接部的直线构成的角根据所述信号的频带而不同。
4.如权利要求1所述的高频模块，其中，
所述隔离部沿着所述连接部从所述接合区的中心向半径方向的外侧延伸。
5.如权利要求1所述的高频模块，其中，
所述连接部设置在所述隔离部的多个部位，将所述接合区和所述接地导体短路。
CN201510895721.8A 2015-02-23 2015-12-08 高频模块 Active CN105916286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015032913A JP6451943B2 (ja) 2015-02-23 2015-02-23 高周波モジュール
JP2015-032913 2015-02-23

Publications (2)

Publication Number Publication Date
CN105916286A true CN105916286A (zh) 2016-08-31
CN105916286B CN105916286B (zh) 2019-08-23

Family

ID=55442638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510895721.8A Active CN105916286B (zh) 2015-02-23 2015-12-08 高频模块

Country Status (4)

Country Link
US (1) US10117327B2 (zh)
EP (1) EP3062342B1 (zh)
JP (1) JP6451943B2 (zh)
CN (1) CN105916286B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447852A (zh) * 2018-04-19 2018-08-24 加特兰微电子科技(上海)有限公司 一种毫米波芯片封装结构及印刷电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
DE102020122073A1 (de) * 2020-08-24 2022-02-24 Infineon Technologies Ag Vorrichtungen mit koax-ähnlichen elektrischen Verbindungen und Verfahren zu deren Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190614A1 (en) * 2004-03-01 2005-09-01 Brunette Gilbert P. Novel radio frequency (RF) circuit board topology
WO2013084479A1 (ja) * 2011-12-05 2013-06-13 パナソニック株式会社 無線モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308547A (ja) 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
JP4367660B2 (ja) * 2004-07-23 2009-11-18 日本電気株式会社 多層印刷回路基板の複合ビア構造およびこれを用いたフィルタ
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP2007180292A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
JP5194440B2 (ja) * 2006-11-24 2013-05-08 日本電気株式会社 プリント配線基板
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9013891B2 (en) * 2012-03-09 2015-04-21 Finisar Corporation 3-D integrated package
JP2014241482A (ja) * 2013-06-11 2014-12-25 パナソニックＩｐマネジメント株式会社 マイクロ波回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190614A1 (en) * 2004-03-01 2005-09-01 Brunette Gilbert P. Novel radio frequency (RF) circuit board topology
WO2013084479A1 (ja) * 2011-12-05 2013-06-13 パナソニック株式会社 無線モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447852A (zh) * 2018-04-19 2018-08-24 加特兰微电子科技(上海)有限公司 一种毫米波芯片封装结构及印刷电路板
CN108447852B (zh) * 2018-04-19 2024-06-21 加特兰微电子科技(上海)有限公司 一种毫米波芯片封装结构及印刷电路板

Also Published As

Publication number Publication date
CN105916286B (zh) 2019-08-23
JP2016157727A (ja) 2016-09-01
JP6451943B2 (ja) 2019-01-16
EP3062342A1 (en) 2016-08-31
US20160249448A1 (en) 2016-08-25
US10117327B2 (en) 2018-10-30
EP3062342B1 (en) 2022-12-14

Similar Documents

Publication Publication Date Title
TWI631834B (zh) 具有電磁通訊之積體電路
US11031700B2 (en) Antenna module and communication device
Kam et al. LTCC packages with embedded phased-array antennas for 60 GHz communications
CN104322155B (zh) 使用基片结构的电磁信号的重定向
US20120086114A1 (en) Millimeter devices on an integrated circuit
US20110279190A1 (en) Circuit device with signal line transition element
JP6763372B2 (ja) マルチバンドアンテナ及び無線通信装置
US20130050027A1 (en) Mimo/diversity antenna with high isolation
US10305196B2 (en) Dielectric lens structures for EHF radiation
US20140266947A1 (en) Semiconductor structure having aperture antenna
CN104112909B (zh) 分集天线组合及其可动态调整输入阻抗的宽频天线
US20170117612A1 (en) Antenna, array antenna, and radio communication apparatus
Kam et al. Low-cost antenna-in-package solutions for 60-GHz phased-array systems
US9030369B2 (en) Terminationless power splitter/combiner
CN106486766B (zh) 一种去耦合微带阵列天线
CN1945896A (zh) 天线、无线电装置、设计天线的方法和测量天线工作频率的方法
TW201431174A (zh) 功率分配器及射頻收發系統
US20100208443A1 (en) Semiconductor device
CN105916286A (zh) 高频模块
JP5087118B2 (ja) 通信機器
CN108417971A (zh) 双极化天线阵列和双极化相控阵天线
US7250673B2 (en) Signal isolation in a package substrate
JP5172925B2 (ja) 無線装置
KR101053444B1 (ko) 급전구조를 개선한 단일패턴 이중편파 안테나
CN103974405B (zh) 功率分配器及射频收发系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240418

Address after: Kanagawa Prefecture, Japan

Patentee after: Panasonic Automotive Electronic Systems Co.,Ltd.

Country or region after: Japan

Address before: Osaka, Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Country or region before: Japan