CN105915218A - 用于逐次逼近型模数转换器的数模转换模块 - Google Patents

用于逐次逼近型模数转换器的数模转换模块 Download PDF

Info

Publication number
CN105915218A
CN105915218A CN201610209221.9A CN201610209221A CN105915218A CN 105915218 A CN105915218 A CN 105915218A CN 201610209221 A CN201610209221 A CN 201610209221A CN 105915218 A CN105915218 A CN 105915218A
Authority
CN
China
Prior art keywords
dac
switch
electric capacity
comparator
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610209221.9A
Other languages
English (en)
Inventor
徐江涛
尹昭杨
聂凯明
高静
史再峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201610209221.9A priority Critical patent/CN105915218A/zh
Publication of CN105915218A publication Critical patent/CN105915218A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/72Sequential conversion in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及模拟集成电路设计领域,为提供一种基于电荷泄放和三级参考电压的用于逐次逼近型模数转换器的开关策略,大幅度的降低SAR ADC中DAC模块由于开关切换带来的电容充放电的动态功耗,也大幅度降低整体SAR ADC功耗。本发明采用的技术方案是,用于逐次逼近型模数转换器的数模转换模块,分别通过开关S1和S2连接DAC正端所有电容和负端所有电容的上极板,DAC正端电容的上极板还连接到比较器的正输入端,同时连接到开关S3上;比较器的输出连接到逻辑模块的输入,逻辑模块的输出控制DAC开关的闭合和断开。本发明主要应用于模拟集成电路设计制造场合。

Description

用于逐次逼近型模数转换器的数模转换模块
技术领域
本发明涉及模拟集成电路设计领域,特别涉及采用电荷泄放的用于逐次逼近型模数转换器的数模转换模块。
背景技术
逐次逼近型模数转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)有着高速,低功耗的特点,广泛应用于便携式电子产品以及植入式电子产品中。随着这些电子产品的发展,对待机时间提出了更高的要求,所以需要降低用于其中的SARADC的功耗。传统SAR ADC结构示意图如图1,由数模转换器(Digital-to-Analog Converter,DAC),比较器和逻辑模块组成。DAC一般采用电荷再分配的纯电容结构,避免了静态功耗,但是电荷分配过程中的开关切换带来了电容充放电的动态功耗。
发明内容
为克服现有技术的不足,本发明旨在提供一种基于电荷泄放和三级参考电压的用于逐次逼近型模数转换器的开关策略,大幅度的降低SAR ADC中DAC模块由于开关切换带来的电容充放电的动态功耗,也大幅度降低整体SAR ADC功耗。本发明采用的技术方案是,用于逐次逼近型模数转换器的数模转换模块,用(-Vref,+Vref)表示SAR ADC的量程,Vcm表示参考电压,等于1/8Vref,S1~S10为开关,Ci为DAC中的电容,i=1,..,N-3,DAC一共需要2的N-4次方个单位电容,Vp表示DAC正端的输出,Vn表示DAC负端的输出,Vin和Vip表示ADC的输入,分别通过开关S1和S2连接到DAC正端所有电容和负端所有电容的上极板,DAC正端电容的上极板还连接到比较器的正输入端,同时连接到开关S3上,开关S3另外一端连接到大小为I/2的电流源,也连接到开关S5上,开关S5的另外一端连接到大小为I的电流源,DAC正端所有电容的下极板连接到选择开关S7,S9上,S7,S9的另外一端连接到2Vcm,Vcm或者GND中的某一个;DAC负端电容的上极板还连接到比较器的负输入端,同时连接到开关S4,开关S4的另外一端连接到大小为I/2的电流源,也连接到开关S6上,开关S6的另外一端连接到大小为I的电流源,电容的下极板选择开关S8,S10,开关S8和S10的另外一端连接到2Vcm,Vcm或者GND中的某一个,比较器的输出连接到逻辑模块的输入,逻辑模块的输出控制DAC开关的闭合和断开。
工作过程如下:
首先开关S1与S2闭合,电容上极板采样Vin和Vip,比较器根据Vin和Vip的大小产生比较的结果,由比较器的结果得到第一位;然后,开关S1和S2断开,DAC中电容的上极板不再与Vin或Vip相连接,根据是Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I的电流源,通过电流源对上极板的电荷进行泄放,降低1/2Vref的电压值,不会产生动态功耗,进行第二次的比较,根据比较器第二次的结果得到第二位;然后,电流泄放之后,再次根据Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I/2的电流源,再次泄放电荷,降低1/4Vref的电压值,也不会产生动态功耗,进行第三次的比较,根据比较器第三次的比较结果得到第三位;然后进行第四位的比较,根据第三位的结果,即根据Vp大于Vn还是Vn大于Vp,将负端或是正端电容的下极板从连接GND切换到连接Vcm,此时依然不会产生动态功耗,进行第四次的比较,根据比较器的结果得到第四位;然后进行第五位的比较,这里需要根据第四位的结果来控制DAC中开关的闭合和断开,在第四位的比较中,如果DAC中下极板连接到Vcm一端的输出电压较大,则将DAC的另外一端中表示第五位权重的电容的下极板连接到Vcm;在第四位的比较中,如果DAC下极板连接到Vcm一端的输出电压较小,将DAC的该端中表示第五位权重的电容的下极板连接到2Vcm,然后比较器进行比较,根据比较器的结果得到第五位;在进行后面位数的比较时,开关切换的方法都同第五位的。
本发明的特点及有益效果是:
本发明降低了SAR ADC中DAC由于开关切换带来的电容充放电动态功耗。
同时本发明通过也减少了SAR ADC中采用的电容数目,降低了SAR ADC的面积。
附图说明:
图1基SAR ADC结构示意图;
图2采用本开关策略的SAR ADC的结构示意图;
图3一个4位SAR ADC的工作过程示意图。
具体实施方式
为了降低DAC模块由于开关切换带来的电容充放电的动态功耗,本发明提出一种基于电荷泄放和三级参考电压的用于逐次逼近型模数转换器的开关策略。通过采用电荷泄放的方式使得前三位的比较不会产生动态功耗,同时采用三级参考电压的方式使得第四位的比较也不会产生动态功耗。
采用该开关策略的N(N为正整数)位SAR ADC结构如图2。用(-Vref,+Vref)表示SARADC的量程。图中GND表示电源地,Vcm表示参考电压,等于1/8Vref,S1~S10为开关,Ci(i=1,..,N-3)为DAC中的电容,DAC采用传统二进制结构,一共需要2N-4个单位电容。Vp表示DAC正端的输出,Vn表示DAC负端的输出。Vin和Vip表示ADC的输入,分别通过开关S1和S2连接DAC正端所有电容和负端所有电容的上极板。DAC正端电容的上极板还连接到比较器的正输入端,同时连接到开关S3上,S3另外一端连接到大小为I/2的电流源,也连接到开关S5上,S5的另外一端连接到大小为I的电流源。电容的下极板连接到选择开关S7,S9上,S7,S9的另外一端连接到2Vcm,Vcm或者GND中的某一个。DAC负端电容的上极板还连接到比较器的负输入端,同时连接到开关S4,开关S4的另外一端连接到大小为I/2的电流源,也连接到开关S6上,开关S6的另外一端连接到大小为I的电流源。电容的下极板选择开关S8,S10,开关S8和S10的另外一端连接到2Vcm,Vcm或者GND中的某一个。比较器的输出连接到逻辑模块的输入,逻辑模块的输出控制DAC开关的闭合和断开。
该开关策略通过电荷泄放和三级参考电压相结合,实现了在SAR ADC的前四位的比较中,DAC不会产生电容充放电的动态功耗。采用该开关策略的SAR ADC工作过程不用于传统的SARADC,对N位的SAR ADC,初始状态,DAC中电容下极板连接到电源地(GND)。工作过程如下:
首先开关S1与S2闭合,电容上极板采样Vin和Vip,比较器根据Vin和Vip的大小产生比较的结果,由比较器的结果得到第一位;然后,开关S1和S2断开,DAC中电容的上极板不再与Vin或Vip相连接,根据是Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I的电流源,通过电流源对上极板的电荷进行泄放,降低1/2Vref的电压值,不会产生动态功耗,进行第二次的比较,根据比较器第二次的结果得到第二位;然后,电荷泄放之后,再次根据Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I/2的电流源,再次泄放电荷,降低1/4Vref的电压值,也不会产生动态功耗,进行第三次的比较,根据比较器第三次的比较结果得到第三位;然后进行第四位的比较,根据第三位的结果,即根据Vp大于Vn还是Vn大于Vp,将负端或是正端电容的下极板从连接GND切换到连接Vcm,此时依然不会产生动态功耗,进行第四次的比较,根据比较器的结果得到第四位;然后进行第五位的比较,这里需要根据第四位的结果来控制DAC中开关的闭合和断开,在第四位的比较中,如果DAC中下极板连接到Vcm一端的输出电压较大,则将DAC的另外一端中表示第五位权重的电容的下极板连接到Vcm;在第四位的比较中,如果DAC下极板连接到Vcm一端的输出电压较小,将DAC的该端中表示第五位权重的电容的下极板连接到2Vcm,然后比较器进行比较,根据比较器的结果得到第五位;在进行后面位数的比较时,开关切换的方法都同第五位的。
以一个4位差分结构SAR ADC为例,其工作过程如图3所示,Vin和Vip表示ADC的输入,差分输入范围为-1V~+1V。Vref为1V。Vcm表示参考电压,为1/8V。C表示DAC中单位电容,大小为100fF,4位的SAR ADC中DAC只需要一个电容。I表示电流源的电流大小,为1nA。E表示开关切换引入的DAC动态功耗。整个工作过程描述如下:首先电容上极板采样Vin和Vip,电容下极板连接到电源地(GND),比较器根据Vin和Vip的大小产生比较的结果,由比较器的结果得到第一位;然后,如图a1和a2,正负端的电容的上极板不再与Vin和Vip相连接,将正负端中某一端电容上极板连接到大小为I(1nA)的电流源,通过电流源进行电荷泄放,降低1/2V的电压值,进行第二次的比较,根据比较器第二次的结果得到第二位;然后,如图b1~b4,将DAC的正负端中某一端电容的上极板连接到大小为I/2(0.5nA)的电流源,再次泄放电荷,降低1/4V的电压值,进行第三位的比较,根据比较器第三次的比较结果得到第三位。最后进行第四位的比较,如图c1~c8所示,根据第三位的结果,将DAC正端或负端电容的下极板从连接GND切换到连接Vcm,此时也不会产生动态功耗,再根据比较器第四次比较的结果得到第四位。
对于10位精度的SAR ADC,采用差分结构,单位电容为100fF,量程为-1V~+1V,DAC模块的三级参考电压设为0,1/8V,1/4V。DAC模块的动态功耗降低为49.22fW,比传统的开关切换方法节省了99.96%的功耗。

Claims (2)

1.一种用于逐次逼近型模数转换器的数模转换模块,其特征是,用(-Vref,+Vref)表示SARADC的量程,Vcm表示参考电压,等于1/8Vref,S1~S10为开关,Ci为DAC中的电容,i=1,..,N-3,DAC一共需要2的N-4次方个单位电容,Vp表示DAC正端的输出,Vn表示DAC负端的输出,Vin和Vip表示ADC的输入,分别通过开关S1和S2连接DAC正端所有电容和负端所有电容的上极板,DAC正端电容的上极板还连接到比较器的正输入端,同时连接到开关S3上,开关S3另外一端连接到大小为I/2的电流源,也连接到开关S5上,开关S5的另外一端连接到大小为I的电流源,DAC正端所有电容的下极板连接到选择开关S7,S9上,S7,S9的另外一端连接到2Vcm,Vcm或者GND中的某一个;DAC负端电容的上极板还连接到比较器的负输入端,同时连接到开关S4,开关S4的另外一端连接到大小为I/2的电流源,也连接到开关S6上,开关S6的另外一端连接到大小为I的电流源,电容的下极板选择开关S8,S10,开关S8和S10的另外一端连接到2Vcm,Vcm或者GND中的某一个,比较器的输出连接到逻辑模块的输入,逻辑模块的输出控制DAC开关的闭合和断开。
2.如权利要求1所述的用于逐次逼近型模数转换器的数模转换模块,其特征是,工作过程如下:
首先开关S1与S2闭合,电容上极板采样Vin和Vip,比较器根据Vin和Vip的大小产生比较的结果,由比较器的结果得到第一位;然后,开关S1和S2断开,DAC中电容的上极板不再与Vin或Vip相连接,根据是Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I的电流源,通过电流源对上极板的电荷进行泄放,降低1/2Vref的电压值,不会产生动态功耗,进行第二次的比较,根据比较器第二次的结果得到第二位;然后,电流泄放之后,再次根据Vp大于Vn还是Vn大于Vp,选择将DAC正端或是负端电容上极板连接到大小为I/2的电流源,再次泄放电荷,降低1/4Vref的电压值,也不会产生动态功耗,进行第三次的比较,根据比较器第三次的比较结果得到第三位;然后进行第四位的比较,根据第三位的结果,即根据Vp大于Vn还是Vn大于Vp,将负端或是正端电容的下极板从连接GND切换到连接Vcm,此时依然不会产生动态功耗,进行第四次的比较,根据比较器的结果得到第四位;然后进行第五位的比较,这里需要根据第四位的结果来控制DAC中开关的闭合和断开,在第四位的比较中,如果DAC中下极板连接到Vcm一端的输出电压较大,则将DAC的另外一端中表示第五位权重的电容的下极板连接到Vcm;在第四位的比较中,如果DAC下极板连接到Vcm一端的输出电压较小,将DAC的该端中表示第五位权重的电容的下极板连接到2Vcm,然后比较器进行比较,根据比较器的结果得到第五位;在进行后面位数的比较时,开关切换的方法都同第五位的。
CN201610209221.9A 2016-04-05 2016-04-05 用于逐次逼近型模数转换器的数模转换模块 Pending CN105915218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610209221.9A CN105915218A (zh) 2016-04-05 2016-04-05 用于逐次逼近型模数转换器的数模转换模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610209221.9A CN105915218A (zh) 2016-04-05 2016-04-05 用于逐次逼近型模数转换器的数模转换模块

Publications (1)

Publication Number Publication Date
CN105915218A true CN105915218A (zh) 2016-08-31

Family

ID=56744761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610209221.9A Pending CN105915218A (zh) 2016-04-05 2016-04-05 用于逐次逼近型模数转换器的数模转换模块

Country Status (1)

Country Link
CN (1) CN105915218A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054364A1 (zh) * 2016-09-23 2018-03-29 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
WO2019010351A1 (en) * 2017-07-06 2019-01-10 Texas Instruments Incorporated ANALOG-DIGITAL CONVERTER
CN111427414A (zh) * 2019-01-10 2020-07-17 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115159A1 (en) * 2005-11-18 2007-05-24 Fujitsu Limited Analog-to-digital converter
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN105007079A (zh) * 2015-07-01 2015-10-28 西安交通大学 逐次逼近型模数转换器的全差分增量采样方法
CN103166644B (zh) * 2013-04-11 2016-01-13 东南大学 一种低功耗逐次逼近型模数转换器及其转换方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115159A1 (en) * 2005-11-18 2007-05-24 Fujitsu Limited Analog-to-digital converter
CN103166644B (zh) * 2013-04-11 2016-01-13 东南大学 一种低功耗逐次逼近型模数转换器及其转换方法
CN104485960A (zh) * 2015-01-06 2015-04-01 吴江圣博瑞信息科技有限公司 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN105007079A (zh) * 2015-07-01 2015-10-28 西安交通大学 逐次逼近型模数转换器的全差分增量采样方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIUH-HUA WOOD CHIANG: "《Charge-dumping switching scheme for successive-approximation-register analogue-to-digital converters》", 《ELECTRONICS LETTERS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054364A1 (zh) * 2016-09-23 2018-03-29 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
WO2019010351A1 (en) * 2017-07-06 2019-01-10 Texas Instruments Incorporated ANALOG-DIGITAL CONVERTER
US10200052B2 (en) 2017-07-06 2019-02-05 Texas Instruments Incorporated Analog-to-digital converter
CN111427414A (zh) * 2019-01-10 2020-07-17 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法
CN111427414B (zh) * 2019-01-10 2021-09-07 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法

Similar Documents

Publication Publication Date Title
CN106301364B (zh) 一种逐次逼近型模数转换器结构及其低功耗开关方法
CN103595412B (zh) 低功耗小面积的电容阵列及其复位方法和逻辑控制方法
CN103166644B (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
CN105049051B (zh) 一种逐次逼近型模数转换电路及具该电路的电子设备
CN107996019A (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN106059589A (zh) 一种n位低功耗逐次逼近型模数转换器
CN105915218A (zh) 用于逐次逼近型模数转换器的数模转换模块
CN104092466B (zh) 一种流水线逐次逼近模数转换器
CN108832928B (zh) 一种sar adc电容阵列的共模电压校正电路及其校正方法
CN108306644A (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN106921392A (zh) 具有输入信号预比较与电荷重分配的流水线模数转换器
CN105119603A (zh) 流水线逐次逼近模数转换器
CN104485960A (zh) 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN110071723A (zh) 一种用于逐次逼近型模数转换器的伪共模开关方法
CN207782773U (zh) 一种逐次逼近型模数转换器
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN108718197B (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
CN106972860A (zh) 一种逐次逼近型模数转换器及其开关方法
CN205596102U (zh) 一种模数转换电路及模数转换芯片
CN107968656A (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
US11342931B2 (en) Reference voltage controlling circuit and analog-to-digital converter
CN103152048B (zh) 一种差分输入逐次逼近型模数转换方法
CN104734721B (zh) 低功耗Radix-4电荷重分配型DAC和切换方法
CN112737582B (zh) 用于sar-adc中差分输出共模电压可控的dac电路及其控制方法
CN208739100U (zh) 一种sar adc电容阵列的共模电压校正电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160831