CN105893324A - 一种多芯片及其制造方法 - Google Patents

一种多芯片及其制造方法 Download PDF

Info

Publication number
CN105893324A
CN105893324A CN201510038430.7A CN201510038430A CN105893324A CN 105893324 A CN105893324 A CN 105893324A CN 201510038430 A CN201510038430 A CN 201510038430A CN 105893324 A CN105893324 A CN 105893324A
Authority
CN
China
Prior art keywords
wafer
customization
base
mac function
base wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510038430.7A
Other languages
English (en)
Inventor
陈国庆
谢源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMD Products China Co Ltd
Original Assignee
AMD Products China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Products China Co Ltd filed Critical AMD Products China Co Ltd
Priority to CN201510038430.7A priority Critical patent/CN105893324A/zh
Publication of CN105893324A publication Critical patent/CN105893324A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种多芯片系统,其包括垂直堆叠并且电气连接的多个晶片,其中,每个晶片都包括多个功能区块,其中,所述多芯片系统包括至少一个基础晶片和至少一个定制晶片,其中,所述至少一个基础晶片上的所述多个功能区块由至少一个定制晶片所共享的功能区块组成。此外,本发明还涉及一种用于制造所述多芯片的方法。

Description

一种多芯片及其制造方法
技术领域
本发明大体上涉及集成电路技术。具体地说,本发明涉及片上系统(SoC)设计,尤其是涉及一种基于晶片复用的片上系统及其制造方法。
背景技术
在当前的微处理器设计中,由于设计日趋复杂,设计成本也不断提高。随着片上系统的集成度的提高,设计复杂性和成本也显著增加。
知识产权(IP)复用是一种用以降低设计成本的技术。例如,公知的IP复用的方法包括:(ⅰ)寄存器传输级(RTL)复用,其中,共用功能区块的RTL代码是相同的,设计人员还需要对它们进行物理设计,如平面布置、定位和布线;(ⅱ)布局层级,其中,IP是布局硬宏(layout hard Macro),设计者需要根据系统要求将它们放置在晶片上所期望的位置;(ⅲ)基于平台的层级,例如由C.R.Ogilvie等人在2003年计算机设计研讨会的会议记录(proceedings of the ICCD)的“Simplifying SoC design with the customizable control processor platform(利用可定制的控制处理器平台来简化SoC设计)”中所讨论的那样,其中,设计的共享部分(例如可定制的控制处理器)是预先定时、预先放置和预先检验的,设计者可以专注于产品差异化,并且利用专用功能模块来填充空白区域。
在上述IP复用方法中,RTL复用具有最高的设计成本,但是在物理设计上具有较高的灵活性。基于平台的方法具有最低的设计成本,但是对差异化区块限制严格。例如,专用功能区块不能超过为定制所预留的区域,如果定制区域未被充分利用,会导致区域浪费。布局层级IP复用的成本和灵活性介于RTL与平台方法之间。
发明内容
增加的芯片集成度不仅提高了设计成本,而且导致产量下降,增加了制造成本。在二维(2D)电路中,IP复用可以被归类为软复用(相同的RTL代码)和硬复用(相同的布局)。在这些方法中,节省了设计成本,但没有节省制造成本。
为了克服这些缺陷和其他缺陷,本发明提供一种基于晶片复用的多芯片系统及其制造方法。共用的功能可以被设计和制造在单个晶片上,所述单个晶片可以作为基础平台用于不同设计,降低了设计复杂性和成本。
在工业中,同一系列的产品一般都具有相同的架构。在这些产品中,一部分功能区块是共享的或者共用的,而系统的其余部分则根据具体应用的不同而有差异。基于三维(3D)晶片堆叠技术,本发明提供一种基于晶片复用的片上系统及其制造方法,用以解决上面提到的技术问题。
根据本发明的一个方面,提供一种多芯片系统,其包括垂直堆叠并且电气连接的多个晶片,其中,每个晶片都包括多个功能区块,其中,所述多芯片系统包括至少一个基础晶片和至少一个定制晶片,其中,所述至少一个基础晶片上的所述多个功能区块由至少一个定制晶片所共享的功能区块组成。
与现有技术相比,根据本发明的多芯片系统能够实现最低的设计和制造成本,同时能够保持设计的灵活性。
在一种实施方式中,所述至少一个定制晶片包括由不被其他定制晶片所共享的专用功能区块组成的多个功能区块。在此,由于三维集成电路(3D-IC)技术可以支持不同尺寸或者属于不同技术的晶片的堆叠,所以所述至少一个基础晶片和所述至少一个定制晶片可以具有相同的或者不同的尺寸,也可以属于相同的或者不同的技术。
根据本发明的另一个方面,提供了一种用于制造多芯片的方法,所述方法包括:制造一个晶片作为基础晶片,所述基础晶片具有多个功能区块,其中,所述多个功能区块由至少一个定制晶片所共享的功能区块组成;制造至少一个定制晶片,所述至少一个定制晶片具有多个功能区块,其中,所述多个功能区块由不被其他定制晶片所共享的专用功能区块组成;堆叠所述基础晶片和所述至少一个定制晶片,并且使所述基础晶片和所述至少一个定制晶片相互电气连接;以及使所述基础晶片和所述至少一个定制晶片封装成型为所述多芯片。
在根据本发明的一种实施方式中,所述用于制造多芯片的方法还包括:在堆叠所述基础晶片和所述至少一个定制晶片之前,检验所述基础晶片。因此,对于每一种新产品的研发,基础晶片都是现成的,设计者只需要开发一种子系统,从而大大降低了设计成本。本发明的其他方面和实施方式将在下文中加以描述。
附图说明
下面参考附图通过举例的方式(但并不限于此)阐述本发明,其中:
图1示出根据本发明的一个方面的多芯片的构造方式。
图2示出根据本发明的一个方面的用于制造多芯片的方法的流程图。
具体实施方式
现在参考附图中所示的实施例来详细描述本发明的实施方式。在下面的说明书中,许多具体细节都是用来提供对具体实施方式的完全理解。但是,对本领域技术人员来说显而易见的是,所述实施方式能够以不带有一些或全部具体细节的方式实施。在其他实施例中,公知的步骤和/或结构并未进行详细阐述,以免不必要地造成具体实施方式难于理解。本领域技术人员能理解的是,本次讨论仅仅是对示例性实施方式的描述,其用意并不在于限制本发明在示例性结构中具体实施的较宽范围。
图1示例性地示出根据本发明的多芯片例如一种片上系统的构造方式。在图1中示例性地示出基础晶片10和多个定制晶片11、12、13,通用的功能模块(未示出)设置在所述基础晶片10上,而专用的功能模块(未示出)分别设置在所述定制晶片11、12、13上。
在IC(集成电路)市场上,一系列产品可能具有相同的架构,并且对于不同的产品来说,芯片的主要部分可能几乎是相同的。例如在GPU(图形处理单元)中,一个产品系列中的音频和视频编码器/解码器通常是相似的,而CU(计算单元)的数目因市场不同(高档市场、低档市场)而不同。同样,例如专用于嵌入式系统的基于ARM的SoC芯片共享相同的架构,其中,基于ARM的处理器内核和存储器控制器是通用部件,而其它电路根据具体应用进行定制。
因此,例如,图1中的基础晶片10可以是仅具有通用功能模块的部分,例如GPU中的音频和视频编码器/解码器或者基于ARM的处理器内核和存储器控制器。由于所述基础晶片10仅具有通用的功能模块,所以所述基础晶片10可以用作集成电路或者片上系统的基础平台。
如图1所示,可以将至少一个定制晶片11、12、13与基础晶片10相连接,以构成所需要的多芯片,例如片上系统14、15。例如,在根据本发明的一种实施方式中,定制晶片11可以与所述基础晶片10堆叠,其中,在所述定制晶片11上设置有专用功能模块,用以实现专用功能,例如在GPU设计中,设计者可以将多个专用计算单元添加到所述定制晶片11上,以实现具有强大计算能力的GPU。在图1所示的第一种实施方式中,基础晶片10和定制晶片11堆叠并且连接在一起,并因此可以被制造成具有基础晶片10的通用功能和定制晶片11的专用功能的片上系统14。所述基础晶片10和所述定制晶片11例如可以通过硅直通孔(未示出)相互连接。在图1中,所述基础晶片10和所述定制晶片11具有相同的尺寸,但是,三维集成电路(3D-IC)技术可以支持具有不同尺寸或者属于不同技术的晶片的堆叠,因此,所述基础晶片10和所述定制晶片11也可以具有不同的尺寸。
类似地,在图1所示的根据本发明的一种实施方式中,两个定制晶片12、13与所述基础晶片10堆叠,其中,所述定制晶片12、13具有设置在它们上面的相应的专用功能模块。所述基础晶片10和所述两个定制晶片12、13堆叠并且连接在一起,并因此可以被制造成具有基础晶片10的通用功能和定制晶片12、13的专用功能的片上系统15。类似于图1中所示的第一种实施方式,所述基础晶片10和所述定制晶片12、13例如可以通过硅直通孔相互连接。同样,所述基础晶片10和所述定制晶片12、13可以具有相同或者不同的尺寸,并且可以属于相同或者不同的技术。
在图1中示出的仅仅是两种示例性的实施方式。对于本领域技术人员来说,显而易见的是,可以将多个不同的定制晶片与所述基础晶片10堆叠,其中,可以分别在这些不同的定制晶片上设置不同的专用功能模块。在根据本发明的优选实施方式(未示出)中,至少一个基础晶片10上100%的功能区块均是由至少一个定制晶片11、12、13所共有(共享)的功能区块,所述至少一个基础晶片10将不包括任何专用功能区块。所述基础晶片10和所述多个不同的定制晶片可以堆叠并且连接在一起,并因此可以被制造成具有基础晶片10的通用功能和不同定制晶片的不同专用功能的片上系统。对本领域技术人员来说,显而易见的是,所述基础晶片10和所述不同的定制晶片可以通过硅直通孔或者其他方式例如通过使用引线接合连接部或者微凸连接部相互连接。此外,所述基础晶片可以作为基础平台被多次重复使用,由此,实现一种基于晶片复用的片上系统。
图2以流程图示例性地示出一种用于制造根据本发明的片上系统的方法20。如图2中所示,基础晶片和定制晶片是分开制造的。首先,在步骤21中,制造一个晶片作为基础晶片,所述基础晶片具有多个功能区块,其中,所述多个功能区块由至少一个定制晶片所共享的功能区块组成。同时,在步骤23中,制造至少一个定制晶片,所述至少一个定制晶片具有多个功能区块,其中,所述多个功能区块由专用功能区块组成。在本发明中,所述基础晶片和所述至少一个定制晶片以分开的方式制造并且能够通过不同的技术来生产。然后,在步骤22中,可以对所述基础晶片进行优化和检验。可选地,在步骤24中,还可以对所述至少一个定制晶片进行优化和检验。对本领域技术人员来说,显而易见的是,所述优化和检验的步骤在必要时可以省略,例如在所制造的基础晶片和所制造的定制晶片已经足以满足要求的时候。随后,在步骤25中,堆叠所述基础晶片和所述至少一个定制晶片,并且使所述基础晶片和所述至少一个定制晶片相互连接。在一些实施方式中,可以通过硅直通孔(through-silicon-vias)、引线接合(wire-bonding)或者微凸(micro-bumps)使所述基础晶片和所述至少一个定制晶片相互连接。最后,在步骤26中,使所述基础晶片和所述至少一个定制晶片封装成型为具有满足需要的功能的、基于晶片复用的片上系统。
从对本发明的上述描述中可以获知,所述基础晶片可以在许多产品中共享,从而大大提高了产能,并且降低了每个晶片的成本。
优选地,在所述基础晶片和所述至少一个定制晶片制造完成之后,可以分别对它们进行优化和检验,从而实现了高产率,并且进一步降低了成本。
对本领域技术人员来说,可以理解的是,在3D-IC中,片上系统的通用部件可以预先设计在同一晶片上并且加以制造。设计者可以使用该通用的基础晶片作为平台,专注于片上系统的差异部分的设计和制造。
根据本发明,对于每一种新产品的研发,基础晶片都是现成的,设计者只需要开发专用功能模块,从而大大降低了设计成本。
根据本发明,可以将不同尺寸的多个晶片(基础晶片和定制晶片)进行堆叠,并且通过硅直通孔、引线接合或者微凸使它们相互连接,从而构成3D-IC。由于三维集成电路技术可以支持不同尺寸的晶片的堆叠,因而定制晶片不必与基础晶片具有相同的尺寸,从而提高了设计的灵活性。对本领域技术人员来说,显而易见的是,集成在单个3D-IC中的定制晶片也可以具有不同的尺寸或者使用不同的技术。
对本领域技术人员来说,显而易见的是,可以针对这里所描述的实施方式实现大量的改进方案和变形方案,而它们并未离开要求保护的主题的实质和范围。因此,本说明书的用意在于,涵盖这里所描述的不同实施方式的改进方案和变形方案,只要所述改进方案和变形方案处于附加的权利要求和它们的等效方案的范围之内。

Claims (10)

1.一种多芯片系统,其包括垂直堆叠并且电气连接的多个晶片,其中,每个晶片都包括多个功能区块,其中,所述多芯片系统包括至少一个基础晶片和至少一个定制晶片,其中,所述至少一个基础晶片上的所述多个功能区块由至少一个定制晶片所共享的功能区块组成。
2.根据权利要求1所述的多芯片系统,其中,所述至少一个定制晶片包括由不被其他定制晶片所共享的专用功能区块组成的多个功能区块。
3.根据权利要求1或2所述的多芯片系统,其中,所述多个晶片垂直堆叠并且通过硅直通孔连接部、引线接合连接部或者微凸连接部电气连接。
4.根据权利要求1或2所述的多芯片系统,其中,所述至少一个基础晶片和所述至少一个定制晶片具有相同的尺寸。
5.根据权利要求1或2所述的多芯片系统,其中,所述至少一个基础晶片和所述至少一个定制晶片具有不同的尺寸。
6.根据权利要求1或2所述的多芯片系统,其中,所述至少一个基础晶片和所述至少一个定制晶片属于相同的或者不同的技术。
7.一种用于制造多芯片的方法,所述方法包括:制造一个晶片作为基础晶片,所述基础晶片具有多个功能区块,其中,所述多个功能区块由至少一个定制晶片所共享的功能区块组成;
制造至少一个定制晶片,所述至少一个定制晶片具有多个功能区块,其中,所述多个功能区块由不被其他定制晶片所共享的专用功能区块组成;
堆叠所述基础晶片和所述至少一个定制晶片,并且使所述基础晶片和所述至少一个定制晶片相互电气连接;以及
使所述基础晶片和所述至少一个定制晶片封装成型为所述多芯片。
8.根据权利要求7所述的方法,其中,所述基础晶片和所述至少一个定制晶片是分开制造的。
9.根据权利要求7所述的方法,其中,所述方法还包括:在堆叠所述基础晶片和所述至少一个定制晶片之前,检验所述基础晶片。
10.根据权利要求7所述的方法,其中,所述基础晶片和所述至少一个定制晶片堆叠并且通过硅直通孔连接部、引线接合连接部或者微凸连接部电气连接。
CN201510038430.7A 2015-01-26 2015-01-26 一种多芯片及其制造方法 Pending CN105893324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510038430.7A CN105893324A (zh) 2015-01-26 2015-01-26 一种多芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510038430.7A CN105893324A (zh) 2015-01-26 2015-01-26 一种多芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN105893324A true CN105893324A (zh) 2016-08-24

Family

ID=56999186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510038430.7A Pending CN105893324A (zh) 2015-01-26 2015-01-26 一种多芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN105893324A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025364A1 (en) * 1997-08-20 2001-09-27 Yoshio Kaneko Three-dimensional MCM, method for manufacturing the same, and storage medium storing data for the method
US20070240092A1 (en) * 2006-04-11 2007-10-11 Samsung Electronics., Ltd. Methods of Fabricating Application Specific Integrated Circuit (ASIC) Devices that Include Both Pre-Existing and New Integrated Circuit Functionality and Related ASIC Devices
CN201315319Y (zh) * 2008-11-11 2009-09-23 华亚微电子(上海)有限公司 一种多芯片3d堆叠封装结构
CN102484100A (zh) * 2009-09-18 2012-05-30 Ev集团E·索尔纳有限责任公司 在晶片上接合芯片的方法
CN102569228A (zh) * 2011-01-03 2012-07-11 南亚科技股份有限公司 集成电路装置及其制备方法
CN102623444A (zh) * 2011-02-01 2012-08-01 南亚科技股份有限公司 集成电路装置及其制备方法
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010025364A1 (en) * 1997-08-20 2001-09-27 Yoshio Kaneko Three-dimensional MCM, method for manufacturing the same, and storage medium storing data for the method
US20070240092A1 (en) * 2006-04-11 2007-10-11 Samsung Electronics., Ltd. Methods of Fabricating Application Specific Integrated Circuit (ASIC) Devices that Include Both Pre-Existing and New Integrated Circuit Functionality and Related ASIC Devices
CN201315319Y (zh) * 2008-11-11 2009-09-23 华亚微电子(上海)有限公司 一种多芯片3d堆叠封装结构
CN102484100A (zh) * 2009-09-18 2012-05-30 Ev集团E·索尔纳有限责任公司 在晶片上接合芯片的方法
CN102569228A (zh) * 2011-01-03 2012-07-11 南亚科技股份有限公司 集成电路装置及其制备方法
CN102623444A (zh) * 2011-02-01 2012-08-01 南亚科技股份有限公司 集成电路装置及其制备方法
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法

Similar Documents

Publication Publication Date Title
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
TWI737832B (zh) 直接接合的原生互連及主動基本晶粒
CN100587913C (zh) 利用多管芯小片的三维集成电路的制造
CN104952855B (zh) 包括叠置的电子部件的电子组件
CN108701675A (zh) 用于晶圆/晶粒堆叠的修正晶粒
US9911716B2 (en) Polygon die packaging
CN105680843B (zh) 用于集成电路的输入输出
TWI545713B (zh) 半導體裝置
US9355205B2 (en) Method and apparatus of a three dimensional integrated circuit
US9525419B2 (en) Heterogeneous segmented and direct routing architecture for field programmable gate array
US20170200672A1 (en) Interposer having a Pattern of Sites for Mounting Chiplets
CN110192188B (zh) 自愈计算阵列
JP2023543035A (ja) ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造
JP2023509960A (ja) マルチチップスタック化デバイス
CN103579208A (zh) 三维集成电路及其制作方法
CN105977180A (zh) 具有测试结构的半导体封装元件及其测试方法
CN103678771A (zh) 一种3D集成电路中power/groundTSV位置自动布局方法
Taouil et al. Test impact on the overall die-to-wafer 3D stacked IC cost
US20130056848A1 (en) Inductive loop formed by through silicon via interconnection
CN105893324A (zh) 一种多芯片及其制造方法
US20140380262A1 (en) Method of designing power supply network
CN108459262A (zh) 一种通用化的SiP芯片测试系统及测试方法
CN105590937B (zh) 一种背照式图像传感器及其制备方法、电子装置
CN107731770B (zh) 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法
JP2007281487A (ja) 半導体集積回路及びその製造方法並びにasic素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination