JP2023543035A - ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造 - Google Patents
ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造 Download PDFInfo
- Publication number
- JP2023543035A JP2023543035A JP2023519281A JP2023519281A JP2023543035A JP 2023543035 A JP2023543035 A JP 2023543035A JP 2023519281 A JP2023519281 A JP 2023519281A JP 2023519281 A JP2023519281 A JP 2023519281A JP 2023543035 A JP2023543035 A JP 2023543035A
- Authority
- JP
- Japan
- Prior art keywords
- die
- wafer
- unit
- dies
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 47
- 235000012431 wafers Nutrition 0.000 claims abstract description 300
- 239000002184 metal Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000003491 array Methods 0.000 abstract description 14
- 238000012356 Product development Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 238000003860 storage Methods 0.000 description 14
- 230000010354 integration Effects 0.000 description 9
- 238000011161 development Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Wire Bonding (AREA)
Abstract
Description
第1のウェハを提供するステップであって、前記第1のウェハは少なくとも1つの単位配列を含み、各前記単位配列は少なくとも2つの第1のダイを含む、ステップと、
第2のウェハを提供するステップであって、前記第2のウェハは少なくとも1つの第2のダイを含み、各前記第2のダイは前記単位配列(1つまたは複数)の少なくとも1つを覆い、各前記第2のダイと、その第2のダイに覆われる前記単位配列(1つまたは複数)内にある前記第1のダイの少なくとも1つとが、性能面で整合している、ステップと、
を含み、
前記第1のウェハ上に第1の位置合わせマークが設けられ、前記第2のウェハ上に第2の位置合わせマークが設けられ、前記第1の位置合わせマークは前記第2の位置合わせマークに対応する、
方法を提供する。
第3のウェハを提供するステップであって、前記第3のウェハは少なくとも1つの第3のダイを含み、前記第1のウェハ、前記第2のウェハおよび前記第3のウェハがこの順序で接合され、各前記第2のダイは前記第3のダイ(1つまたは複数)の少なくとも1つを覆い、各前記第3のダイと、前記第2のダイ(1つまたは複数)の少なくとも1つおよび/または前記第1のダイの少なくとも1つとが、性能面で整合している、ステップをさらに含むことができ、
前記第3のウェハ上に第3の位置合わせマークが設けられ、前記第3の位置合わせマークは前記第2の位置合わせマークに対応する。
第3のウェハを提供するステップであって、前記第3のウェハは少なくとも1つの第3のダイを含み、前記第2のウェハ、第1のウェハおよび第3のウェハがこの順序で接合され、各前記第1のダイは前記第3のダイ(1つまたは複数)の少なくとも1つを覆い、各前記第3のダイと、前記第1のダイの少なくとも1つおよび/または前記第2のダイ(1つまたは複数)の少なくとも1つとが、性能面で整合している、ステップをさらに含むことができ、
前記第3のウェハ上に第3の位置合わせマークが設けられ、前記第3の位置合わせマークは前記第1の位置合わせマークに対応する。
第1のウェハであって、前記第1のウェハは少なくとも1つの単位配列を含み、各前記単位配列は少なくとも2つの第1のダイを含む、第1のウェハと、
第2のウェハであって、前記第2のウェハは少なくとも1つの第2のダイを含み、各前記第2のダイは前記単位配列(1つまたは複数)の少なくとも1つを覆い、各前記第2のダイと、その第2のダイに覆われる前記単位配列(1つまたは複数)内にある前記第1のダイの少なくとも1つとが、性能面で整合している、第2のウェハと、
を備え、
前記第1のウェハ上に第1の位置合わせマークが設けられ、前記第2のウェハ上に第2の位置合わせマークが設けられ、前記第1の位置合わせマークは前記第2の位置合わせマークに対応し、
前記第2のウェハが前記第1のウェハに接合される、
ウェハ接合構造を提供する。
少なくとも1つの単位配列であって、少なくとも2つの第1のダイを含む少なくとも1つの単位配列と、
少なくとも1つの第2のダイであって、前記少なくとも1つの単位配列を覆う少なくとも1つの第2のダイと、
を備え、
前記少なくとも1つの第2のダイと、その少なくとも1つの第2のダイに覆われる前記少なくとも1つの単位配列内にある前記第1のダイの少なくとも1つとが、性能面で整合しており、
前記少なくとも1つの第2のダイが、その少なくとも1つの第2のダイに覆われる前記少なくとも1つの単位配列に接合される、
チップ接合構造を提供する。
第1のウェハを提供するステップであって、上記第1のウェハは単位配列を含み、各上記単位配列は少なくとも2つの第1のダイを含む、ステップと、
第2のウェハを提供するステップであって、上記第2のウェハは第2のダイを含み、各上記第2のダイは上記単位配列の少なくとも1つを覆い、各上記第2のダイと、その第2のダイに覆われる上記単位配列内にある上記第1のダイとが、性能面で整合している、ステップと、
を含み、
上記第1のウェハ上に第1の位置合わせマークが設けられ、上記第2のウェハ上に第2の位置合わせマークが設けられ、上記第1の位置合わせマークは上記第2の位置合わせマークに対応する。
第1のウェハを提供するステップであって、上記第1のウェハは単位配列51を含み、各上記単位配列51は少なくとも2つの第1のダイ51aを含む、ステップと、
第2のウェハを提供するステップであって、上記第2のウェハは第2のダイ61を含み、各上記第2のダイ61は上記単位配列51の少なくとも1つを覆い、各上記第2のダイ61と、その第2のダイに覆われる上記単位配列51内にある上記第1のダイ51aとが、性能面で整合している、ステップと、
第3のウェハを提供するステップであって、上記第3のウェハは第3のダイ71を含み、上記第1、第2および第3のウェハはこの順序で順次接合され、各第2のダイ61は第3のダイ71の少なくとも1つを覆い、各第3のダイ71と、第2のダイ61および/または第1のダイ51aとが、性能面で整合している、ステップと、
を含む。
第1のウェハを提供するステップであって、上記第1のウェハは単位配列52を含み、各上記単位配列52は少なくとも2つの第1のダイ52aを含む、ステップと、
第2のウェハを提供するステップであって、上記第2のウェハは第2のダイ62を含み、各上記第2のダイ62は上記単位配列52の少なくとも1つを覆い、上記第2のダイ62と、その第2のダイに覆われる上記単位配列52内にある上記第1のダイ52aとが、性能面で整合している、ステップと、
第3のウェハを提供するステップであって、上記第3のウェハは第3のダイ72を含み、上記第2、第1および第3のウェハはこの順序で順次接合され、各第1のダイ52aは第3のダイ72の少なくとも1つを覆い、第3のダイ72と、第1のダイ52aおよび/または第2のダイ62とが、性能面で整合している、ステップと、
を含む。
第1のウェハであって、上記第1のウェハは単位配列を含み、各上記単位配列は少なくとも2つの第1のダイを含む、第1のウェハと、
第2のウェハであって、上記第2のウェハは第2のダイを含み、各上記第2のダイは上記単位配列の少なくとも1つを覆い、各上記第2のダイと、その第2のダイに覆われる上記単位配列内にある上記第1のダイとが、性能面で整合している、第2のウェハと、
を備え、
上記第1のウェハ上に第1の位置合わせマークが設けられ、上記第2のウェハ上に第2の位置合わせマークが設けられ、上記第1の位置合わせマークは上記第2の位置合わせマークに対応し、
上記第2のウェハが上記第1のウェハに接合される、
ウェハ接合構造を提供する。
少なくとも1つの単位配列であって、少なくとも2つの第1のダイを含む少なくとも1つの単位配列と、
少なくとも1つの第2のダイであって、上記少なくとも1つの単位配列を覆う少なくとも1つの第2のダイと、
を備え、
上記少なくとも1つの第2のダイと、その少なくとも1つの第2のダイに覆われる上記少なくとも1つの単位配列内にある上記第1のダイの少なくとも1つとが、性能面で整合しており、
上記少なくとも1つの第2のダイが、その少なくとも1つの第2のダイに覆われる上記少なくとも1つの単位配列に接合される、
チップ接合構造を提供する。
Claims (18)
- ウェハを整合するための設計方法であって、
第1のウェハを提供するステップであって、前記第1のウェハは少なくとも1つの単位配列を含み、各前記単位配列は少なくとも2つの第1のダイを含む、ステップと、
第2のウェハを提供するステップであって、前記第2のウェハは少なくとも1つの第2のダイを含み、各前記第2のダイは前記単位配列(1つまたは複数)の少なくとも1つを覆い、各前記第2のダイと、その第2のダイに覆われる前記単位配列(1つまたは複数)内にある前記第1のダイの少なくとも1つとが、性能面で整合している、ステップと、
を含み、
前記第1のウェハ上に第1の位置合わせマークが設けられ、前記第2のウェハ上に第2の位置合わせマークが設けられ、前記第1の位置合わせマークは前記第2の位置合わせマークに対応する、
方法。 - 前記第1のウェハが複数の相等しい第1の露光単位を含み、各前記第1の露光単位は前記単位配列(1つまたは複数)の少なくとも1つを含み、前記第2のウェハが複数の相等しい第2の露光単位を含み、各前記第2の露光単位は前記第2のダイ(1つまたは複数)の少なくとも1つを含む、請求項1に記載のウェハを整合するための設計方法。
- 前記第1の位置合わせマークが第1の重ね合わせマークおよび第1の接合マークを含み、前記第2の位置合わせマークが第2の重ね合わせマークおよび第2の接合マークを含み、前記第1のウェハ上に前記第1の位置合わせマークの少なくとも2つが設けられ、前記第2のウェハ上に前記第2の位置合わせマークの少なくとも2つが設けられ、前記第2の接合マークの少なくとも2つが前記第1の接合マークの2つに対応する、請求項2に記載のウェハを整合するための設計方法。
- 前記第1の露光単位が前記第2の露光単位と同じサイズである、請求項3に記載のウェハを整合するための設計方法。
- 各前記第2の露光単位内にある前記第2の重ね合わせマークが、その対応する第2の露光単位に覆われる前記第1の露光単位の1つ内にある前記第1の重ね合わせマークに対応する、請求項4に記載のウェハを整合するための設計方法。
- 前記第1の露光単位が前記第2の露光単位とはサイズが異なる、請求項3に記載のウェハを整合するための設計方法。
- 複数の前記第2の露光単位内にある前記第2の重ね合わせマークのうちの幾つかが、複数の前記第1の露光単位内にある前記第1の重ね合わせマークのうちの幾つかに周期的にまたは一定の間隔で対応する、請求項6に記載のウェハを整合するための設計方法。
- 奇数番目の前記第2の露光単位内にある前記第2の重ね合わせマークが、その奇数番目の前記第2の露光単位に覆われる前記第1のウェハの領域内にある前記第1の重ね合わせマークに対応する、請求項7に記載のウェハを整合するための設計方法。
- 偶数番目の前記第2の露光単位内にある前記第2の重ね合わせマークが、その偶数番目の前記第2の露光単位に覆われる前記第1のウェハの領域内にある前記第1の重ね合わせマークに対応する、請求項7に記載のウェハを整合するための設計方法。
- 各前記第2のダイと、その第2のダイに覆われる前記単位配列(1つまたは複数)とが接合されて、1つの接合単位を構成する、請求項1~9のいずれか一項に記載のウェハを整合するための設計方法。
- 前記接合単位における、前記第2のダイと前記単位配列(1つまたは複数)との電気的接続が、前記第2のダイの接合面上の金属層を前記単位配列(1つまたは複数)の接合面上の金属層と接合することによって、あるいは、前記第2のダイと前記単位配列(1つまたは複数)に、それらの厚さ方向に延びるシリコン貫通ビアを形成し、前記シリコン貫通ビア内に配線層を充填することによって、行われる、請求項10に記載のウェハを整合するための設計方法。
- 各前記第2の露光単位内で、各前記第2のダイ(1つまたは複数)がN個の前記第1のダイを覆い、Nは2以上の整数である、請求項2~9のいずれか一項に記載のウェハを整合するための設計方法。
- 各前記第2のダイが制御ダイであり、前記第1のダイがメモリダイである、請求項1~9のいずれか一項に記載のウェハを整合するための設計方法。
- 各前記第2のダイにテストブロックが設けられる、請求項1~9のいずれか一項に記載のウェハを整合するための設計方法。
- 第3のウェハを提供するステップであって、前記第3のウェハは少なくとも1つの第3のダイを含み、前記第1のウェハ、前記第2のウェハおよび前記第3のウェハがこの順序で接合され、各前記第2のダイは前記第3のダイ(1つまたは複数)の少なくとも1つを覆い、各前記第3のダイと、前記第2のダイ(1つまたは複数)の少なくとも1つおよび/または前記第1のダイの少なくとも1つとが、性能面で整合している、ステップをさらに含み、
前記第3のウェハ上に第3の位置合わせマークが設けられ、前記第3の位置合わせマークは前記第2の位置合わせマークに対応する、
請求項1~9のいずれか一項に記載のウェハを整合するための設計方法。 - 第3のウェハを提供するステップであって、前記第3のウェハは少なくとも1つの第3のダイを含み、前記第2のウェハ、前記第1のウェハおよび前記第3のウェハがこの順序で接合され、各前記第1のダイは前記第3のダイ(1つまたは複数)の少なくとも1つを覆い、各前記第3のダイと、前記第1のダイの少なくとも1つおよび/または前記第2のダイ(1つまたは複数)の少なくとも1つとが、性能面で整合している、ステップをさらに含み、
前記第3のウェハ上に第3の位置合わせマークが設けられ、前記第3の位置合わせマークは前記第1の位置合わせマークに対応する、
請求項1~9のいずれか一項に記載のウェハを整合するための設計方法。 - ウェハ接合構造であって、
第1のウェハであって、少なくとも1つの単位配列を含み、各前記単位配列は少なくとも2つの第1のダイを含む、第1のウェハと、
第2のウェハであって、少なくとも1つの第2のダイを含み、各前記第2のダイは前記単位配列(1つまたは複数)の少なくとも1つを覆い、各前記第2のダイと、その第2のダイに覆われる前記単位配列(1つまたは複数)内にある前記第1のダイの少なくとも1つとが、性能面で整合している、第2のウェハと、
を備え、
前記第1のウェハ上に第1の位置合わせマークが設けられ、前記第2のウェハ上に第2の位置合わせマークが設けられ、前記第1の位置合わせマークは前記第2の位置合わせマークに対応し、
前記第2のウェハが前記第1のウェハに接合される、
ウェハ接合構造。 - チップ接合構造であって、
少なくとも1つの単位配列であって、少なくとも2つの第1のダイを含む少なくとも1つの単位配列と、
少なくとも1つの第2のダイであって、前記少なくとも1つの単位配列を覆う少なくとも1つの第2のダイと、
を備え、
前記少なくとも1つの第2のダイと、その少なくとも1つの第2のダイに覆われる前記少なくとも1つの単位配列内にある前記第1のダイの少なくとも1つとが、性能面で整合しており、
前記少なくとも1つの第2のダイが、その少なくとも1つの第2のダイに覆われる前記少なくとも1つの単位配列に接合される、
チップ接合構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011042851.4 | 2020-09-28 | ||
CN202011042851.4A CN112151444B (zh) | 2020-09-28 | 2020-09-28 | 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构 |
PCT/CN2020/124162 WO2022062045A1 (zh) | 2020-09-28 | 2020-10-27 | 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023543035A true JP2023543035A (ja) | 2023-10-12 |
Family
ID=73896049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023519281A Pending JP2023543035A (ja) | 2020-09-28 | 2020-10-27 | ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230335504A1 (ja) |
JP (1) | JP2023543035A (ja) |
KR (1) | KR20230060528A (ja) |
CN (1) | CN112151444B (ja) |
WO (1) | WO2022062045A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113725175B (zh) * | 2021-08-30 | 2024-04-16 | 武汉新芯集成电路制造有限公司 | 集成电路芯片及制作方法、半导体装置 |
CN113990790B (zh) * | 2021-12-24 | 2022-03-18 | 湖北三维半导体集成创新中心有限责任公司 | 键合系统和键合方法 |
CN114678282B (zh) * | 2022-05-27 | 2022-08-02 | 湖北三维半导体集成创新中心有限责任公司 | 一种键合补偿方法及装置、芯片再布线方法、键合结构 |
CN118019355A (zh) * | 2022-11-09 | 2024-05-10 | 华为技术有限公司 | 多晶圆堆叠结构和制备方法 |
CN116682743B (zh) * | 2023-05-15 | 2024-01-23 | 珠海妙存科技有限公司 | 一种内存芯片封装方法、内存芯片以及集成电路系统 |
CN117457650B (zh) * | 2023-12-21 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 一种半导体集成器件及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274073A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 重ね合わせ露光方法及び露光システム |
US8786054B2 (en) * | 2009-11-16 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for integrated circuit alignment |
US8970043B2 (en) * | 2011-02-01 | 2015-03-03 | Maxim Integrated Products, Inc. | Bonded stacked wafers and methods of electroplating bonded stacked wafers |
CN104216234B (zh) * | 2013-06-05 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 光刻系统光源对称性的检测方法 |
CN104249992B (zh) * | 2013-06-28 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 晶片与晶片之间的对准方法 |
CN103985648B (zh) * | 2014-05-23 | 2017-01-04 | 格科微电子(上海)有限公司 | 半导体的晶圆级封装方法和半导体封装件 |
US9893058B2 (en) * | 2015-09-17 | 2018-02-13 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor device having reduced on-state resistance and structure |
US9978625B2 (en) * | 2016-06-01 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor method and associated apparatus |
CN109411449B (zh) * | 2018-11-21 | 2020-04-10 | 武汉新芯集成电路制造有限公司 | 晶圆组件及晶圆对准方法 |
CN110299318A (zh) * | 2019-07-01 | 2019-10-01 | 武汉新芯集成电路制造有限公司 | 晶圆对准方法 |
-
2020
- 2020-09-28 CN CN202011042851.4A patent/CN112151444B/zh active Active
- 2020-10-27 US US18/025,290 patent/US20230335504A1/en active Pending
- 2020-10-27 WO PCT/CN2020/124162 patent/WO2022062045A1/zh active Application Filing
- 2020-10-27 JP JP2023519281A patent/JP2023543035A/ja active Pending
- 2020-10-27 KR KR1020237011186A patent/KR20230060528A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN112151444A (zh) | 2020-12-29 |
KR20230060528A (ko) | 2023-05-04 |
WO2022062045A1 (zh) | 2022-03-31 |
US20230335504A1 (en) | 2023-10-19 |
CN112151444B (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023543035A (ja) | ウェハ整合設計方法、ウェハ接合構造およびチップ接合構造 | |
Beyne | The 3-D interconnect technology landscape | |
US11171075B2 (en) | Stacked microfluidic cooled 3D electronic-photonic integrated circuit | |
US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
US8283771B2 (en) | Multi-die integrated circuit device and method | |
US8293578B2 (en) | Hybrid bonding techniques for multi-layer semiconductor stacks | |
US11437376B2 (en) | Compact 3D stacked-CFET architecture for complex logic cells | |
US20240234424A1 (en) | Device Disaggregation For Improved Performance | |
US20090085217A1 (en) | Semiconductor device and method of making semiconductor device | |
EP3050101B1 (en) | Method for interconnecting stacked semiconductor devices | |
CN115461862A (zh) | 模块化堆叠硅封装组件 | |
CN113410223B (zh) | 芯片组及其制造方法 | |
US10509752B2 (en) | Configuration of multi-die modules with through-silicon vias | |
CN116034474A (zh) | 使用跨接管芯和管芯通孔形成管芯之间的互连件 | |
US9647028B2 (en) | Wafer on wafer stack method of forming and method of using the same | |
US11854987B2 (en) | Semiconductor packages with interconnection features in a seal region and methods for forming the same | |
Sisto et al. | Design And Sign-off Methodologies For Wafer-To-Wafer Bonded 3D-ICs At Advanced Nodes | |
US20240203925A1 (en) | Semiconductor package and method for manufacturing a semiconductor package | |
CN221352759U (zh) | 晶圆键合布局结构及三维集成电路芯片 | |
US11876078B2 (en) | Through-silicon via interconnection structure and methods for fabricating same | |
US20240203848A1 (en) | Semiconductor structures and method for manufacturing a semiconductor structure | |
US20230352415A1 (en) | Macrochip with interconnect stack for power delivery and signal routing | |
US20230069294A1 (en) | Multi-die communications couplings using a single bridge die | |
CN117174700A (zh) | 芯片及其制造方法、设计方法 | |
CN118335707A (zh) | 半导体封装、半导体装置以及用于制造半导体封装的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240625 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240924 |