CN105874737A - 极性码的速率匹配方法和速率匹配装置 - Google Patents

极性码的速率匹配方法和速率匹配装置 Download PDF

Info

Publication number
CN105874737A
CN105874737A CN201480072015.7A CN201480072015A CN105874737A CN 105874737 A CN105874737 A CN 105874737A CN 201480072015 A CN201480072015 A CN 201480072015A CN 105874737 A CN105874737 A CN 105874737A
Authority
CN
China
Prior art keywords
matrix
row
bits
replacement operator
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480072015.7A
Other languages
English (en)
Other versions
CN105874737B (zh
Inventor
沈晖
李斌
陈军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105874737A publication Critical patent/CN105874737A/zh
Application granted granted Critical
Publication of CN105874737B publication Critical patent/CN105874737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明实施例提供一种Polar码的速率匹配方法和速率匹配装置。该方法包括：对Polar码编码器输出的非系统Polar码进行基于矩阵的BRO交织得到交织比特；基于所述交织比特确定速率匹配的输出序列。本发明实施例对非系统Polar码进行基于矩阵的BRO交织，进而得到速率匹配的输出序列，这样交织后的序列结构更具随机性，能够降低FER，从而能够改善HARQ性能，保证数据传输的可靠性。

Description

极性码的速率匹配方法和速率匹配装置 技术领域
本发明实施例涉及编解码领域， 并且更具体地， 涉及 Polar码（极性码） 的速率匹配方法和速率匹配装置。 背景技术
通信系统通常釆用信道编码提高数据传输的可靠性， 保证通信的质量。 Polar码（极性码）是可以取得香农容量且具有低编译码复杂度的编码方式。 Polar码是一种线性块码。 其生成矩阵为 GN, 其编码过程为 x = u GN，这里 GN = BNF¾n， 码长 N=2n， n≥0。
1 0
这里 F BN是转置矩阵， 例如比特反转（bit reversal )矩阵 t
1 1
F®n是 F的克罗内克冪（ Kronecker power )， 定义为 F®11 = F ® F5^- "。 Polar 码 用 陪 集 码 可 以 表 示 为 (N,K, A,uA。) ， 其 编 码 过 程 为 ： XI N = UAGn (A)© UACGN (AC) , 这里 A为信息 （information ) 比特索引的集合， GN.(A)是 GN.中由集合 A中的索引对应的行得到的子矩阵， GN.(AC)是 GN.中 由集合 Ac中的索引对应的行得到的子矩阵。 是冻结 （frozen ) 比特， 其 数量为 (N-K)， 是已知比特。 为了简单， 这些冻结比特可以设为 0。
Polar 码可以釆用传统的随机 （准随机） 打孔的混合自动重传请求 ( HARQ, Hybrid Automatic Repeat Request )技术。 所谓的随机 (准随机） 打孔就是随机（准随机）地选择打孔的位置。 在接收端， 打孔处的 LLR置 为 0， 任然使用母码的译码模块和方法。 这种随机（准随机）打孔方式的误 帧率较高， HARQ性能较差。 发明内容
本发明实施例提供一种 Polar码的速率匹配方法和速率匹配装置， 能够 提高 Polar码的 HARQ性能。
第一方面， 提供了一种 Polar码的速率匹配方法， 包括： 将 Polar码编码 器输出的系统 Polar码分为系统比特和校验比特； 对所述系统比特进行基于 矩阵的 BRO 交织得到第一组交织比特， 对所述校验比特进行基于矩阵的 BRO 交织得到第二组交织比特； 基于所述第一组交织比特和所述第二组交 织比特确定速率匹配的输出序列。
结合第一方面， 在第一方面的一种实现方式中， 所述对所述系统比特进 行基于矩阵的 BR0交织得到第一组交织比特， 包括： 按行写入所述系统比 特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩阵的列进行第一置换操作 以得到第二矩阵， 所述第一置换操作是大小为 Μ2的 BR0操作； 对所述第 二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出比特，作为所述第一组交织比 特， 其中 Ml和 M2为正整数。
结合第一方面及其上述实现方式， 在第一方面的另一实现方式中， 所述 对所述系统比特进行基于矩阵的 BRO交织得到第一组交织比特， 包括： 按 列写入所述系统比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩阵的列 进行第一置换操作以得到第二矩阵，所述第一置换操作是大小为 Μ2的 BR0 操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置 换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的行读出比特， 作为 所述第一组交织比特， 其中 Ml和 M2为正整数。
结合第一方面及其上述实现方式， 在第一方面的另一实现方式中， 所述 对所述校验比特进行基于矩阵的 BRO交织得到第二组交织比特， 包括： 按 行写入所述校验比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩阵的列 进行第一置换操作以得到第二矩阵，所述第一置换操作是大小为 Μ2的 BRO 操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置 换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出比特， 作为 所述第二组交织比特。
结合第一方面及其上述实现方式， 在第一方面的另一实现方式中， 所述 对所述校验比特进行基于矩阵的 BRO交织得到第二组交织比特， 包括： 按 列写入所述校验比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩阵的列 进行第一置换操作以得到第二矩阵，所述第一置换操作是大小为 Μ2的 BRO 操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置 换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的行读出比特， 作为 所述第二组交织比特。
结合第一方面及其上述实现方式， 在第一方面的另一实现方式中， 所述 基于所述第一组交织比特和所述第二组交织比特确定速率匹配的输出序列， 包括： 将所述第一组交织比特和所述第二组交织比特顺序地写入循环緩冲器 中； 根据冗余版本确定所述速率匹配的输出序列在所述循环緩冲器中的起始 位置； 根据所述起始位置从所述循环緩冲器中读取所述速率匹配的输出序 列。
结合第一方面及其上述实现方式， 在第一方面的另一实现方式中， 所述 基于所述第一组交织比特和所述第二组交织比特确定速率匹配的输出序列， 包括： 将所述第一组交织比特和所述第二组交织比特顺序地组合为第三组交 织比特； 顺序截取或者重复提取所述第三组交织比特中的比特以获得速率匹 配的输出序列。
第二方面， 提供了一种 Polar码的速率匹配方法， 包括： 对 Polar码编码 器输出的非系统 Polar码进行基于矩阵的比特逆序 BRO交织得到交织比特； 基于所述交织比特确定速率匹配的输出序列。
结合第二方面， 在第二方面的一种实现方式中， 所述对 Polar码编码器 输出的 Polar码进行基于矩阵的 BRO交织得到交织比特， 包括： 按行写入所 述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵 的列进行第一置换操作以得到第二矩阵， 所述第一置换操作是大小为 Μ2的 B 0操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述 第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出比特， 作为所述交织比特， 其中 Ml和 M2为正整数。
结合第二方面及其上述实现方式， 在第二方面的另一实现方式中， 所述 对 Polar码编码器输出的 Polar码进行基于矩阵的 BRO交织得到交织比特， 包括：按列写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作 是大小为 Μ2的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到 第三矩阵， 所述第二置换操作是大小为 Ml的 BR0操作； 按照所述第三矩 阵的行读出比特， 作为所述交织比特， 其中 Ml和 M2为正整数。
第三方面， 提供了一种速率匹配装置， 包括： 分组单元， 用于将极性 Polar码编码器输出的系统 Polar码分为系统比特和校验比特； 交织单元， 用 于对所述系统比特进行基于矩阵的 BR0交织得到第一组交织比特， 对所述 校验比特进行基于矩阵的 BR0交织得到第二组交织比特； 确定单元， 用于 基于所述第一组交织比特和所述第二组交织比特确定速率匹配的输出序列。 结合第三方面， 在第三方面的一种实现方式中， 所述交织单元具体用于 按行写入待交织的比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩阵的 列进行第一置换操作以得到第二矩阵， 所述第一置换操作是大小为 Μ2 的 B O操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述 第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出比特， 其中 Ml和 M2为正整数。
结合第三方面及其上述实现方式， 在第三方面的另一实现方式中， 所述 交织单元具体用于按列写入待交织的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作 是大小为 Μ2的 BRO操作； 对所述第二矩阵的行进行第二置换操作以得到 第三矩阵， 所述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩 阵的行读出比特， 其中 Ml和 M2为正整数。
结合第三方面及其上述实现方式， 在第三方面的另一实现方式中， 所述 确定单元具体用于将所述第一组交织比特和所述第二组交织比特顺序地写 入循环緩冲器中，根据冗余版本确定速率匹配的输出序列在所述循环緩冲器 中的起始位置， 并根据所述起始位置从所述循环緩冲器中读取所述速率匹配 的输出序列。
结合第三方面及其上述实现方式， 在第三方面的另一实现方式中， 所述 确定单元具体用于将所述第一组交织比特和所述第二组交织比特顺序地组 合为第三组交织比特， 顺序截取或者重复提取所述第三组交织比特中的比特 以获得所述速率匹配的输出序列。
第四方面， 提供了一种 Polar码的速率匹配装置， 包括： 交织单元， 用 于对 Polar码编码器输出的非系统 Polar码进行基于矩阵的比特逆序 BRO交 织得到交织比特； 确定单元， 用于基于所述交织比特确定速率匹配的输出序 歹 |J。
结合第四方面， 在第四方面的一种实现方式中， 所述交织单元具体用于 按行写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所 述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作是大 小为 Μ2的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到第三 矩阵， 所述第二置换操作是大小为 Ml的 BR0操作； 按照所述第三矩阵的 列读出比特， 其中 Ml和 M2为正整数。
结合第四方面及其上述实现方式， 在第四方面的另一实现方式中， 所述 交织单元具体用于按列写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列 的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述 第一置换操作是大小为 Μ2的 BR0操作； 对所述第二矩阵的行进行第二置 换操作以得到第三矩阵， 所述第二置换操作是大小为 Ml的 BRO操作； 按 照所述第三矩阵的行读出比特， 其中 Ml和 M2为正整数。
第五方面， 提供了一种无线通信装置， 包括极性 Polar码编码器、 如上 所述的速率匹配装置和发射机。
本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列，这样交织后的序列结构更具随机性，能够降低 FER( Frame Error Rate, 误帧率）， 从而能够改善 HARQ性能， 保证数据传输的可靠性。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例或现有技 术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图 仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造 性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1示出了本发明实施例的无线通信系统。
图 2示出了在无线通信环境中执行 Polar码的处理方法的系统。
图 3是本发明一个实施例的 Polar码的速率匹配方法的流程图。
图 4是本发明另一实施例的极性 Polar码的速率匹配方法的流程图。 图 5是本发明一个实施例的速率匹配装置的框图。
图 6是本发明另一实施例的速率匹配装置的框图。
图 7是在无线通信系统中有助于执行 Polar码的处理方法的接入终端的 示意图。
图 8是在无线通信环境中有执行 Polar码的处理方法的系统的示意图。 图 9示出在无线通信环境中能够使用 Polar码的速率匹配方法的系统。 图 10示出在无线通信环境中能够使用 Polar码的速率匹配方法的系统。 具体实施方式 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是 全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有作出创 造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
在本说明书中使用的术语 "部件"、 "模块"、 "系统 "等用于表示计算机 相关的实体、 硬件、 固件、 硬件和软件的组合、 软件、 或执行中的软件。 例 如， 部件可以是但不限于， 在处理器上运行的进程、 处理器、 对象、 可执行 文件、 执行线程、 程序和 /或计算机。 通过图示， 在计算设备上运行的应用和 计算设备都可以是部件。一个或多个部件可驻留在进程和 /或执行线程中，部 件可位于一个计算机上和 /或分布在两个或更多个计算机之间。此外，这些部 件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如 才艮据具有一个或多个数据分组 (例如来自与本地系统、 分布式系统和 /或网络 间的另一部件交互的二个部件的数据， 例如通过信号与其它系统交互的互联 网）的信号通过本地和 /或远程进程来通信。
此外， 结合接入终端描述了各个实施例。 接入终端也可以称为系统、 用 户单元、 用户站、 移动站、 移动台、 远方站、 远程终端、 移动设备、 用户终 端、 终端、 无线通信设备、 用户代理、 用户装置或 UE ( User Equipment, 用 户设备）。 接入终端可以是蜂窝电话、 无绳电话、 SIP ( Session Initiation Protocol, 会话启动协议）电话、 WLL ( Wireless Local Loop, 无线本地环路） 站、 PDA ( Personal Digital Assistant, 个人数字处理）、 具有无线通信功能的 手持设备、 计算设备或连接到无线调制解调器的其它处理设备。 此外， 结合 基站描述了各个实施例。 基站可用于与移动设备通信， 基站可以是 GSM ( Global System of Mobile communication, 全球移动通讯 )或 CDMA ( Code Division Multiple Access, 码分多址)中的 BTS ( Base Transceiver Station, 基 站）， 也可以是 WCDMA ( Wideband Code Division Multiple Access, 宽带码 分多址） 中的 NB ( NodeB, 基站）， 还可以是 LTE ( Long Term Evolution, 长期演进） 中的 eNB或 eNodeB ( Evolutional Node B， 演进型基站）， 或者 中继站或接入点， 或者未来 5G网络中的基站设备等。
此外， 本发明的各个方面或特征可以实现成方法、 装置或使用标准编程 和 /或工程技术的制品。 本申请中使用的术语 "制品"涵盖可从任何计算机可 读器件、 载体或介质访问的计算机程序。 例如， 计算机可读介质可以包括， 但不限于:磁存储器件（例如，硬盘、软盘或磁带等），光盘（例如， CD( Compact Disk, 压缩盘）、 DVD ( Digital Versatile Disk, 数字通用盘）等）， 智能卡和 闪存器件 （^列 口， EPROM ( Erasable Programmable Read-Only Memory, 可 擦写可编程只读存储器）、 卡、 棒或钥匙驱动器等）。 另外， 本文描述的各种 存储介质可代表用于存储信息的一个或多个设备和 /或其它机器可读介质。术 语 "机器可读介质"可包括但不限于， 无线信道和能够存储、 包含和 /或承载 指令和 /或数据的各种其它介质。
现在， 参照图 1， 示出根据本文所述的各个实施例的无线通信系统 100。 系统 100包括基站 102， 后者可包括多个天线组。 例如， 一个天线组可包括 天线 104和 106，另一个天线组可包括天线 108和 110，附加组可包括天线 112 和 114。 对于每个天线组示出了 2个天线， 然而可对于每个组使用更多或更 少的天线。 基站 102可附加地包括发射机链和接收机链， 本领域普通技术人 员可以理解，它们均可包括与信号发送和接收相关的多个部件（例如处理器、 调制器、 复用器、 解调器、 解复用器或天线等）。
基站 102可以与一个或多个接入终端 （例如接入终端 116和接入终端
122 )通信。 然而， 可以理解， 基站 102可以与类似于接入终端 116和 122 的基本上任意数目的接入终端通信。接入终端 116和 122可以是例如蜂窝电 话、 智能电话、 便携式电脑、 手持通信设备、 手持计算设备、 卫星无线电装 置、 全球定位系统、 PDA和 /或用于在无线通信系统 100上通信的任意其它 适合设备。 如图所示， 接入终端 116与天线 112和 114通信， 其中天线 112 和 114通过前向链路 118向接入终端 116发送信息， 并通过反向链路 120从 接入终端 116接收信息。 此外， 接入终端 122与天线 104和 106通信， 其中 天线 104和 106通过前向链路 124向接入终端 122发送信息， 并通过反向链 路 126从接入终端 122接收信息。 在 FDD ( Frequency Division Duplex, 频 分双工） 系统中， 例如， 前向链路 118可利用与反向链路 120所使用的不同 频带， 前向链路 124可利用与反向链路 126所使用的不同频带。 此外， 在 TDD ( Time Division Duplex, 时分双工）系统中， 前向链路 118和反向链路 120可使用共同频带， 前向链路 124和反向链路 126可使用共同频带。
被设计用于通信的每组天线和 /或区域称为基站 102的扇区。例如，可将 天线组设计为与基站 102覆盖区域的扇区中的接入终端通信。在通过前向链 路 118和 124的通信中，基站 102的发射天线可利用波束成形来改善针对接 入终端 116和 122的前向链路 118和 124的信噪比。 此外， 与基站通过单个 天线向它所有的接入终端发送相比，在基站 102利用波束成形向相关覆盖区 域中随机分散的接入终端 116和 122发送时， 相邻小区中的移动设备会受到 较少的干 4尤。
在给定时间， 基站 102、 接入终端 116和 /或接入终端 122可以是发送无 线通信装置和 /或接收无线通信装置。 当发送数据时， 发送无线通信装置 可 对数据进行编码以用于传输。具体地，发送无线通信装置可具有（例如生成、 获得、 在存储器中保存等）要通过信道发送至接收无线通信装置的一定数目 的信息比特。 这种信息比特可包含在数据的传输块（或多个传输块） 中， 其 可被分段以产生多个代码块。 此外， 发送无线通信装置可使用 Polar码编码 器（未示出）来对每个代码块编码。
现在转到图 2， 示出在无线通信环境中执行 Polar码的处理方法的系统 200。 系统 200包括无线通信装置 202，该无线通信装置 202被显示为经由信 道发送数据。 尽管示出为发送数据， 但无线通信装置 202还可经由信道接收 数据（例如， 无线通信装置 202可同时发送和接收数据， 无线通信装置 202 可以在不同时刻发送和接收数据， 或其组合等）。 无线通信装置 202例如可 以是基站（例如图 1的基站 102等）、 接入终端 （例如图 1的接入终端 116、 图 1的接入终端 122等）等。
无线通信装置 202可包括 Polar码编码器 204、 速率匹配装置 205和发 射机 206。
其中， Polar码编码器 204用于对要传送的数据进行编码， 得到相应的 Polar码。
如果 Polar码编码器 204编码后的 Polar码为系统码， 则速率匹配装置 205可用于将 Polar码编码器 204输出的系统 Polar码分为系统比特和校验比 特， 对系统比特进行基于矩阵的 BRO交织得到第一组交织比特， 对校验比 特进行基于矩阵的 BRO交织得到第二组交织比特， 然后基于第一组交织比 特和第二组交织比特确定速率匹配的输出序列。
如果 Polar码编码器 204编码后的 Polar码为非系统码，则速率匹配装置 205可用于对非系统 Polar码整体进行基于矩阵的 BRO交织以得到交织比特， 然后基于交织比特确定速率匹配的输出序列。
此外，发射机 206可随后在信道上传送经过速率匹配装置 205处理后的 速率匹配的输出序列。 例如， 发射机 206可以将相关数据发送到其它不同的 无线通信装置 （未示出）。
本发明实施例中， Polar码编码器 204编码后的 Polar码若为系统码， 则 可称为系统 Polar码； 若为非系统码， 则可称为非系统 Polar码。
一般地， 系统码是指其生成矩阵 G具有如下形式的码或其等价码：
G=[Ik , P] ,
其中 Ik为 k阶单位矩阵， P为校验矩阵。
除了系统码之外的码可称为非系统码。
图 3是本发明一个实施例的 Polar码的速率匹配方法的流程图。 图 3的 方法由 Polar码的编码和发射端 （如图 2的速率匹配装置 205 )执行。
301， 将系统 Polar码分为系统比特和校验比特。
系统比特是对应于上述生成矩阵 G中的单位矩阵 Ik部分的比特， 校验 比特是对应于上述生成矩阵 G中的校验矩阵 P部分的比特。
302，对系统比特进行基于矩阵的 BRO交织得到第一组交织比特（ Setl )， 对校验比特进行基于矩阵的 BRO交织得到第二组交织比特（ Set2 )。
303，基于第一组交织比特和第二组交织比特确定速率匹配的输出序列。 本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列， 这样交织后的序列结构更具随机性， 能够降低 FER， 从而能够 改善 HARQ性能， 保证数据传输的可靠性。
另外， 由于交织处理对系统比特和校验比特的最小距离的影响不同， 对 系统比特和校验比特分开进行交织， 能够进一步提高交织后的比特的最小距 离， 从而改善了 Polar码的速率匹配性能。
本发明实施例的基于矩阵的 BRO 交织可利用 Matrix— BRO 交织器。
Matrix— BRO交织器具有 Ml行 χΜ2列的矩阵空间，其中 Ml、 Μ2为正整数。 ^^设待交织的比特长度为 Ml Μ2， Matrix— BRO交织器可以首先按行写入该 待交织的比特以形成 Ml行 χΜ2列的第一矩阵。 然后， Matrix— BRO交织器 可对第一矩阵的列进行第一置换操作以得到第二矩阵，该第一置换操作为大 小为 M2的 BRO操作：
c(i)= BRO( i , M2) , i=l,2, ...
然后， Matrix— BRO 交织器可对第二矩阵的行进行第二置换操作以得到 第三矩阵， 该第二置换操作为大小为 Ml的 BRO操作： nr(i)= BRO( i , Ml) , i二 1,2, ...
Matrix— BRO交织器可按照所述第二矩阵的列读出比特，作为交织结果。 作为等价的处理方式， Matrix— BRO 交织器可以首先按列写入该待交织 的比特以形成 Ml行 χΜ2列的第一矩阵。 然后， Matrix— BRO交织器可对第 一矩阵的列进行第一置换操作以得到第二矩阵， 该第一置换操作为大小为 M2的比特逆序 BRO操作：
c(i)= BRO( i , M2), i=l,2, ...
然后， Matrix— BRO 交织器可对第二矩阵的行进行第二置换操作以得到 第三矩阵， 该第二置换操作为大小为 Ml的比特逆序 BRO操作：
nr(i)= BRO( i , Ml) , i=l,2" ..
Matrix— BRO交织器可按照所述第二矩阵的行读出比特，作为交织结果。 另外， 本发明实施例对上述置换操作的顺序不作限制， 例如也可以先对 行进行置换， 然后再对列进行置换。 这样的等价处理方式也落入本发明实施 例的范围内。
当 Ml是 2的整数冪， 即 M1=2S， s为正整数的时候： BRO(i， Ml) 可 以通过如下方式得到： （ 1 )将 i表示成二进制数（bQ， b1; ... ,bs ) (2)将该二 进制数逆序得到 （bs， bs-1,... ,b!, bo, ) (3)将逆序后的二进制数转换成十进制 数， 该二进制数即为 BRO(i， Ml)的值。
当 Ml不是 2的整数冪的时候， 通过对 Ml是 2的整数冪情况下的映射 剪枝（prune )得到。
例如，作为一个实施例，在步骤 302中对系统比特进行基于矩阵的 BRO 交织得到第一组交织比特时， 可按行（或者按列）写入系统比特以形成 Ml 行 χΜ2列的第一矩阵； 对第一矩阵的列进行第一置换操作以得到第二矩阵， 该第一置换操作是大小为 Μ2的 BRO操作； 然后对第二矩阵的行进行第二 置换操作以得到第三矩阵， 该第二置换操作是大小为 Ml的 BRO操作； 按 照第三矩阵的列 （或者按行）读出比特， 作为第一组交织比特， 其中 Ml和 M2为正整数。
可选地， 作为另一实施例， 在步骤 302 中对校验比特进行基于矩阵的 B O 交织得到第二组交织比特时， 可按行（或者按列） 写入校验比特以形 成 Ml行 χΜ2列的第一矩阵；对第一矩阵的列进行第一置换操作以得到第二 矩阵， 该第一置换操作是大小为 Μ2的 BRO操作； 然后对第二矩阵的行进 行第二置换操作以得到第三矩阵， 该第二置换操作是大小为 Ml的 BRO操 作； 按照第三矩阵的列 （或者按行）读出比特， 作为第二组交织比特， 其中 Ml和 M2为正整数。
可选地， 作为另一实施例， 在步骤 303中基于第一组交织比特和第二组 交织比特确定速率匹配的输出序列时， 可利用循环緩冲器（Circular Buffer )。 具体地， 可首先将第一组交织比特和第二组交织比特顺序地写入循环緩冲器 中， 即先将第一组交织比特写入循环緩冲器， 再将第二组交织比特写入循环 緩冲器。 然后， 可根据冗余版本（RV， Redundancy Version )确定速率匹配 的输出序列在循环緩冲器中的起始位置， 并根据起始位置从循环緩冲器中读 取比特作为速率匹配的输出序列。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 假设对系统比特交织得到的第一组交 织比特为 Setl， 对校验比特交织得到的第二组交织比特为 Set2。 将 Setl在 Set2之前写入循环緩冲器，可以使得速率匹配的输出序列中能更多地保留系 统比特， 由此可以提高 Polar码的 HARQ性能。
可选地， 作为另一实施例， 在步骤 303中基于第一组交织比特和第二组 交织比特确定速率匹配的输出序列时， 可将第一组交织比特（Setl )和第二 组交织比特（Set2 )顺序地组合为第三组交织比特（Set3 )， 即在 Set3 中， Setl 的所有比特在 Set2 的所有比特之前。 然后， 可顺序截取或者重复提取 Set3中的比特以获得每次重传所需的速率匹配的输出序列。 例如， 当需要重 传的比特的长度 La短于 Set3的长度 Lb时， 可以从 Set3中截取长度为 La 的部分比特作为速率匹配的输出序列。 再例如， 当需要重传的比特的长度 La长于 Set3的长度 Lb时， 可以在读取 Set3的所有比特之后， 从头开始再 次读取 Set3的比特，如此重复直至读取到长度为 La的速率匹配的输出序歹 >J。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 因此， 将对系统比特交织得到的第一 组交织比特 Setl放在对校验比特交织得到的第二组交织比特 Set2之前， 组 合为第三组交织比特 Set3，这样可以在最终得到的速率匹配的输出序列中更 多地保留系统比特， 从而提高 Polar码的 HARQ性能。
图 4是本发明另一实施例的极性 Polar码的速率匹配方法的流程图。 图
4的方法由 Polar码的编码和发射端 （如图 2的速率匹配装置 205 )执行。 401，对 Polar码编码器输出的非系统 Polar码进行基于矩阵的 BRO交织 得到交织比特。
402， 基于交织比特确定速率匹配的输出序列。
本发明实施例对非系统的 Polar码整体进行基于矩阵的 BRO交织，交织 后的比特的最小距离有所提高， 从而改善了 Polar码的速率匹配性能。
可选地， 作为一个实施例， 在步骤 401中对非系统的 Polar码进行基于 矩阵的 BRO交织以得到交织比特时， 可按行（或者按列）写入非系统 Polar 码的比特以形成 Ml行 χΜ2列的第一矩阵；对第一矩阵的列进行第一置换操 作以得到第二矩阵， 该第一置换操作是大小为 Μ2的 BRO操作； 对第二矩 阵的行进行第二置换操作以得到第三矩阵， 该第二置换操作是大小为 Ml的 BRO操作； 按照第三矩阵的列 （或者按行）读出比特， 作为交织比特， 其 中 Ml和 M2为正整数。
可选地， 作为另一实施例， 在步骤 402中， 可将交织比特写入循环緩冲 器中， 根据冗余版本确定速率匹配的输出序列在循环緩冲器中的起始位置， 根据起始位置从循环緩冲器中读取速率匹配的输出序列。
可选地， 作为另一实施例， 在步骤 402中， 可顺序截取或者重复提取交 织比特中的比特以获得每次重传所需的速率匹配的输出序列。
本发明实施例对非系统的 Polar码进行整体交织， 交织后的比特的最小 距离有所提高， 从而改善了 Polar码的速率匹配性能。
图 5是本发明一个实施例的速率匹配装置的框图。 图 5的速率匹配装置
500可以位于基站或用户设备， 包括分组单元 501、 交织单元 502和确定单 元 503。
分组单元 501将系统 Polar码分为系统比特和校验比特。 交织单元 502 对系统比特进行基于矩阵的 BRO交织得到第一组交织比特， 对校验比特进 行基于矩阵的 BRO交织得到第二组交织比特。 确定单元 503基于第一组交 织比特和第二组交织比特确定速率匹配的输出序列。
本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列， 这样交织后的序列结构更具随机性， 能够降低 FER， 从而能够 改善 HARQ性能， 保证数据传输的可靠性。
另外， 由于交织处理对系统比特和校验比特的最小距离的影响不同， 对 系统比特和校验比特分开进行交织， 能够进一步提高交织后的比特的最小距 离， 从而改善了 Polar码的速率匹配性能。
可选地，作为一个实施例，交织单元 502可以釆用 Matrix— BRO交织器。 可选地， 作为一个实施例， 交织单元 502可以按行（或者按列）写入待 交织的比特（如系统比特或校验比特）以形成 Ml行 χΜ2列的第一矩阵； 对 第一矩阵的列进行第一置换操作以得到第二矩阵， 该第一置换操作是大小为
Μ2的 BRO操作； 对第二矩阵的行进行第二置换操作以得到第三矩阵， 该第 二置换操作是大小为 Ml的 BRO操作； 按照第三矩阵的列 （或者按行）读 出比特， 其中 Ml和 M2为正整数。
可选地， 作为另一实施例， 确定单元 503可以将第一组交织比特和第二 组交织比特顺序地写入循环緩冲器中，根据冗余版本确定速率匹配的输出序 列在循环緩冲器中的起始位置， 并根据起始位置从循环緩冲器中读取速率匹 配的输出序列。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 假设对系统比特交织得到的第一组交 织比特为 Setl， 对校验比特交织得到的第二组交织比特为 Set2。 将 Setl在 Set2之前写入循环緩冲器，可以使得速率匹配的输出序列中能更多地保留系 统比特， 由此可以提高 Polar码的 HARQ性能。
可选地， 作为另一实施例， 确定单元 503可以将第一组交织比特和第二 组交织比特顺序地组合为第三组交织比特， 顺序截取或者重复提取第三组交 织比特中的比特以获得速率匹配的输出序列。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 因此， 将对系统比特交织得到的第一 组交织比特 Setl放在对校验比特交织得到的第二组交织比特 Set2之前， 组 合为第三组交织比特 Set3，这样可以在最终得到的速率匹配的输出序列中更 多地保留系统比特， 从而提高 Polar码的 HARQ性能。
图 6是本发明另一实施例的速率匹配装置的框图。 图 6的速率匹配装置 600可以位于基站或用户设备， 包括交织单元 601和确定单元 602。
交织单元 601对非系统 Polar码进行基于矩阵的 BRO交织以得到交织比 特。 确定单元 502基于交织比特确定速率匹配的输出序列。
本发明实施例对非系统的 Polar码整体进行基于矩阵的 BRO交织，交织 后的比特的最小距离有所提高， 从而改善了 Polar码的速率匹配性能。 可选地， 作为一个实施例， 交织单元 601可按行（或者按列）写入待交 织的比特（即非系统 Polar码的比特 ) 以形成 Ml行 χΜ2列的第一矩阵； 对 第一矩阵的列进行第一置换操作以得到第二矩阵， 该第一置换操作是大小为 Μ2的 BR0操作； 对第二矩阵的行进行第二置换操作以得到第三矩阵， 该第 二置换操作是大小为 Ml的 BRO操作； 按照第三矩阵的列 （或者按行）读 出比特， 其中 Ml和 M2为正整数。
可选地， 作为另一实施例， 确定单元 602可以将交织比特写入循环緩冲 器中， 根据冗余版本确定速率匹配的输出序列在循环緩冲器中的起始位置， 并根据起始位置从循环緩冲器中读取速率匹配的输出序列。
可选地， 作为另一实施例， 确定单元 602可以顺序截取或者重复提取交 织比特中的比特以获得速率匹配的输出序列。
图 7是在无线通信系统中有助于执行前述 Polar码的处理方法的接入终 端 700的示意图。 接入终端 700包括接收机 702， 接收机 702用于从例如接 收天线（未示出）接收信号， 并对所接收的信号执行典型的动作（例如过滤、 放大、 下变频等）， 并对调节后的信号进行数字化以获得釆样。 接收机 702 可以是例如 MMSE (最小均方误差， Minimum Mean- Squared Error )接收机。 接入终端 700还可包括解调器 704， 解调器 704可用于解调所接收的符号并 将它们提供至处理器 706用于信道估计。处理器 706可以是专用于分析由接 收机 702接收的信息和 /或生成由发射机 716发送的信息的处理器、用于控制 接入终端 700的一个或多个部件的处理器、和 /或用于分析由接收机 702接收 的信息、生成由发射机 716发送的信息并控制接入终端 700的一个或多个部 件的控制器。
接入终端 700 可以另外包括存储器 708， 后者可操作地耦合至处理器 706， 并存储以下数据： 要发送的数据、 接收的数据以及与执行本文所述的 各种动作和功能相关的任意其它适合信息。 存储器 708可附加地存储 Polar 码处理的相关的协议和 /或算法。
可以理解， 本文描述的数据存储装置 （例如存储器 708 )可以是易失性 存储器或非易失性存储器， 或可包括易失性和非易失性存储器两者。 通过示 例但不是限制性的， 非易失性存储器可包括： ROM ( Read-Only Memory , 只读存储器）、 PROM ( Programmable ROM, 可编程只读存储器）、 EP OM ( Erasable PROM， 可擦除可编程只读存储器）、 EEP OM ( Electrically EP OM, 电可擦除可编程只读存储器）或闪存。 易失性存储器可包括： RAM ( andom Access Memory, 随机存取存储器）， 其用作外部高速緩存。 通过 示例性但不是限制性说明，许多形式的 RAM可用，例如 SRAM( Static RAM, 静态随机存取存储器）、 DRAM ( Dynamic RAM, 动态随机存取存储器）、 SDRAM ( Synchronous DRAM, 同步动态随机存取存储器）、 DDR SDRAM ( Double Data Rate SDRAM, 双倍数据速率同步动态随机存取存储器）、 ESDRAM ( Enhanced SDRAM,增强型同步动态随机存取存储器）、 SLDRAM ( Synchlink DRAM, 同步连接动态随机存取存储器）和 DR RAM ( Direct Rambus RAM, 直接内存总线随机存取存储器）。 本文描述的系统和方法的 存储器 708旨在包括但不限于这些和任意其它适合类型的存储器。
实际的应用中， 接收机 702还可以耦合至速率匹配设备 710。 速率匹配 设备 710可基本类似于图 2的速率匹配装置 205， 此外， 接入终端 700还可 包括 Polar码编码器 712。 Polar码编码器 712基本类似于图 2的 Polar码编 码器 204。
如果 Polar码编码器 712编码得到系统 Polar码， 则速率匹配设备 710 可以用于将系统 Polar码分为系统比特和校验比特， 对系统比特进行基于矩 阵的 BRO交织得到第一组交织比特（ Setl )，对校验比特进行基于矩阵的 BRO 交织得到第二组交织比特（ Set2 )，基于第一组交织比特和第二组交织比特确 定速率匹配的输出序列。
本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列， 这样交织后的序列结构更具随机性， 能够降低 FER， 从而能够 改善 HARQ性能， 保证数据传输的可靠性。
另外， 由于交织处理对系统比特和校验比特的最小距离的影响不同， 对 系统比特和校验比特分开进行交织， 能够进一步提高交织后的比特的最小距 离， 从而改善了 Polar码的速率匹配性能。。
另一方面，如果 Polar码编码器 712编码得到非系统 Polar码，则速率匹 配设备 710可以用于对非系统 Polar码整体进行基于矩阵的 BRO交织以得到 交织比特， 基于交织比特确定速率匹配的输出序列。
本发明实施例对非系统的 Polar码整体进行基于矩阵的 BRO交织，交织 后的比特的最小距离有所提高， 从而改善了 Polar码的速率匹配性能。
速率匹配设备 710中所釆用的交织处理可包括按行（或者按列）写入待 交织的比特以形成 Ml行 χΜ2列的第一矩阵；对第一矩阵的列进行第一置换 操作以得到第二矩阵， 该第一置换操作是大小为 Μ2的 BR0操作； 对第二 矩阵的行进行第二置换操作以得到第三矩阵， 该第二置换操作是大小为 Ml 的 BRO操作； 按照第三矩阵的列读出比特， 其中 Ml和 M2为正整数。
可选地， 作为另一实施例， 速率匹配设备 710在基于第一组交织比特和 第二组交织比特确定速率匹配的输出序列时， 可利用循环緩冲器。 具体地， 速率匹配设备 710可首先将第一组交织比特和第二组交织比特顺序地写入循 环緩冲器中， 即先将第一组交织比特写入循环緩冲器， 再将第二组交织比特 写入循环緩冲器。 然后， 可根据冗余版本确定速率匹配的输出序列在循环緩 冲器中的起始位置， 并根据起始位置从循环緩冲器中读取比特作为速率匹配 的输出序列。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 假设对系统比特交织得到的第一组交 织比特为 Setl， 对校验比特交织得到的第二组交织比特为 Set2。 将特 Setl 在 Set2之前写入循环緩冲器，可以使得速率匹配的输出序列中能更多地保留 系统比特， 由此可以提高 Polar码的 HARQ性能。
可选地， 作为另一实施例， 速率匹配设备 710在基于第一组交织比特和 第二组交织比特确定速率匹配的输出序列时， 可将第一组交织比特（Setl ) 和第二组交织比特（ Set2 )顺序地组合为第三组交织比特（ Set3 )， 即在 Set3 中， Setl 的所有比特在 Set2的所有比特之前。 然后， 可顺序截取或者重复 提取 Set3中的比特以获得每次重传所需的速率匹配的输出序列。例如， 当需 要重传的比特的长度 La短于 Set3的长度 Lb时， 可以从 Set3中截取长度为 La 的部分比特作为速率匹配的输出序列。 再例如， 当需要重传的比特的长 度 La长于 Set3的长度 Lb时， 可以在读取 Set3的所有比特之后， 从头开始 再次读取 Set3的比特， 如此重复直至读取到长度为 La的速率匹配的输出序 歹 |J。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 因此， 将对系统比特交织得到的第一 组交织比特 Setl放在对校验比特交织得到的第二组交织比特 Set2之前， 组 合为第三组交织比特 Set3，这样可以在最终得到的速率匹配的输出序列中更 多地保留系统比特， 从而提高 Polar码的 HARQ性能。 可选地， 作为另一实施例， 速率匹配设备 710在基于交织比特确定速率 匹配的输出序列时， 可将交织比特写入循环緩冲器中， 根据冗余版本确定速 率匹配的输出序列在循环緩冲器中的起始位置，根据起始位置从循环緩冲器 中读取速率匹配的输出序列。
可选地， 作为另一实施例， 速率匹配设备 710在基于交织比特确定速率 匹配的输出序列时， 可顺序截取或者重复提取交织比特中的比特以获得每次 重传所需的速率匹配的输出序列。
此外，接入终端 700还可以包括调制器 714和发射机 716，该发射机 716 用于向例如基站、 另一接入终端等发送信号。 尽管示出与处理器 706分离， 但是可以理解， Polar码编码器 712， 速率匹配设备 710和 /或调制器 714可 以是处理器 706或多个处理器（未示出） 的一部分。
图 8是在无线通信环境中有执行前述 Polar码的处理方法的系统 800的 示意图。 系统 800包括基站 802 (例如接入点， NodeB或 eNB等），基站 802 具有通过多个接收天线 806从一个或多个接入终端 804接收信号的接收机 810， 以及通过发射天线 808向一个或多个接入终端 804发射信号的发射机
824。 接收机 810可以从接收天线 806接收信息， 并且可操作地关联至对接 收信息进行解调的解调器 812。 通过相对于图 7描述的处理器类似的处理器
814来分析所解调的符号， 该处理器 814连接至存储器 816， 该存储器 816 用于存储要发送至接入终端 804 (或不同的基站（未示出））的数据或从接入 终端 804 (或不同的基站 （未示出））接收的数据和 /或与执行本文所述的各 个动作和功能相关的任意其它适合信息。 处理器 814还可耦合至 Polar码编 码器 818和速率匹配装置 820。
根据本发明实施例的一个方面， 该速率匹配装置 820可以用于将 Polar 码编码器 818输出的系统 Polar码分为系统比特和校验比特， 对系统比特进 行交织得到第一组交织比特（ Setl )，对校验比特进行交织得到第二组交织比 特（ Set2 )，基于第一组交织比特和第二组交织比特确定速率匹配的输出序列。
本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列， 这样交织后的序列结构更具随机性， 能够降低 FER， 从而能够 改善 HARQ性能， 保证数据传输的可靠性。
另外， 由于交织处理对系统比特和校验比特的最小距离的影响不同， 对 系统比特和校验比特分开进行交织， 能够进一步提高交织后的比特的最小距 离， 从而改善了 Polar码的速率匹配性能。。
根据本发明实施例的另一方面， 该速率匹配装置 820 可以用于对 Polar 码编码器 712输出的非系统 Polar码整体进行基于矩阵的 BRO交织以得到交 织比特， 基于交织比特确定速率匹配的输出序列。
本发明实施例对非系统的 Polar码整体进行基于矩阵的 BRO交织，交织 后的比特的最小距离有所提高， 从而改善了 Polar码的速率匹配性能。
可选地，作为一个实施例，速率匹配装置 820的交织处理可包括按行（或 者按列 )写入待交织的比特以形成 Ml行 χΜ2列的第一矩阵； 对第一矩阵的 列进行第一置换操作以得到第二矩阵，该第一置换操作是大小为 Μ2的 BRO 操作； 对第二矩阵的行进行第二置换操作以得到第三矩阵， 该第二置换操作 是大小为 Ml的 BRO操作； 按照第三矩阵的列 （或者按行）读出比特， 其 中 Ml和 M2为正整数。
可选地， 作为另一实施例， 速率匹配装置 820在基于第一组交织比特和 第二组交织比特确定速率匹配的输出序列时， 可利用循环緩冲器。 具体地， 速率匹配装置 820可首先将第一组交织比特和第二组交织比特顺序地写入循 环緩冲器中， 即先将第一组交织比特写入循环緩冲器， 再将第二组交织比特 写入循环緩冲器。 然后， 可根据冗余版本确定速率匹配的输出序列在循环緩 冲器中的起始位置， 并根据起始位置从循环緩冲器中读取比特作为速率匹配 的输出序列。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 假设对系统比特交织得到的第一组交 织比特为 Setl， 对校验比特交织得到的第二组交织比特为 Set2。 将特 Setl 在 Set2之前写入循环緩冲器，可以使得速率匹配的输出序列中能更多地保留 系统比特， 由此可以提高 Polar码的 HARQ性能。
可选地， 作为另一实施例， 速率匹配装置 820在基于第一组交织比特和 第二组交织比特确定速率匹配的输出序列时， 可将第一组交织比特（Setl ) 和第二组交织比特（ Set2 )顺序地组合为第三组交织比特（ Set3 )， 即在 Set3 中， Setl 的所有比特在 Set2的所有比特之前。 然后， 可顺序截取或者重复 提取 Set3中的比特以获得每次重传所需的速率匹配的输出序列。例如， 当需 要重传的比特的长度 La短于 Set3的长度 Lb时， 可以从 Set3中截取长度为 La 的部分比特作为速率匹配的输出序列。 再例如， 当需要重传的比特的长 度 La长于 Set3的长度 Lb时， 可以在读取 Set3的所有比特之后， 从头开始 再次读取 Set3的比特， 如此重复直至读取到长度为 La的速率匹配的输出序 歹 |J。
在 Polar码的 HARQ过程中， 系统比特和校验比特的重要性是不同的， 具体地， 系统比特比校验比特更重要。 因此， 将对系统比特交织得到的第一 组交织比特 Setl在对校验比特交织得到的第二组交织比特 Set2之前组合为 第三组交织比特 Set3，这样可以在最终得到的速率匹配的输出序列中更多地 保留系统比特， 从而提高 Polar码的 HARQ性能。
可选地， 作为另一实施例， 速率匹配装置 820在基于交织比特确定速率 匹配的输出序列时， 可将交织比特写入循环緩冲器中， 根据冗余版本确定速 率匹配的输出序列在循环緩冲器中的起始位置，根据起始位置从循环緩冲器 中读取速率匹配的输出序列。
可选地， 作为另一实施例， 速率匹配装置 820在基于交织比特确定速率 匹配的输出序列时， 可顺序截取或者重复提取交织比特中的比特以获得每次 重传所需的速率匹配的输出序列。
此外， 在系统 800中， 调制器 822可以对帧进行复用以用于发射机 824 通过天线 808发送到接入终端 804尽管示出为与处理器 814分离，但是可以 理解， Polar码编码器 818、 速率匹配装置 820和 /或调制器 822可以是处理 器 814或多个处理器（未示出） 的一部分。
可以理解的是， 本文描述的这些实施例可以用硬件、 软件、 固件、 中间 件、 微码或其组合来实现。 对于硬件实现， 处理单元可以实现在一个或多个 ASIC ( Application Specific Integrated Circuits, 专用集成电路）、 DSP ( Digital Signal Processing, 数字信号处理器）、 DSPD ( DSP Device, 数字信号处理设 备）、 PLD ( Programmable Logic Device， 可编程逻辑设备）、 FPGA ( Field-Programmable Gate Array, 现场可编程门阵列）、 处理器、 控制器、 微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
当在软件、 固件、 中间件或微码、 程序代码或代码段中实现实施例时， 它们可存储在例如存储部件的机器可读介质中。 代码段可表示过程、 函数、 子程序、 程序、 例程、 子例程、 模块、 软件分组、 类、 或指令、 数据结构或 程序语句的任意组合。 代码段可通过传送和 /或接收信息、 数据、 自变量、 参 数或存储器内容来稿合至另一代码段或硬件电路。 可使用包括存储器共享、 消息传递、 令牌传递、 网络传输等任意适合方式来传递、 转发或发送信息、 自变量、 参数、 数据等。
对于软件实现， 可通过执行本文所述功能的模块（例如过程、 函数等） 来实现本文所述的技术。 软件代码可存储在存储器单元中并通过处理器执 行。 存储器单元可以在处理器中或在处理器外部实现， 在后一种情况下存储 器单元可经由本领域己知的各种手段以通信方式耦合至处理器。
参照图 9， 示出在无线通信环境中能够使用 Polar码的速率匹配方法的 系统 900。 例如， 系统 900可至少部分地驻留在基站中。 才艮据另一示例， 系 统 900可至少部分地驻留在接入终端中。 应理解的是， 系统 900可表示为包 括功能框， 其可以是表示由处理器、 软件或其组合（例如固件） 实现的功能 的功能框。 系统 900包括具有联合操作的电子部件的逻辑组 902。
例如， 逻辑组 902可包括用于将系统 Polar码分为系统比特和校验比特 的电子部件 904， 用于对系统比特进行基于矩阵的 BRO交织得到第一组交 织比特并对校验比特进行基于矩阵的 BRO交织得到第二组交织比特的电子 部件 906。 逻辑组 902还可以包括用于基于第一组交织比特和第二组交织比 特确定速率匹配的输出序列的电子部件 908。
本发明实施例对系统比特和校验比特分开进行交织，进而得到速率匹配 的输出序列， 这样交织后的序列结构更具随机性， 能够降低 FER， 从而能够 改善 HARQ性能， 保证数据传输的可靠性。
另外， 由于交织处理对系统比特和校验比特的最小距离的影响不同， 对 系统比特和校验比特分开进行交织， 能够进一步提高交织后的比特的最小距 离， 从而改善了 Polar码的速率匹配性能。。
此外， 系统 900可包括存储器 912， 后者保存用于执行与电子部件 904， 906和 908相关的功能的指令。 尽管示出为在存储器 912的外部， 但是可理 解， 电子部件 904、 906和 908中的一个或多个可存在于存储器 912中。
参照图 10， 示出在无线通信环境中能够使用 Polar码的速率匹配方法的 系统 1000。 例如， 系统 1000可至少部分地驻留在基站中。 根据另一示例， 系统 1000可至少部分地驻留在接入终端中。 应理解的是， 系统 1000可表示 为包括功能框， 其可以是表示由处理器、 软件或其组合（例如固件） 实现的 功能的功能框。 系统 1000包括具有联合操作的电子部件的逻辑组 1002。
例如， 逻辑组 1002可包括用于对非系统 Polar码整体进行基于矩阵的 B O交织以得到交织比特的电子部件 1004、 用于基于交织比特确定速率匹 配的输出序列的电子部件 1006。
本发明实施例对非系统的 Polar码整体进行基于矩阵的 BRO交织，交织 后的比特的最小距离有所提高， 从而改善了 Polar码的速率匹配性能。
此外， 系统 1000 可包括存储器 1012， 后者保存用于执行与电子部件
1004， 1006和 1008相关的功能的指令。 尽管示出为在存储器 1012的外部， 但是可理解， 电子部件 1004、 1006和 1008中的一个或多个可存在于存储器 1012中。
本领域普通技术人员可以意识到， 结合本文中所公开的实施例描述的各 示例的单元及算法步骤， 能够以电子硬件、 或者计算机软件和电子硬件的结 合来实现。 这些功能究竟以硬件还是软件方式来执行， 取决于技术方案的特 定应用和设计约束条件。 专业技术人员可以对每个特定的应用来使用不同方 法来实现所描述的功能， 但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到， 为描述的方便和简洁， 上述描 述的系统、 装置和单元的具体工作过程， 可以参考前述方法实施例中的对应 过程， 在此不再赘述。
在本申请所提供的几个实施例中， 应该理解到， 所揭露的系统、 装置和 方法， 可以通过其它的方式实现。 例如， 以上所描述的装置实施例仅仅是示 意性的， 例如， 所述单元的划分， 仅仅为一种逻辑功能划分， 实际实现时可 以有另外的划分方式， 例如多个单元或组件可以结合或者可以集成到另一个 系统， 或一些特征可以忽略， 或不执行。 另一点， 所显示或讨论的相互之间 的耦合或直接辆合或通信连接可以是通过一些接口， 装置或单元的间接耦合 或通信连接， 可以是电性， 机械或其它的形式。 为单元显示的部件可以是或者也可以不是物理单元， 即可以位于一个地方， 或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或 者全部单元来实现本实施例方案的目的。
另外， 在本发明各个实施例中的各功能单元可以集成在一个处理单元 中， 也可以是各个单元单独物理存在， 也可以两个或两个以上单元集成在一 个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使 用时， 可以存储在一个计算机可读取存储介质中。 基于这样的理解， 本发明 的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部 分可以以软件产品的形式体现出来， 该计算机软件产品存储在一个存储介质 中， 包括若干指令用以使得一台计算机设备（可以是个人计算机， 服务器， 或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。 而前 述的存储介质包括： U盘、移动硬盘、只读存储器（ OM, Read-Only Memory )、 随机存取存储器（RAM， Random Access Memory )、 磁碟或者光盘等各种可 以存储程序代码的介质。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易 想到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护 范围应所述以权利要求的保护范围为准。

Claims (1)

  1. 权利要求
    1、 一种极性 Polar码的速率匹配方法， 其特征在于， 包括：
    对 Polar码编码器输出的非系统 Polar码进行基于矩阵的比特逆序 BRO 交织得到交织比特；
    基于所述交织比特确定速率匹配的输出序列。
    2、 如权利要求 1所述的方法， 其特征在于， 所述对 Polar码编码器输出 的 Polar码进行基于矩阵的 BRO交织得到交织比特， 包括：
    按行写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵，所述第一置换 操作是大小为 Μ2的 BRO操作；
    对所述第二矩阵的行进行第二置换操作以得到第三矩阵，所述第二置换 操作是大小为 Ml的 BRO操作；
    按照所述第三矩阵的列读出比特， 作为所述交织比特，
    其中 Ml和 M2为正整数。
    3、 如权利要求 1所述的方法， 其特征在于， 所述对 Polar码编码器输出 的 Polar码进行基于矩阵的 BRO交织得到交织比特， 包括：
    按列写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵，所述第一置换 操作大小为 Μ2的 BR0操作；
    对所述第二矩阵的行进行第二置换操作以得到第三矩阵，所述第二置换 操作是大小为 Ml的 BR0操作；
    按照所述第三矩阵的行读出比特， 作为所述交织比特，
    其中 Ml和 M2为正整数。
    4、 一种极性 Polar码的速率匹配方法， 其特征在于， 包括：
    将 Polar码编码器输出的系统 Polar码分为系统比特和校验比特； 对所述系统比特进行基于矩阵的比特逆序 BRO交织得到第一组交织比 特， 对所述校验比特进行基于矩阵的 BRO交织得到第二组交织比特；
    基于所述第一组交织比特和所述第二组交织比特确定速率匹配的输出 序列。
    5、 如权利要求 4所述的方法， 其特征在于， 所述对所述系统比特进行 基于矩阵的 BRO交织得到第一组交织比特， 包括：
    按行写入所述系统比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩 阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作是大小为 Μ2 的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所 述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出比 特， 作为所述第一组交织比特， 或者，
    按列写入所述系统比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩 阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作是大小为 Μ2 的 BRO操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所 述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的行读出比 特， 作为所述第一组交织比特
    其中 Ml和 M2为正整数。
    6、 如权利要求 4或 5所述的方法， 其特征在于， 所述对所述校验比特 进行基于矩阵的 BRO交织得到第二组交织比特， 包括：
    按行写入所述校验比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩 阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作为是大小为 Μ2的 BRO操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的列读出 比特， 作为所述第二组交织比特， 或者，
    按列写入所述校验比特以形成 Ml行 χΜ2列的第一矩阵；对所述第一矩 阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作为是大小为 Μ2的 BRO操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置换操作是大小为 Ml的 BRO操作； 按照所述第三矩阵的行读出 比特， 作为所述第二组交织比特，
    其中 Ml和 M2为正整数。
    7、 一种极性 Polar码的速率匹配装置， 其特征在于， 包括：
    交织单元，用于对 Polar码编码器输出的非系统 Polar码进行基于矩阵的 比特逆序 BR0交织得到交织比特；
    确定单元， 用于基于所述交织比特确定速率匹配的输出序列。
    8、 如权利要求 7所述的速率匹配装置， 其特征在于， 所述交织单元具 体用于按行写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作 为 M2比特的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到第 三矩阵， 所述第二置换操作为 Ml 比特的 BRO操作； 按照所述第三矩阵的 列读出比特，
    其中 Ml和 M2为正整数。
    9、 如权利要求 7所述的速率匹配装置， 其特征在于， 所述交织单元具 体用于按列写入所述非系统 Polar码的比特以形成 Ml行 χΜ2列的第一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作 为 Μ2比特的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到第 三矩阵， 所述第二置换操作为 Ml 比特的 BR0操作； 按照所述第三矩阵的 行读出比特，
    其中 Ml和 M2为正整数。
    10、 一种速率匹配装置， 其特征在于， 包括：
    分组单元，用于将极性 Polar码编码器输出的系统 Polar码分为系统比特 和校验比特；
    交织单元， 用于对所述系统比特进行基于矩阵的比特逆序 BR0交织得 到第一组交织比特， 对所述校验比特进行基于矩阵的 BR0交织得到第二组 交织比特；
    确定单元，用于基于所述第一组交织比特和所述第二组交织比特确定速 率匹配的输出序列。
    11、 如权利要求 10所述的速率匹配装置， 其特征在于， 所述交织单元 具体用于按行写入待交织的比特以形成 Ml行 χΜ2列的第一矩阵；对所述第 一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一置换操作为 Μ2比 特的 BR0操作； 对所述第二矩阵的行进行第二置换操作以得到第三矩阵， 所述第二置换操作为 Ml 比特的 BR0操作； 按照所述第三矩阵的列读出比 特， 或者，
    所述交织单元具体用于按列写入待交织的比特以形成 Ml行 χΜ2列的第 一矩阵； 对所述第一矩阵的列进行第一置换操作以得到第二矩阵， 所述第一 置换操作为 Μ2比特的 BR0操作； 对所述第二矩阵的行进行第二置换操作 以得到第三矩阵， 所述第二置换操作为 Ml 比特的 BR0操作； 按照所述第 三矩阵的行读出比特， 其中 Ml和 M2为正整数。
    12、 一种无线通信装置， 包括极性 Polar码编码器、 如权利要求 7-11任 一项所述的速率匹配装置和发射机。
CN201480072015.7A 2014-03-24 2014-03-24 极性码的速率匹配方法和速率匹配装置 Active CN105874737B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/073918 WO2015143593A1 (zh) 2014-03-24 2014-03-24 极性码的速率匹配方法和速率匹配装置

Publications (2)

Publication Number Publication Date
CN105874737A true CN105874737A (zh) 2016-08-17
CN105874737B CN105874737B (zh) 2020-09-04

Family

ID=54193838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480072015.7A Active CN105874737B (zh) 2014-03-24 2014-03-24 极性码的速率匹配方法和速率匹配装置

Country Status (5)

Country Link
US (1) US10374753B2 (zh)
CN (1) CN105874737B (zh)
CA (1) CA2972655C (zh)
RU (1) RU2691885C2 (zh)
WO (1) WO2015143593A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425941A (zh) * 2017-06-16 2017-12-01 华为技术有限公司 速率匹配和解速率匹配的方法及装置
CN109391365A (zh) * 2017-08-11 2019-02-26 华为技术有限公司 一种交织方法及装置
CN110582961A (zh) * 2017-05-06 2019-12-17 高通股份有限公司 用于极性码的速率匹配方案
CN113992303A (zh) * 2017-05-05 2022-01-28 中兴通讯股份有限公司 序列确定方法及装置、设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107370560B (zh) 2016-05-12 2020-04-21 华为技术有限公司 一种极化码的编码和速率匹配方法、装置及设备
US10432234B2 (en) 2016-07-19 2019-10-01 Mediatek Inc. Low complexity rate matching for polar codes
CN109075803B (zh) * 2016-07-27 2020-11-06 华为技术有限公司 具有打孔、缩短和扩展的极化码编码
CN107666369B (zh) * 2016-07-29 2021-02-12 华为技术有限公司 一种重传极化码的方法及其发送设备、接收设备
EP4027572A1 (en) * 2016-09-30 2022-07-13 Sony Group Corporation Wireless telecommunications apparatus and methods
WO2018068001A1 (en) * 2016-10-06 2018-04-12 Intel Corporation Circular buffer rate matching for polar code
US10554223B2 (en) * 2016-12-23 2020-02-04 Huawei Technologies Co., Ltd. Apparatus and methods for polar code construction
US10383106B2 (en) 2017-01-04 2019-08-13 Coherent Logix, Incorporated Scrambling sequence design for embedding UE ID into frozen bits for DCI blind detection
CN116707540B (zh) 2017-01-09 2024-04-26 中兴通讯股份有限公司 极性Polar码的速率匹配处理方法及装置
CN115720128B (zh) * 2017-01-09 2024-09-24 中兴通讯股份有限公司 一种数据处理方法和装置
WO2018141311A1 (en) * 2017-02-06 2018-08-09 Mediatek Inc. Polar code interleaving and bit selection
EP3520224A1 (en) * 2017-02-10 2019-08-07 Telefonaktiebolaget LM Ericsson (PUBL) Circular buffer rate matching for polar codes
CN108429603B (zh) * 2017-02-15 2022-03-15 中兴通讯股份有限公司 一种数据处理方法及装置
CN108574556B (zh) * 2017-03-10 2020-11-17 华为技术有限公司 一种Polar码的速率匹配方法及装置
EP4009531A1 (en) * 2017-03-24 2022-06-08 Telefonaktiebolaget Lm Ericsson (Publ) Puncturing of polar codes with complementary sequences
CN117713996A (zh) 2017-03-24 2024-03-15 华为技术有限公司 极化码的速率匹配方法及设备
CN109150397B (zh) * 2017-03-24 2019-08-27 华为技术有限公司 一种构造极化码序列的方法及装置
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN109150198B (zh) 2017-06-16 2021-05-14 华为技术有限公司 一种极化码的交织处理方法及装置
CN110663205B (zh) 2017-06-16 2021-07-09 华为技术有限公司 一种数据处理方法及数据处理装置
CN109150199B (zh) * 2017-06-17 2024-06-25 华为技术有限公司 一种极化Polar码的交织处理方法及装置
CN109150200B (zh) 2017-06-27 2021-10-22 华为技术有限公司 一种信道交织的方法和装置
CN109286402B (zh) * 2017-07-21 2022-01-14 华为技术有限公司 一种Polar码编码方法及装置
CN109412747A (zh) * 2017-08-15 2019-03-01 株式会社Ntt都科摩 一种用于极化码的速率匹配交织方法及装置
CN109428675B (zh) * 2017-08-30 2022-05-24 华为技术有限公司 数据传输方法及装置
CN109962753B (zh) * 2017-12-26 2022-02-18 华为技术有限公司 一种速率匹配和极化码编码的方法和设备
US11050519B2 (en) * 2018-09-14 2021-06-29 Idac Holdings, Inc. Methods, apparatus, systems and procedures for hybrid automatic repeat requests (HARQs) using polar codes
CN113424469B (zh) * 2019-01-29 2024-07-19 交互数字专利控股公司 用于极性编码的方法和设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060338A (zh) * 2007-06-18 2007-10-24 中兴通讯股份有限公司 一种卷积码速率匹配的方法和装置
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101090293A (zh) * 2006-06-15 2007-12-19 华为技术有限公司 传输信息的方法及系统
CN101119182A (zh) * 2007-08-13 2008-02-06 中兴通讯股份有限公司 一种高阶调制中的比特优先选择方法
CN101836387A (zh) * 2007-06-08 2010-09-15 艾利森电话股份有限公司 具有速率匹配的高计算效率的卷积编码
CN101860412A (zh) * 2009-04-13 2010-10-13 中兴通讯股份有限公司 子包处理方法、编码调制方法、处理器、调制编码系统
US20110280186A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Rate matching device
US20130336372A1 (en) * 2012-06-14 2013-12-19 Samsung Electronics Co., Ltd. Communication system with communication-layer maximization mechanism and method of operation thereof
CN105144616A (zh) * 2013-03-15 2015-12-09 艾比奎蒂数字公司 用于对包括互补低密度奇偶校验编码的带内同频无线电信号的发送和接收的方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324811C (zh) 2002-02-06 2007-07-04 三星电子株式会社 通信系统中的交织器和交织方法
JP4624095B2 (ja) * 2004-12-21 2011-02-02 パナソニック株式会社 インタリーブ装置およびインタリーブ方法
US7543197B2 (en) 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
US20070189151A1 (en) * 2006-02-10 2007-08-16 Interdigital Technology Corporation Method and apparatus for performing uplink transmission in a multiple-input multiple-output single carrier frequency division multiple access system
US8379738B2 (en) * 2007-03-16 2013-02-19 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks
CN101330671A (zh) * 2007-06-20 2008-12-24 北京三星通信技术研究有限公司 发送广播信息的设备和方法
TW201246803A (en) 2011-05-09 2012-11-16 Qualcomm Inc Rate matching device
US8347186B1 (en) 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
US9319073B2 (en) * 2014-02-11 2016-04-19 Seagate Technology Llc Mitigation of write errors in multi-level cell flash memory through adaptive error correction code decoding

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090293A (zh) * 2006-06-15 2007-12-19 华为技术有限公司 传输信息的方法及系统
CN101075857A (zh) * 2007-04-29 2007-11-21 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
CN101836387A (zh) * 2007-06-08 2010-09-15 艾利森电话股份有限公司 具有速率匹配的高计算效率的卷积编码
CN101060338A (zh) * 2007-06-18 2007-10-24 中兴通讯股份有限公司 一种卷积码速率匹配的方法和装置
CN101119182A (zh) * 2007-08-13 2008-02-06 中兴通讯股份有限公司 一种高阶调制中的比特优先选择方法
CN101860412A (zh) * 2009-04-13 2010-10-13 中兴通讯股份有限公司 子包处理方法、编码调制方法、处理器、调制编码系统
US20110280186A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Rate matching device
US20130336372A1 (en) * 2012-06-14 2013-12-19 Samsung Electronics Co., Ltd. Communication system with communication-layer maximization mechanism and method of operation thereof
CN105144616A (zh) * 2013-03-15 2015-12-09 艾比奎蒂数字公司 用于对包括互补低密度奇偶校验编码的带内同频无线电信号的发送和接收的方法及装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113992303A (zh) * 2017-05-05 2022-01-28 中兴通讯股份有限公司 序列确定方法及装置、设备
JP2022037127A (ja) * 2017-05-05 2022-03-08 中興通訊股▲ふん▼有限公司 シーケンス決定方法および装置、デバイス、並びに記憶媒体
JP7332673B2 (ja) 2017-05-05 2023-08-23 中興通訊股▲ふん▼有限公司 シーケンス決定方法および装置、デバイス、並びに記憶媒体
CN110582961A (zh) * 2017-05-06 2019-12-17 高通股份有限公司 用于极性码的速率匹配方案
US11489625B2 (en) 2017-05-06 2022-11-01 Qualcomm Incorporated Rate-matching scheme for polar codes
US11956079B2 (en) 2017-05-06 2024-04-09 Qualcomm Incorporated Rate-matching scheme for polar codes
CN107425941A (zh) * 2017-06-16 2017-12-01 华为技术有限公司 速率匹配和解速率匹配的方法及装置
US11265018B2 (en) 2017-06-16 2022-03-01 Huawei Technologies Co., Ltd. Method and device for transmitting data
US11689220B2 (en) 2017-06-16 2023-06-27 Huawei Technologies Co., Ltd. Method and device for interleaving data
CN109391365A (zh) * 2017-08-11 2019-02-26 华为技术有限公司 一种交织方法及装置

Also Published As

Publication number Publication date
CA2972655A1 (en) 2015-10-01
RU2017129223A (ru) 2019-02-18
CA2972655C (en) 2020-10-20
RU2017129223A3 (zh) 2019-02-18
CN105874737B (zh) 2020-09-04
WO2015143593A1 (zh) 2015-10-01
US10374753B2 (en) 2019-08-06
RU2691885C2 (ru) 2019-06-18
US20170012740A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
CN105874737A (zh) 极性码的速率匹配方法和速率匹配装置
CN105874736A (zh) 极性码的速率匹配方法和速率匹配装置
CN105850059A (zh) 极性码的速率匹配方法和速率匹配装置
CN105075163A (zh) 极化码的处理方法和设备
CN105164959A (zh) 用于极化码的速率匹配的方法和装置
JP6468526B2 (ja) Ｐｏｌａｒ符号レートマッチング方法および装置、ならびに無線通信デバイス
US10432234B2 (en) Low complexity rate matching for polar codes
CN106416083A (zh) 一种打孔的极化码的构造方法和装置
RU2665918C1 (ru) Способ и аппаратура повторной передачи полярного кода
CN105164956A (zh) Polar码的速率匹配方法和设备、无线通信装置
CN109644008B (zh) 用于极化码的循环缓冲器速率匹配
CN110999149A (zh) 一种增量冗余混合自动重传请求(ir-harq)重传的方法和设备
US20230291498A1 (en) Method and apparatus for hybrid automatic repeat request in communication system using polar codes
CN117176293A (zh) 一种信息的重传方法和通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant