CN105868449B - 一种标准单元库的优化方法及系统 - Google Patents
一种标准单元库的优化方法及系统 Download PDFInfo
- Publication number
- CN105868449B CN105868449B CN201610173678.9A CN201610173678A CN105868449B CN 105868449 B CN105868449 B CN 105868449B CN 201610173678 A CN201610173678 A CN 201610173678A CN 105868449 B CN105868449 B CN 105868449B
- Authority
- CN
- China
- Prior art keywords
- standard
- optimization
- standard cell
- cell lib
- optical simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005457 optimization Methods 0.000 claims abstract description 139
- 238000013461 design Methods 0.000 claims abstract description 96
- 238000013041 optical simulation Methods 0.000 claims abstract description 91
- 238000012360 testing method Methods 0.000 claims description 79
- 230000007547 defect Effects 0.000 claims description 48
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 235000013399 edible fruits Nutrition 0.000 claims 1
- 230000008569 process Effects 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种标准单元库的优化方法，在进行电路级别的光学仿真之前，先进行标准单元的版图布局，进而进行单一标准单元版图的光学仿真，这样，可以对标准单元先进行光学仿真的优化，减少了后续优化和流片的次数，大大提高了设计效率，降低优化难度，进而提高了设计的可靠性，尤其适用于新工艺节点下的标准单元库的设计和优化。
Description
技术领域
本发明涉及集成电路设计领域，特别涉及一种标准单元库的优化方法及系统。
背景技术
标准单元库是集成电路自动化设计的基础，主要包括版图库、符号库和电路逻辑库等，其中包含了组合逻辑、时序逻辑、功能单元和特殊类型单元等，利用标准单元库，在集成电路后端设计过程中，可以根据电路代码自动进行逻辑综合和布局布线，实现集成电路自动化设计。
在不同的工艺节点下，每个工艺厂商都会提供相应的标准库，好的标准单元库通常需要有充足的标准单元并提供完备的模型，保证能够实现所有电路类型的设计，同时能覆盖大多数工艺极限(Process corner)和PVT极限(process,voltage,temperaturecorner)。因此，在新工艺节点研发的初期，需要进行标准单元库的设计和优化，以便于提供该工艺节点下高品质的标准单元库。
在现有的标准单元库的设计和优化中，首先，利用初始的标准单元库进行布局布线，而后转化为测试版图并对测试版图进行光学仿真，接着，进行流片，即将测试版图利用工艺厂商的新工艺节点的工艺进行芯片加工，而后，将根据加工后的芯片，进行标准单元的检测以及优化，通过多次流片及优化之后，获得符合要求的标准单元库。
然而，随着集成电路集成度的不断提高，工艺节点持续推进，特征尺寸也越来越小，由此带来的光学邻近效应成为工艺设计中的关键因素，在标准单元库的设计和优化中，为了消除光学邻近效应，需要多次流片和优化，才可以获得理想的标准单元库，设计效率大大降低，且优化的难度较大，难以提高设计的可靠性。
发明内容
有鉴于此，本发明的目的在于提供一种标准单元库的优化方法及系统，提高设计效率，以及设计的可靠性。
为实现上述目的，本发明有如下技术方案：
一种标准单元库的优化方法，包括：
S01，提供初始的标准单元库；
S02，将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
S03，对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02和S03，直到通过第一光学仿真；
S04，利用标准单元库进行版图设计，以获得测试版图；
S05，对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02至S05，直到光学仿真结果中在标准单元内不存在热点区域；
S06，按照测试版图进行芯片制造；
S07，进行芯片级的测试，若芯片级的测试结果中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库；
重复步骤S02至S07，直到通过芯片级的测试。
可选地，在步骤S01中，通过另一标准单元库进行尺寸微缩获得初始的标准单元库。
可选地，在S02中还包括：将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图；则，
在步骤S03中还包括：以及对组合标准单元版图进行第一光学仿真。
可选地，在步骤S03中还包括：在标准单元优化之后，若在组合标准单元版图的标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
可选地，在步骤S05中，还包括：在标准单元优化之后，若在标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立；以及
在步骤S07中，还包括：在缺陷区域进行优化之后，若在标准单元之间仍存在缺陷区域，则对这些缺陷区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
此外，本发明还提供了一种标准单元库的优化系统，包括：
初始标准单元库单元，用于提供初始的标准单元库；
标准单元版图布局单元，用于将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
第一光学仿真单元，用于对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
测试版图生成单元，用于利用标准单元库进行版图设计，以获得测试版图；
第二光学仿真单元，用于对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
制造单元，用于按照测试版图进行芯片制造；
芯片级的测试单元，用于进行芯片级的测试，若芯片级的测试结果中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库。
可选地，初始标准单元库单元中，通过另一标准单元库进行尺寸微缩获得初始的标准单元库。
可选地，标准单元版图布局单元还用于将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图；则
第一光学仿真单元还用于对组合标准单元版图进行第一光学仿真。
可选地，还包括：
第一设计规则优化单元，用于在第一光学仿真单元中的标准单元优化之后，若在组合标准单元版图的标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
可选地，还包括：
第二设计规则优化单元，用于在第二光学仿真单元中的标准单元优化之后，若在标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立；
第三设计规则优化单元，用于在芯片级的测试单元中在缺陷区域进行优化之后，若在标准单元之间仍存在缺陷区域，则对这些缺陷区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
本发明实施例提供的标准单元库的优化方法及系统，在进行电路级别的光学仿真之前，先进行标准单元的版图布局，进而进行单一标准单元版图的光学仿真，这样，可以对标准单元先进行光学仿真的优化，减少了后续优化和流片的次数，大大提高了设计效率，降低优化难度，进而提高了设计的可靠性，尤其适用于新工艺节点下的标准单元库的设计和优化。
进一步地，在进行电路级别的光学仿真之前，还可以进一步地进行至少任意两个标准单元组合后进行布局，进而进行组合标准单元版图的光学仿真，从而可以对标准单元之间的热点区域进行优化，进一步提高设计效率，降低优化难度，提高设计的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的标准单元库的优化方法流程图；
图2示出了本发明实施例的标准单元的优化中，热点区域或缺陷区域的出现位置示意图；
图3示出了根据本发明实施例的标准单元库的优化系统的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明提出了一种标准单元库的优化方法，参考图1所示，包括：
S01，提供初始的标准单元库；
S02，将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
S03，对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02和S03，直到通过第一光学仿真；
S04，利用标准单元库进行版图设计，以获得测试版图；
S05，对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02至S05，直到光学仿真结果中在标准单元内不存在热点区域；
S06，按照测试版图进行芯片制造；
S07，进行芯片级的测试，若芯片级的测试结果中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库；
重复步骤S02至S07，直到芯片级的测试在标准单元内不存在缺陷区域。
在本发明中，在在进行电路级别的光学仿真之前，先进行标准单元的版图布局，进而进行单一标准单元版图的光学仿真，这样，可以对标准单元先进行光学仿真的优化，减少了后续优化和流片的次数，大大提高了设计效率，降低优化难度，进而提高了设计的可靠性，尤其适用于新工艺节点下的标准单元库的设计和优化。
为了更好的理解本发明的技术方案和技术效果，以下将结合流程图对具体的实施例进行详细的描述。
S01，提供初始的标准单元库。
在本发明实施例中，标准单元库为进行版图自动化设计的基础，是标准单元的集合，主要包括版图库、符合库和电路逻辑库等库文件，主要包括组合逻辑标准单元和时序逻辑标准单元，组合逻辑标准单元例如有反相器、与门、或门和与或非等，时序逻辑标准单元例如有寄存器、锁存器等，标准单元是用于设计的最小单元，每个标准单元包含有版图、符号和电路逻辑，用于集成电路版图的自动化设计。
在本发明中，该标准单元库在优化的过程中不断的更新，最终得到合适的标准单元库，尤其是新工艺节点下的标准单元库，用于新工艺节点下的集成电路版图的设计。在首次进行优化时，标准单元库为初始的标准单元库，初始的标准单元库可以是通过另一标准单元库进行尺寸微缩获得，例如通过另一成熟工艺节点下的标准单元库进行尺寸微缩后获得，初始的标准单元库还可以为其他优化中的标准单元库，例如可以为进行过部分优化或其他相似的工艺节点下的标准单元库。
在步骤S02，将标准单元库中的标准单元依次进行布局，获得单一标准单元版图。
在该步骤中，对标准单元库中的每一个标准单元都进行布局，获得单一标准单元版图，即每一个标准单元获得一个版图，对于单一标准单元版图，可以仅进行器件层和第一金属层的布局，或进一步进行第二金属层的布局，这样，仅对重要的且容易出现热点区域的层进行布局和仿真，可以提高设计效率。在布局时，可以利用设计软件进行布局，获得标准单元的版图。
在步骤S03，对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；重复步骤S02和S03，直到通过第一光学仿真。
在本发明实施例中，可以依次获得所有标准单元的单一标准单元版图之后，再依次对每个标准单元版图进行第一光学仿真；也可以在获得一个标准单的单一标准单元版图之后，进行该单一标准单元版图的第一光学仿真，直到所有标准单元完成光学仿真，即依次进行每个标准单元的单一标准单元版图以及第一光学仿真。
在本发明中，光学仿真是对版图中是否存在光学邻近效应的考量，光学邻近效应是指在制造过程中，邻近的图案之间由于光学效应，导致图案的边缘失真，进而会影响器件的电学性能，对于高集成度的集成电路芯片，在制造工艺中，光学邻近效应是制约芯片可靠性和良率的主要因素。
在本发明实施例中，先进行版图的光学仿真，针对不同的需求，可以进行OPC(Optical Proximity Correction，光学临近效应校正)仿真，或者SMO(Source MaskOptimization，光源掩膜协同优化)仿真和OPC仿真，或者其他的光学仿真。
其中，SMO仿真是针对光源进行优化的仿真，主要针对某些具有光源优化的设备参与的制造工艺，在进行SMO仿真之后，输出仿真结果，对于限制重叠工艺窗口的图形结构，通常是潜在存在缺陷的区域，可以先对该部分版图结构进行必要的优化仿真条件的调整，如调整曝光工艺条件、光源类型以及偏振态等参数，直到限制重叠工艺重口消失，则认为优化到了合适的光源条件，在该光源条件下，继续进行OPC仿真。而对于不具有光源优化的设备参与的制造工艺，可以直接进行OPC仿真。
对于OPC仿真，主要针对掩膜图案、光刻胶图案以及违反规则的热点图案进行修正，在OPC仿真之后，输出仿真结果，若仿真结果中存在热点区域，则认为OPC仿真并未通过，需要进行OPC的掩膜进一步优化，如对热点区域的图案进行分段调整线条的边界或进行线端补偿等。对于单一标准单元版图的光学仿真，主要进行标准单元内的图案的仿真和优化，若仿真结果中出现了存在于标准单元中的热点区域，则对该部分的热点区域进行优化，在优化之后，将优化后的标准单元更新到标准单元库中，从而获得更新的标准单元库，进一步用于后续的版图布局以及仿真优化。
更优的实施例中，在进行单一标准单元版图布局和第一光学仿真的步骤中，还进行组合标准单元版图的布局以及第一光学仿真，以充分考虑标准单元之间的热点区域的优化。
在本发明实施例中，参考图3所示，热点区域或缺陷区域可能出现在标准单元内S301，热点区域或缺陷区域也可能出现在标准单元之间S302、S303，标准单元内是指在标准单元中的图案上或图案之间，标准单元之间是指在两个标准单元间相邻边界处的图案。
具体的，首先，将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图。
在该步骤中，对标准单元库中的标准单元的组合进行布局，获得组合标准单元版图，组合的标准单元数可以为两个或两个以上，优选地，可以仅进行两两标准单元的任意组合。同单一标准单元版图，可以仅进行器件层和第一金属层的布局，或进一步进行第二金属层的布局，这样，仅对重要的且容易出现热点区域的层进行布局和仿真，可以提高设计效率。在布局时，可以利用设计软件进行布局，获得标准单元的版图。
而后，对组合标准单元版图进行第一光学仿真，在光学仿真之后，对出现的热点区域所在的标准单元进行优化并将优化后的标准单元更新至标准单元库中。
同单一标准单元版图的第一光学仿真，在该步骤中，可以仅进行OPC仿真，也可以进行SMO仿真和OPC仿真。对于组合标准单元版图的第一光学仿真，热点区域有可能出现在标准单元内部，也有可能出现在标准单元之间，对于这些热点区域，都先进行光学仿真的优化，而对于存在于标准单元之间的热点区域，有的可以通过光学仿真的优化而消除，对于在优化之后仍存在的热点区域，则可以对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。将优化之后涉及到设计规则的优化部分保留下来，这些优化的设计规则可以应用于设计规则库的建立，这样，在新工艺节点下标准单元库的优化过程中，还参与了设计规则库的建立，提高了设计规则库建立的效率。
这样，就对标准单元进行了第一光学仿真，经过该步骤之后，可以对标准单元内部以及标准单元之间的热点区域进行优化，得到更新后的标准单元库，若第一光学仿真结果中出现热点区域，则进行优化及更新的步骤，并继续利用更新的标准单元库重新进行标准单元版图的布局，直到通过第一光学仿真，即第一光学仿真结果中不存在热点区域，而后，利用更新后的标准单元库进行电路级的第二光学仿真。
在步骤S04，利用标准单元库进行版图设计，以获得测试版图。
根据不同的设计软件的设计流程，通过标准单元进行版图设计的步骤会有所不同，通常地，通过标准单元库进行版图设计的步骤包括：
首先，选取测试电路，测试电路可以为包括有典型元器件的电路，也可以为典型的用于测试仿真的电路，获得该测试电路的网表之后，可以载入网表，按照网表中的连接信息，利用脚本或者工具软件进行测试电路的布局布线，在对测试电路进行布局布线之后，优选地，可以进行测试结构的添加，测试结构通常布局在测试电路的非器件区域，用于监控制造工艺中的电性能参数或工艺参数等，而后，将布局布线后的图形转化为测试版图，测试版图用于后续的芯片制造。同单一标准单元版图，可以仅进行器件层和第一金属层的布局，或进一步进行第二金属层的布局。
在步骤S05，对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；重复步骤S02至S05，直到光学仿真结果中在标准单元内不存在热点区域。
同单一标准单元版图的第二光学仿真，在该步骤中，可以仅进行OPC仿真，也可以进行SMO仿真和OPC仿真。
在对测试版图进行第二光学仿真之后，对于仿真结果中出现的热点区域，有可能出现在标准单元内部，也有可能出现在标准单元之间，对于这些热点区域，都先进行光学仿真的优化，而对于存在于标准单元之间的热点区域，有的可以通过光学仿真的优化而消除，对于在优化之后仍存在的热点区域，则可以对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。将优化之后涉及到设计规则的优化部分保留下来，这些优化的设计规则可以应用于设计规则库的建立，这样，在新工艺节点下标准单元库的优化过程中，还参与了设计规则库的建立，提高了设计规则库建立的效率。
在进行仿真和优化之后，返回步骤S02，重复步骤S02-S05，直到通过第二光学仿真。
在通过第二光学仿真之后，进行芯片级的测试。
在步骤S06，按照测试版图进行芯片制造。
在步骤S07，进行芯片级的测试，若芯片级的测试中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库；重复步骤S02至S07，直到芯片级的测试通过。
在本发明实施例中，按照测试版图进行芯片制造，是对设计好的测试版图按照所需工艺节点下的制造工艺进行芯片加工。芯片级的测试是指在芯片制造过程中或制造完成之后进行的测试，通常包括可制造性测试和电路测试等。
在本实施例中，先进行可制造性测试，而后进行电路测试。可制造性测试是在芯片制造过程中在特定工艺完成之后，通过获得实际工艺参数进行的测试，对关键尺寸(CD)均匀性，是否会出现桥联、颈缩等曝光问题，以及对切割补偿部分是否在两层掩膜版重叠处出现成像误差等问题进行检测。若在可制造性测试的测试结果中存在缺陷区域，则对缺陷区域进行优化，并将优化后的缺陷区域所在的标准单元更新至标准单元库；对测试结果中缺陷区域出现在标准单元之间的部分，若在进行缺陷优化之后，仍然不能通过可制造性测试，则对该部分缺陷区域进行设计规则的优化，优化的设计规则可以用于设计规则库的建立。在优化和标准单元库的更新之后，返回步骤S02，并重复步骤S02-S07，直到通过可制造性测试，即测试结果中不存在缺陷区域。
电路测试是在芯片制造完成之后，对电路进行的功能验证和性能测试，电路性能例如频率、功耗等。对于电路测试的缺陷区域为通过分析电路测试的结果，获得的影响测试结果的瓶颈区域。对于这些瓶颈区域，先进行瓶颈区域所在标准单元的优化，并将优化后的标准单元更新至标准单元库中；对于瓶颈区域出现在标准单元之间的部分，若在进行瓶颈区域的优化之后，仍然不能通过电路测试，则对该部分瓶颈区域进行设计规则的优化，优化的设计规则可以用于设计规则库的建立。在优化和标准单元库的更新之后，返回步骤S02，并重复步骤S02-S07，直到通过可制造性测试，即测试结果中不存在缺陷区域。
至此，完成了本发明实施例的标准单元库的优化，在芯片级测试通过之后，获得的标准单元库即为最终的标准单元库。
此外，本发明还提供了实现上述方法的标准单元库的优化系统，参考图2所示，包括：
初始标准单元库单元100，用于提供初始的标准单元库；
标准单元版图布局单元110，用于将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
第一光学仿真单元120，用于对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
测试版图生成单元130，用于利用标准单元库进行版图设计，以获得测试版图；
第二光学仿真单元140，用于对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
制造单元150，用于按照测试版图进行芯片制造；
芯片级的测试单元160，用于进行芯片级的测试，若芯片级的测试结果中在标准单元内存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库。
进一步地，初始标准单元库单元100中，通过另一标准单元库进行尺寸微缩获得初始的标准单元库。
进一步地，芯片级的仿真包括可制造性仿真和电路性能仿真。
进一步地，标准单元版图布局单元110还用于将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图；则
第一光学仿真单元130还用于对组合标准单元版图进行第一光学仿真。
进一步地，还包括：第一设计规则优化单元，用于在第一光学仿真单元中的标准单元优化之后，若在组合标准单元版图的标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
进一步地，还包括：
第二设计规则优化单元，用于在第二光学仿真单元中的标准单元优化之后，若在标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立；
第三设计规则优化单元，用于在芯片级的测试单元中在缺陷区域进行优化之后，若在标准单元之间仍存在缺陷区域，则对这些缺陷区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种标准单元库的优化方法，其特征在于，包括：
S01，提供初始的标准单元库；
S02，将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
S03，对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02和S03，直到通过第一光学仿真；
S04，利用标准单元库进行版图设计，以获得测试版图；
S05，对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
重复步骤S02至S05，直到通过第二光学仿真；
S06，按照测试版图进行芯片制造；
S07，进行芯片级的测试，若芯片级的测试结果中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库；
重复步骤S02至S07，直到通过芯片级的测试。
2.根据权利要求1所述的标准单元库的优化方法，其特征在于，在步骤S01中，通过另一标准单元库进行尺寸微缩获得初始的标准单元库。
3.根据权利要求1或2所述的标准单元库的优化方法，其特征在于，在S02中还包括：将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图；则，
在步骤S03中还包括：以及对组合标准单元版图进行第一光学仿真。
4.根据权利要求3所述的标准单元库的优化方法，其特征在于，在步骤S03中还包括：在标准单元优化之后，若在组合标准单元版图的标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
5.根据权利要求4所述的标准单元库的优化方法，其特征在于，在步骤S05中，还包括：在标准单元优化之后，若在标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立；以及
在步骤S07中，还包括：在缺陷区域进行优化之后，若在标准单元之间仍存在缺陷区域，则对这些缺陷区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
6.一种标准单元库的优化系统，其特征在于，包括：
初始标准单元库单元，用于提供初始的标准单元库；
标准单元版图布局单元，用于将标准单元库中的标准单元依次进行布局，获得单一标准单元版图；
第一光学仿真单元，用于对单一标准单元版图进行第一光学仿真，对第一光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
测试版图生成单元，用于利用标准单元库进行版图设计，以获得测试版图；
第二光学仿真单元，用于对测试版图进行第二光学仿真，对第二光学仿真结果中存在热点区域的标准单元进行优化并将优化后的标准单元更新至标准单元库；
制造单元，用于按照测试版图进行芯片制造；
芯片级的测试单元，用于进行芯片级的测试，若芯片级的测试结果中存在缺陷区域，则对相应的缺陷区域进行优化并将优化后的缺陷区域所在的标准单元更新至标准单元库。
7.根据权利要求6所述的标准单元库的优化系统，其特征在于，初始标准单元库单元中，通过另一标准单元库进行尺寸微缩获得初始的标准单元库。
8.根据权利要求6或7所述的标准单元库的优化系统，其特征在于，标准单元版图布局单元还用于将标准单元库中至少任意两个标准单元组合后进行布局，以获得组合标准单元版图；则
第一光学仿真单元还用于对组合标准单元版图进行第一光学仿真。
9.根据权利要求8所述的标准单元库的优化系统，其特征在于，还包括：
第一设计规则优化单元，用于在第一光学仿真单元中的标准单元优化之后，若在组合标准单元版图的标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
10.根据权利要求9所述的标准单元库的优化系统，其特征在于，还包括：
第二设计规则优化单元，用于在第二光学仿真单元中的标准单元优化之后，若在标准单元之间仍存在热点区域，则对这些热点区域进行设计规则的优化，优化的设计规则用于设计规则库的建立；
第三设计规则优化单元，用于在芯片级的测试单元中在缺陷区域进行优化之后，若在标准单元之间仍存在缺陷区域，则对这些缺陷区域进行设计规则的优化，优化的设计规则用于设计规则库的建立。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610173678.9A CN105868449B (zh) | 2016-03-24 | 2016-03-24 | 一种标准单元库的优化方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610173678.9A CN105868449B (zh) | 2016-03-24 | 2016-03-24 | 一种标准单元库的优化方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105868449A CN105868449A (zh) | 2016-08-17 |
| CN105868449B true CN105868449B (zh) | 2019-03-15 |
Family
ID=56624923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610173678.9A Active CN105868449B (zh) | 2016-03-24 | 2016-03-24 | 一种标准单元库的优化方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105868449B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10141297B1 (en) * | 2017-12-04 | 2018-11-27 | Qualcomm Incorporated | Integrated device comprising device level cells with variable sizes for heat dissipation around hotspots |
| CN108256220A (zh) * | 2018-01-18 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 一种优化版图数据处理流程的方法 |
| CN108563899B (zh) * | 2018-04-26 | 2022-02-22 | 武汉新芯集成电路制造有限公司 | 标准单元的仿真系统和方法 |
| CN110888038B (zh) * | 2018-09-11 | 2021-12-14 | 中芯国际集成电路制造(上海)有限公司 | 标准单元测试电路版图及其优化方法、标准单元测试结构 |
| CN109977540B (zh) * | 2019-03-26 | 2023-08-15 | 上海华力集成电路制造有限公司 | 集成电路标准单元库建立方法 |
| CN111488717B (zh) * | 2020-04-15 | 2022-06-10 | 飞腾信息技术有限公司 | 标准单元时序模型的抽取方法、装置、设备及存储介质 |
| CN112507648B (zh) * | 2020-11-30 | 2022-01-04 | 深圳比特微电子科技有限公司 | 版图设计的方法和集成电路、运算芯片和计算设备 |
| CN114547854B (zh) * | 2022-01-13 | 2023-03-31 | 芯和半导体科技（上海）股份有限公司 | 一种芯片封装电磁建模系统、方法和装置 |
| CN118278333B (zh) * | 2024-05-23 | 2024-09-03 | 珠海凌烟阁芯片科技有限公司 | 一种标准单元库再特征化方法、装置、终端及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102147567A (zh) * | 2011-04-01 | 2011-08-10 | 中国科学院微电子研究所 | 一种基于Cell的层次化光学邻近效应校正方法 |
| CN103268375A (zh) * | 2013-05-08 | 2013-08-28 | 中国科学院微电子研究所 | 标准单元库版图设计规则检查验证方法 |
| CN103559352A (zh) * | 2013-11-04 | 2014-02-05 | 中国科学院微电子研究所 | 一种标准单元及其建立、使用方法 |
-
2016
- 2016-03-24 CN CN201610173678.9A patent/CN105868449B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102147567A (zh) * | 2011-04-01 | 2011-08-10 | 中国科学院微电子研究所 | 一种基于Cell的层次化光学邻近效应校正方法 |
| CN103268375A (zh) * | 2013-05-08 | 2013-08-28 | 中国科学院微电子研究所 | 标准单元库版图设计规则检查验证方法 |
| CN103559352A (zh) * | 2013-11-04 | 2014-02-05 | 中国科学院微电子研究所 | 一种标准单元及其建立、使用方法 |
Non-Patent Citations (1)
| Title |
|---|
| 空间辐射效应防护的标准单元库设计与实现;唐威 等;《吉林大学学报(信息科学版)》;20100715;第28卷(第4期);第365-371页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105868449A (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105868449B (zh) | 一种标准单元库的优化方法及系统 | |
| US8987010B1 (en) | Microprocessor image correction and method for the detection of potential defects | |
| CN105378565B (zh) | 使用直写光刻的集成电路制造 | |
| US7707528B1 (en) | System and method for performing verification based upon both rules and models | |
| US8797096B2 (en) | Crosstalk compensation for high speed, reduced swing circuits | |
| CN104714362A (zh) | 一种光学临近修正的方法 | |
| CN107908884B (zh) | 一种通过调整时钟树分支改善时序的交互式eco方法 | |
| US20190340323A1 (en) | Partial parameters and projection thereof included within statistical timing analysis | |
| US9038009B2 (en) | Early design cycle optimization | |
| US10534884B2 (en) | Layout of large block synthesis blocks in integrated circuits | |
| US20140019931A1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
| US8423945B2 (en) | Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes | |
| US10891411B2 (en) | Hierarchy-driven logical and physical synthesis co-optimization | |
| US20180046742A1 (en) | System and method for generation of an integrated circuit design | |
| CN104123253B (zh) | 一种实现待验证芯片互联的方法和装置 | |
| US8966431B2 (en) | Semiconductor timing improvement | |
| US8954914B2 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for VLSI chip design | |
| CN105656474B (zh) | 一种基于信号概率的fpga用户电路逻辑反转优化方法 | |
| CN101276285B (zh) | 一种电信系统级的烧结方法及系统 | |
| US8825433B2 (en) | Automatic generation of valid at-speed structural test (ASST) test groups | |
| CN103888958B (zh) | 基于偏序简化算法的无线传感网软件模型优化方法 | |
| US11424903B1 (en) | Drift tracking using an analog delay line during clock-data recovery | |
| JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| US8638120B2 (en) | Programmable gate array as drivers for data ports of spare latches | |
| CN116048968A (zh) | 一种从测试用例高效导出需求覆盖的方法、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200907 Address after: Room 102, building a, No. 136, Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province 510700 Patentee after: Guangdong Zhongkexin Development Technology Co.,Ltd. Address before: Room 328, building 15, No.3, Beitucheng West Road, Chaoyang District, Beijing, 100020 Patentee before: Beijing Zhongke micro Investment Management Co.,Ltd. Effective date of registration: 20200907 Address after: Room 328, building 15, No.3, Beitucheng West Road, Chaoyang District, Beijing, 100020 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221014 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: Room 102, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou, Guangdong 510700 Patentee before: Guangdong Zhongkexin Development Technology Co.,Ltd. |