CN105868137B - 经扩展的分布单元 - Google Patents

经扩展的分布单元 Download PDF

Info

Publication number
CN105868137B
CN105868137B CN201610081068.6A CN201610081068A CN105868137B CN 105868137 B CN105868137 B CN 105868137B CN 201610081068 A CN201610081068 A CN 201610081068A CN 105868137 B CN105868137 B CN 105868137B
Authority
CN
China
Prior art keywords
memory
distribution unit
dma
application
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610081068.6A
Other languages
English (en)
Other versions
CN105868137A (zh
Inventor
斯蒂芬·波莱德纳
赫而曼·高柏茲
马丁·施瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tttech Computertechnik AG
Original Assignee
Tttech Computertechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tttech Computertechnik AG filed Critical Tttech Computertechnik AG
Publication of CN105868137A publication Critical patent/CN105868137A/zh
Application granted granted Critical
Publication of CN105868137B publication Critical patent/CN105868137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/282—Cycle stealing DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明涉及一种用于在分布式计算机系统的分布单元中处理实时数据的方法，该计算机系统包括多个节点计算机和分布单元，其中该分布单元除了交换引擎(SE)和交换存储器(SS)之外还包括各自具有一个或多个应用中央单元和应用存储器(AS)的一个或多个应用计算机，其中分布单元的交换引擎在为应用计算机确定的消息抵达其端口之一时通过直接存储器存取(DMA)单元将该消息转发给被寻址的应用计算机，该DMA单元布置在交换存储器与被寻址的应用计算机的应用存储器之间并且受到交换引擎的控制。此外，本发明还涉及经扩展的分布单元以及具有此类经扩展的分布单元的计算机系统。

Description

经扩展的分布单元
技术领域
本发明涉及一种用于在分布式计算机系统的分布单元中处理实时数据的方法，该计算机系统包括多个节点计算机和分布单元，其中该分布单元除了交换引擎(SE)和交换存储器(SS)之外还包括一个或多个应用计算机，该一个或多个应用计算机各自具有一个或多个应用中央单元和一个或多个应用存储器(AS)。
此外，本发明涉及一种用于处理分布式计算机系统中的实时数据的分布单元，其中该计算机系统包括多个节点计算机和分布单元，其中该分布单元除了交换引擎(SE)和交换存储器(SS)之外还包括一个或多个应用计算机，该一个或多个应用计算机各自具有一个或多个应用中央单元和应用存储器(AS)。
另外，本发明涉及一种分布式计算机系统，该计算机系统包括多个节点计算机和分布单元。
背景技术
在一些技术应用中，例如在其中使用多个不同的图像采集传感器(例如相机、雷达、激光器)的计算机控制的车辆驾驶中，必须在由多个节点计算机和连接这些节点计算机的通信系统构成的控制方分布式计算机系统中快速地传输和处理大量数据。在许多图像采集传感器中，在分配给传感器的节点计算机中对周期性获取的数据进行第一预处理。预处理的结果通过分布单元从传感器-节点计算机传送给节点计算机，该节点计算机进行各种传感器数据的融合。
对应于现有技术的分布单元包括用于将输入和输出数据线耦合至发送和接收数据的节点计算机的多个端口、对输入数据进行分配的中央交换引擎(SE)、以及交换存储器(SS)，在该交换存储器中在数据输入的时刻与数据输出的时刻之间的间隔中缓存输入数据。
在其中从全局时间的前进得出开始发送消息的事件的受时间控制的通信系统中，所有节点计算机和分布单元能够访问具有已知准确性的全局时间。按照参考文献[4]中的第62页，可以从全局时间的已知准确性中得出关于设立稀疏全局时基的参数。在稀疏全局时基(sparse globalen Zeitbasis)中，确定受时间控制的事件之间的最小距离，以使得尽管有数字时间测量的数字化误差和始终存在的时钟同步的同步误差也仍然能够在分布式计算机系统的所有节点计算机和分布单元中实现所有受时间控制的事件的一致的时间秩序。
在受时间控制的分布单元中，在SE中存储预先制定的时间表，该时间表说明必须在稀疏时基的哪些周期性时刻传送数据。来自输入端口的数据在SS的区域中缓存，直至按照给定的时间表要向输出端口输出该数据。
发明内容
本发明的任务在于，提供一种用于改善以上提及的分布式计算机系统的响应时间性能的解决方案。
该任务通过以下方式用开头部分提及的方法来解决：分布单元的交换引擎在为应用计算机确定的消息达到其端口之一时通过直接存储器存取(DMA)单元将该消息转发给被寻址的应用计算机，该DMA单元布置在交换存储器与被寻址的应用计算机的应用存储器之间并且受到交换引擎的控制。
此外，该任务通过如下方式用开头部分提及的分布单元来解决：根据本发明，在分布单元的交换存储器与应用计算机的应用存储器(AS)之间布置DMA单元，并且来自分布单元的交换引擎的控制线通向每个DMA单元，其中可以通过来自交换引擎的这些控制线将命令传送给DMA单元，以将交换存储器的存储器区域DMA转移到应用存储器的存储器区域，并且将应用存储器的存储器区域转移到交换存储器的存储器区域。存储器或存储器区域的转移特别是指将数据从该存储器或存储器区域中转移出来。
最后，本发明通过如下方式用开头部分提及的计算机系统来解决：根据本发明，按照如上所述地扩展一个、多个、或所有分布单元。
因此，根据本发明，扩展分布单元，以使得能够在经扩展的分布单元中直接处理通过该分布单元引导的数据流。
在此，如下扩展分布单元：在分布单元中，除了端口、SE和SS之外，还设置多个应用计算机(AR)，每个AR包括一个或多个CPU(应用中央单元)和所属的应用存储器AS。在每个AS与SS之间布置能够由SE控制的直接存储器存取(DMA)单元。如果应当将抵达分布单元的输入端口的消息发送给AR之一，则SE控制对应的DMA，以便促成从SS的对应区域到AS的对应区域的直接数据传输。
如果应当将存储在AS的存储器区域中的消息传送给分布单元的输出端口，则例如受时间控制的SE以时间表中预先给出的时间间隔来控制对应的DMA，以便促成从AS的指定区域到指定的输出端口的直接数据传输。
如果应当将存储在AS的存储器区域中的消息传送给分布单元的输出端口，则例如在受事件控制的系统中通过来自所涉及的应用计算机的附加控制线来通知SE从何处获取该消息。SE命令对应的DMA促成从AS的指定区域至指定的输出端口的数据传输。
以下列举所述方法、所述分布单元和所述计算机系统的有利的实施方式，这些实施方式能够替换地或者在任意的组合中实现：
·在受时间控制的计算机系统中，分布单元的交换引擎和所有应用计算机能够访问稀疏全局时基，其中分布单元的交换引擎在包括在预先制定的时间表中的全局时刻向布置在交换存储器与应用计算机之间的一个DMA单元或者向布置在交换存储器与应用计算机之间的每个DMA单元输出用于开始数据从交换存储器至应用存储器的DMA转移并且用于开始数据从应用存储器至交换存储器的DMA转移的命令。因此，在分布单元中集成了应用计算机并且交换存储器与应用计算机的存储器之间的DMA单元受到交换引擎的控制，从交换存储器至应用计算机的存储器的数据转移和从应用计算机的存储器至交换存储器的数据转移的时刻从全局时间的前进得出；
·要在交换存储器与应用存储器之间或者在应用存储器与交换存储器之间传输的数据的源地址和目的地地址包括在交换引擎的时间表中；
·在受事件控制的计算机系统中，应用计算机通过交换引擎的位于交换引擎与应用计算机之间的控制线来通知要从应用存储器的哪个存储器区域发送关于分布单元的受事件控制的消息，并且结果交换引擎命令布置在应用存储器与交换存储器之间的DMA单元将指定数据从应用存储器传送到交换存储器；对于应当受事件控制地或者受时间和事件控制地向其传送消息的每个应用计算机而言，来自交换引擎的这种控制线是必需的；
·在传输区间期间(该传输区间特别是用于将消息从交换存储器(140)传送给应用计算机(220)的区间)，应用计算机的CPU都不访问其存储器的涉及传输的区域；
·在根据本发明的分布单元中，既传送和处理受时间控制的消息又传送和处理受事件控制的消息；优选地，分布单元还可以既受时间控制地又受事件控制地工作。优选地，在此，在时间冲突情形中，例如通过延迟受事件控制的消息来优先处置受时间控制的消息；
·数据传输按照TT以太网(时间触发以太网)协议进行；
·在受事件控制的计算机系统中，在交换引擎与至少一个、优选多个、或者特别优选每一个应用计算机之间存在用于在交换引擎与该至少一个应用计算机或该多个或所有应用计算机之间交换命令的控制线，并且在交换存储器与每个应用存储器之间布置受到交换引擎控制的DMA单元；
·至少一个应用计算机、优选所有应用计算机被构造为多处理器系统；
·分布单元的所有子系统被实现在单个高度集成的VLSI组件上。
附图说明
以下根据附图来更详细地解释本发明。在附图中示出：
图1示出了按照现有技术的分布单元，
图2示出了根据本发明的具有两个应用计算机的经扩展的受时间控制的分布单元，以及
图3示出了根据本发明的具有两个应用计算机的经扩展的受事件控制的分布单元。
具体实施方式
以下具体讲述许多可能实现本发明之一示例。
在图1到3中，符号101表示两个经连接的单元之间的数据线，并且符号102表示用于传送控制消息的控制线。
在图1中示出了按照现有技术的分布单元的结构。
按照现有技术的分布单元100包括对待传送的数据进行分配的交换引擎(SE)130、以及交换存储器(SS)140，在该SS 140中在接收时刻与发送时刻之间缓存抵达的消息。在图1中示出了五个双向端口(端口121、122、123、124和125)，这五个双向端口构成了至分布式计算机系统的节点计算机的相应数据线111、112、113、114和115的端点。
以下描述按照现有技术的将消息从端口121传送至端口125的过程。在消息通过导线111抵达端口121时，该端口向SE 130发送控制信号。SE 130决定应当将抵达的消息缓存在SS 140的哪个区域中。随后，SE 130分析抵达的消息的报头以确定要向哪个输出端口(例如，向端口125)传送该消息。如果在此时刻端口125被占用，则该消息被加入到队列中，以使得一旦此端口125空闲就可发送该消息。
以下在受时间控制的方法与受事件控制的方法之间加以区分。如果用于执行动作的控制信号是按照预先制定的时间表从全局稀疏时基的前进得出的，则方法是受时间控制的。如果用于执行动作的控制信号是从事件的发生(例如，消息的抵达)得出的，则方法是受事件控制的。
按照现有技术，在受时间控制的分布单元中基于预先制定的时间表来传送消息。这种时间表(图2中的框210)包含周期性消息抵达端口121的一再发生的时刻。在该时间表中还确定向哪个输出端口(例如端口125)并且在全局时间的哪个时刻传送消息以及端口125因该消息的发送而被占用的历时。附加地，在时间表中还包含要被传送的消息的源地址和目的地地址。由于时间表210被制定成使得不会发生冲突，因而在没有事先未预料到的延迟的情况下进行消息的传送。
根据本发明，现在如下通过图2中示出的应用计算机220和230来扩展受时间控制的分布单元。应用计算机220包含应用存储器AS 222和至少一个CPU 223。应用计算机230包含应用存储器AS 232和至少一个CPU 233。
这些应用计算机可以是多处理器系统，即，一个应用计算机可以具有多个CPU。
应用计算机220的应用存储器AS 222可以借助直接存储器存取(DMA)单元221来与交换存储器SS 140交换数据。同样，应用计算机230的应用存储器AS 232可以借助直接存储器存取(DMA)单元231来与交换存储器SS 140交换数据。
DMA单元221受到SE 130的控制，即，受时间控制的分布单元的SE 130在预先制定的时间表的基础上决定在哪个时间区间期间发生SS 140与AS 222之间的数据流并且受时间控制的消息应当被存储在AS 222的哪个存储器区域中或者应当从AS 222的哪个存储器区域读取要被发送的消息。因此，除了时间信息之外，根据本发明的经扩展的分布单元的预先制定的时间表还包含要通过DMA单元221传输的数据的源地址和目的地地址。
DMA单元231同样受到SE 130的控制。SS 140与AS 232之间通过DMA单元231的数据传输如以上段落中描述的那样进行。
由于DMA单元支持较高程度的并行性(例如，32位并行)，因而对于从SS 140到应用计算机220的消息传输而言所需要的时间区间(传输区间)显著短于用于通过端口124(图1)将类似的消息从SS 140传送至分布式系统的通过数据线114连接的节点计算机的传输区间。在该传输区间的历时期间，应用计算机的任何CPU都不能访问通过传输所涉及的数据。
数据传输区间的显著缩短导致分布式计算机系统的响应时间性能的相应改善。
由于在受时间控制的系统中应用计算机220能够访问稀疏的全局时基并且知晓SE130的时间表210，因而CPU 223在传输区间期间不对AS 222的存储器区域进行存储器访问，其中在该传输区间期间在SE 130的发起下执行存储器AS 222的该存储器区域与存储器SS140之间的数据传输。相同的特征适用于应用计算机230。通过该限制确保了所传送的数据的完整性。
应用计算机(例如，应用计算机220)可以是具有多个CPU的多处理器系统。在存储器AS 222与SS 140之间发生DMA 221数据传输的传输区间期间，应用计算机220的多个CPU230中的任何一个CPU都不能访问AS 222的由数据传输涉及的存储器区域。
图3示出了一个示例，根据该示例应用计算机220可以受事件控制地传送消息。优选地，应用计算机220还可以附加地传送受时间控制的消息，如上所述。
如果根据图3应当通过DMA单元221在SS 140与AS 222之间交换受事件控制的消息，则在SE 130与应用计算机220的CPU 223之间设置附加的控制线301。
通过该控制线301，SE 130可以通知应用计算机220的CPU 223要将抵达SE 130的受事件控制的消息传送给应用计算机220。结果，CPU 223通知SE 130应当通过受SE 130控制的DMA单元221将抵达的消息写入到AS 222的哪个存储器区域中并且在传输区间期间停止对AS 222的该存储器区域的访问(即，直到消息传输结束)。
如果CPU 223要发送关于分布单元的受事件控制的消息，则通过控制线301通知SE130该消息位于AS 222的哪个存储器区域中。结果，SE 130促使DMA单元221将数据从AS 222的该存储器区域传送到SS 140中。
在根据图3的所示出的示例中，仅在CPU 223与SE 130之间设置控制线301。但是，还可以在CPU 233与SE 130之间设置(未示出的)控制线，以使得应用计算机230也可以受事件控制地传送消息。
根据本发明，经扩展的分布单元可以按照TT以太网协议[5]来发送消息。该TT以太网协议使得能够传送受时间控制和受事件控制的消息。基于TT以太网的经扩展的分布单元既能够处理受时间控制的消息又能够处理受事件控制的消息。
VLSI集成的进步使得能够在单个高度集成的VLSI组件上实现经扩展的分布单元的所有子系统，这些子系统是交换引擎(SE)、端口、交换存储器(SS)、DMA单元、以及具有其存储器的一个或多个应用计算机。通过高度集成，在大器件数的情况下得到显著的经济优点。
所引用的文献：
[1]US 7,535,898
[2]US 7,870,306
[3]US 4,970,721
[4]Kopetz,H.的“实时系统，用于分布式嵌入式应用的设计原理”施普林格出版社，2011
[5]TT以太网的SAE标准URL:http://standards.sae.org/as6802

Claims (9)

1.一种用于在分布式计算机系统的分布单元中处理实时数据的方法，所述计算机系统包括多个节点计算机和分布单元，其中所述分布单元除了交换引擎(130)和交换存储器(140)之外还包括各自具有一个或多个应用中央单元(223，233)和应用存储器(222，232)的一个或多个应用计算机(220，230)，
其特征在于，
所述分布单元的所述交换引擎(130)在为应用计算机确定的消息抵达其端口(121，122，123)之一时通过直接存储器存取(DMA)单元(221，231)将该消息转发给被寻址的应用计算机(220，230)，所述DMA单元布置在所述交换存储器(140)与被寻址的应用计算机(220，230)的应用存储器(222，232)之间并且受到所述交换引擎(130)的控制，
其中该分布式计算机系统包含受时间控制的计算机系统，当中所述交换引擎(130)和所有应用计算机(220，230)能够访问全局稀疏时基，其中所述分布单元的所述交换引擎在包括在预先制定的时间表中的全局时刻向布置在所述交换存储器与应用计算机之间的DMA单元(221，231)或者向布置在所述交换存储器与应用计算机之间的每个DMA单元(221，231)输出用于开始数据从所述交换存储器至应用存储器的DMA转移并且用于开始数据从应用存储器至所述交换存储器的DMA转移的命令。
2.如权利要求1所述的方法，其特征在于，要由所述DMA在所述交换存储器与应用存储器之间或者在应用存储器与所述交换存储器之间传输的数据的源地址和目的地地址被包括在所述交换引擎的时间表中。
3.如权利要求1所述的方法，其特征在于，在传输区间期间，应用计算机(220，230)的CPU(223，233)不对其存储器的涉及传输的区域进行访问。
4.如权利要求1所述的方法，其特征在于，在所述分布单元中，既传输和处理受时间控制的消息又传输和处理受事件控制的消息。
5.如权利要求1所述的方法，其特征在于，数据传输按照TT以太网协议进行。
6.一种用于处理分布式计算机系统中的实时数据的分布单元，其中所述计算机系统包括多个节点计算机和分布单元，其中所述分布单元除了交换引擎(130)和交换存储器(140)之外还包括各自具有一个或多个应用中央单元(223，233)和应用存储器(222，232)的一个或多个应用计算机(220，230)，
其特征在于，
在所述分布单元的所述交换引擎(140)与所述应用计算机(220，230)的所述应用存储器(222，232)之间布置DMA单元(221，231)，其中来自所述分布单元的所述交换引擎(130)的控制线通向每个DMA单元，其中能够通过来自所述交换引擎(130)的所述控制线来向所述DMA单元(221，231)传送命令，以将所述交换存储器(140)的存储器区域DMA转移到应用存储器的存储器区域并且将所述应用存储器的存储器区域转移到所述交换存储器(140)的存储器区域，
其中该分布式计算机系统包含受时间控制的计算机系统，当中，所述交换引擎(130)和所有应用计算机(220，230)能够访问全局稀疏时基，其中所述分布单元的所述交换引擎在包括在预先制定的时间表中的全局时刻向布置在所述交换存储器与应用计算机之间的DMA单元(221，231)或者向布置在所述交换存储器与应用计算机之间的每个DMA单元(221，231)输出用于开始数据从所述交换存储器至应用存储器的DMA转移并且用于开始数据从应用存储器至所述交换存储器的DMA转移的命令。
7.如权利要求6所述的分布单元，其特征在于，至少一个应用计算机、优选所有应用计算机被构造为多处理器系统。
8.如权利要求6所述的分布单元，其特征在于，所述分布单元的所有子系统实现在单个高度集成的VLSI组件上。
9.一种计算机系统，包括多个节点计算机和分布单元，其特征在于，所述计算机系统包括根据权利要求6到8中的一项所述的一个或多个分布单元，或者其特征在于，所有分布单元根据权利要求6到8中的一项来构造。
CN201610081068.6A 2015-02-10 2016-02-05 经扩展的分布单元 Active CN105868137B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT500982015 2015-02-10
ATA50098/2015 2015-02-10

Publications (2)

Publication Number Publication Date
CN105868137A CN105868137A (zh) 2016-08-17
CN105868137B true CN105868137B (zh) 2019-10-22

Family

ID=55236309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610081068.6A Active CN105868137B (zh) 2015-02-10 2016-02-05 经扩展的分布单元

Country Status (3)

Country Link
US (1) US10146735B2 (zh)
EP (1) EP3057275B1 (zh)
CN (1) CN105868137B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10346242B2 (en) * 2014-10-01 2019-07-09 Tttech Computertechnik Ag Distributed real-time computer system and time-triggered distribution unit
AT519165A3 (de) * 2016-08-16 2018-10-15 Fts Computertechnik Gmbh Fehlertolerantes Verfahren und Vorrichtung zur Steuerung einer autonomen technischen Anlage mittels diversitärer Trajektorenplanung
DE102016223533A1 (de) 2016-11-28 2018-05-30 Audi Ag Verfahren zum Übertragen von Nachrichten zwischen Steuergeräten eines Kraftfahrzeugs sowie Switchvorrichtung und Kraftfahrzeug

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066680A1 (en) * 1998-06-15 1999-12-23 Intel Corporation Network application engine
US7480303B1 (en) * 2005-05-16 2009-01-20 Pericom Semiconductor Corp. Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports
CN102169467A (zh) * 2010-06-22 2011-08-31 上海盈方微电子有限公司 一种离散式外设dma传输方法和系统
US8103809B1 (en) * 2009-01-16 2012-01-24 F5 Networks, Inc. Network devices with multiple direct memory access channels and methods thereof
CN103312720A (zh) * 2013-07-01 2013-09-18 华为技术有限公司 一种数据传输方法、设备及系统
CN104025036A (zh) * 2011-12-30 2014-09-03 英特尔公司 低时延集群计算

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1331215C (en) 1989-09-29 1994-08-02 Andrew Lazlo Aczel Resource-decoupled architecture for a telecommunications switching system
US5524212A (en) * 1992-04-27 1996-06-04 University Of Washington Multiprocessor system with write generate method for updating cache
US5909564A (en) 1997-03-27 1999-06-01 Pmc-Sierra Ltd. Multi-port ethernet frame switch
US6842457B1 (en) * 1999-05-21 2005-01-11 Broadcom Corporation Flexible DMA descriptor support
US7535898B2 (en) 2003-11-06 2009-05-19 Intel Corporation Distributed switch memory architecture
WO2007045937A1 (en) * 2005-10-18 2007-04-26 Nokia Corporation Security in wireless environments using out-of-band channel communication
JP4376862B2 (ja) * 2005-12-20 2009-12-02 富士通テン株式会社 通信メッセージ変換装置及び通信メッセージ変換方法
US8015323B2 (en) * 2006-02-28 2011-09-06 Infineon Technologies Ag Acquisition of data and autonomous transfer of data through communication interface in automotive system
US7882307B1 (en) * 2006-04-14 2011-02-01 Tilera Corporation Managing cache memory in a parallel processing environment
US7870306B2 (en) 2006-08-31 2011-01-11 Cisco Technology, Inc. Shared memory message switch and cache
US8503484B2 (en) 2009-01-19 2013-08-06 Honeywell International Inc. System and method for a cross channel data link
US8612637B2 (en) * 2011-09-25 2013-12-17 National Instruments Corportion Configuring buffers with timing information
US20130179528A1 (en) * 2012-01-11 2013-07-11 Bae Systems Controls, Inc. Use of multicore processors for network communication in control systems
US8938559B2 (en) * 2012-10-05 2015-01-20 National Instruments Corporation Isochronous data transfer between memory-mapped domains of a memory-mapped fabric
WO2015121912A1 (ja) * 2014-02-12 2015-08-20 株式会社日立製作所 データ記憶装置
US9628787B2 (en) * 2014-04-16 2017-04-18 Texas Instruments Incorporated Ensuring imaging subsystem integrity in camera based safety systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066680A1 (en) * 1998-06-15 1999-12-23 Intel Corporation Network application engine
US7480303B1 (en) * 2005-05-16 2009-01-20 Pericom Semiconductor Corp. Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports
US8103809B1 (en) * 2009-01-16 2012-01-24 F5 Networks, Inc. Network devices with multiple direct memory access channels and methods thereof
CN102169467A (zh) * 2010-06-22 2011-08-31 上海盈方微电子有限公司 一种离散式外设dma传输方法和系统
CN104025036A (zh) * 2011-12-30 2014-09-03 英特尔公司 低时延集群计算
CN103312720A (zh) * 2013-07-01 2013-09-18 华为技术有限公司 一种数据传输方法、设备及系统

Also Published As

Publication number Publication date
CN105868137A (zh) 2016-08-17
US20160232126A1 (en) 2016-08-11
EP3057275B1 (de) 2020-08-05
EP3057275A1 (de) 2016-08-17
US10146735B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
CN103647807B (zh) 一种信息缓存方法、装置和通信设备
US8638665B2 (en) Router, information processing device having said router, and packet routing method
CN105868137B (zh) 经扩展的分布单元
US20150358211A1 (en) Transactional traffic specification for network-on-chip design
CN103324592B (zh) 一种数据迁移控制方法、数据迁移方法及装置
CN100552623C (zh) 用于在系统处理器和协处理器之间进行消息传送的系统和方法
JP4820466B2 (ja) 半導体システム、中継器およびチップ回路
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN101290605B (zh) 数据处理方法及通讯系统以及相关设备
JP7419261B2 (ja) ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク
CN111080510B (zh) 数据处理装置、方法、芯片、处理器、设备及存储介质
CN100594482C (zh) 在存储器部件之间保持数据一致性的方法和系统
CN114647602A (zh) 一种跨芯片访问控制的方法、装置、设备及介质
US10592465B2 (en) Node controller direct socket group memory access
CN105704098B (zh) 一种虚拟化网络的数据传输方法，节点控制器及系统
CN103312614A (zh) 一种组播报文处理方法、线卡及通信设备
CN103902472B (zh) 基于内存芯片互连的内存访问处理方法、内存芯片及系统
WO2012013080A1 (zh) 一种数据透明传输的方法及系统
JP4104939B2 (ja) マルチプロセッサシステム
CN104205082A (zh) 集成电路会聚互连节点控制
CN102446157B (zh) 基于阵列结构的处理器核心的通信方法及通信装置
JP6717184B2 (ja) 車載制御装置
KR20150077256A (ko) 다중 네트워크 도메인에서 데이터 분산 서비스(dds) 통신을 위한 가상 객체 생성 장치 및 방법
CN116303221A (zh) 一种多核处理器片上网络系统的数据传输方法
CN115114192A (zh) 存储器接口、功能核、众核系统和存储数据访问方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181217

Address after: Austria Vienna

Applicant after: TTTECH Computertechnik AG

Address before: Austria Vienna

Applicant before: FTS COMPUTERTECHNIK Gmbh

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant