JP7419261B2 - ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク - Google Patents
ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク Download PDFInfo
- Publication number
- JP7419261B2 JP7419261B2 JP2020561628A JP2020561628A JP7419261B2 JP 7419261 B2 JP7419261 B2 JP 7419261B2 JP 2020561628 A JP2020561628 A JP 2020561628A JP 2020561628 A JP2020561628 A JP 2020561628A JP 7419261 B2 JP7419261 B2 JP 7419261B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- node
- home node
- response
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 59
- 238000012546 transfer Methods 0.000 title claims description 11
- 230000006835 compression Effects 0.000 title 1
- 238000007906 compression Methods 0.000 title 1
- 230000004044 response Effects 0.000 claims description 105
- 230000009471 action Effects 0.000 claims description 49
- 230000007246 mechanism Effects 0.000 claims description 43
- 239000000872 buffer Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 38
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/11—Identifying congestion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1048—Scalability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/154—Networked environment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
のビットを収容する。
・COMP_ACKメッセージが別途のメッセージとして送信されないので、ホームノードにおけるトラッカライフタイム(完全なトランザクションにかかる時間)が低減される。
・輻輳状況下で、COMP_ACKメッセージが別途のメッセージとして送信されないので、要求ノードにおけるトラッカライフタイムが低減される。
・輻輳状況下で、相互接続の応答チャネル内のトラフィックが低減され、したがって、他のトランザクションにとって利用可能となる。
・輻輳状況下で、応答チャネルが効率的に利用される結果、システム帯域幅が改善される。
・相互接続における応答メッセージの低減の結果、電力消費が低下する。
102 要求ノード、デバイス
104 要求ノード、デバイス
106 ホームノード(HN)、デバイス、ターゲットノード
108 ホームノード(HN)、デバイス、ターゲットノード
110 相互接続システム、相互接続
112 入力/出力(I/O)デバイス
114 入力/出力(I/O)デバイス
116 メモリコントローラ
118 共有メモリ
202 タイムライン
204 タイムライン
206 書き込み要求メッセージ
208 第1の応答メッセージ、DBID応答、第1の応答(DBID)
210 第2の応答メッセージ、第2の応答(COMP)
212 データメッセージ、データビート(WRITE)
214 データメッセージ、データビート(WRITE)
216 COMP_ACK応答メッセージ、完了確認応答メッセージ
302 タイムライン
304 タイムライン
306 書き込み要求、要求メッセージ
308 応答メッセージ
310 クレジットグラント(CRD_GNT)応答メッセージ
402 処理コア
404 データ記憶
406 リンク
408 トランザクションコントローラ
410 スヌープコントローラ
412 リンク
414 トランザクションメッセージ、リンク
416 データリンク
418 スヌープメッセージ
420 スヌープコントローラ
422 トランザクションコントローラ
502 タイムライン
504 タイムライン
506 書き込み要求
508 DBID応答メッセージ
510 単一メッセージ、組み合わせ応答(COMP_DBID)
512 合体データビート
514 合体データビート
600 方法
700 方法
T1 時間、期間
T3 時間、期間
T4 時間、期間
T5 時間、期間
Claims (18)
- 相互接続機構を介して結合されたホームノードおよび要求ノードを備えるデータ処理ネットワークにおけるデータ転送の方法であって、
前記ホームノードによって、前記要求ノードから書き込み要求を受信するステップと、
前記相互接続機構内に輻輳があるかどうかを判定するステップと、
前記相互接続機構内に輻輳があると判定されたときに、
前記ホームノードにおいてデータバッファが利用可能になり、かつ前記ホームノードが、前記書き込み要求に関連付けられる整合性アクションを完了するとき、前記ホームノードが、相互接続機構を介して、前記ホームノードから前記要求ノードに組み合わせ応答を送信するステップであって、前記組み合わせ応答が、前記データバッファの識別子、前記ホームノードによって生成された識別子、および前記整合性アクションが完了していることを示す標識を含む、送信するステップと、
を含み、
前記ホームノードに利用可能なデータバッファが無いとき、または前記ホームノードが前記書き込み要求に関連付けられた前記整合性アクションを完了していないときに、前記ホームノードは、前記ホームノードで前記データバッファが利用可能になり、前記整合性アクションが完了するのを待つ、
方法。 - 前記要求ノードによって、前記書き込み要求に対する応答を受信するステップであって、前記応答が、前記ホームノードから前記相互接続機構を介して送信される、ステップと、
前記応答が前記組み合わせ応答を含むときに、
前記要求ノードによって、完了確認応答メッセージを、前記ホームノードに書き込まれるデータの1つまたは複数のビートと合体させて、1つまたは複数の合体データビートを形成するステップと、
前記要求ノードから前記相互接続機構を介して前記ホームノードに、前記1つまたは複数の合体データビートを送信するステップと
をさらに含む、請求項1に記載の方法。 - 相互接続機構を介して結合されたホームノードおよび要求ノードを備えるデータ処理ネットワークにおけるデータ転送の方法であって、
前記ホームノードによって、前記要求ノードからの書き込み要求を受信するステップと、
前記相互接続機構内に輻輳があるかどうかを判定するステップと、
前記相互接続機構内に輻輳があると判定されたときに、
前記ホームノードでデータバッファが利用可能であり、前記ホームノードが整合性アクションを完了した場合に、前記ホームノードから前記相互接続機構を介して前記要求ノードに組み合わせ応答を送信するステップであって、前記組み合わせ応答は、前記データバッファの識別子と、前記整合性アクションが完了したことの表示とを含む、ステップと、
前記相互接続機構内に輻輳が検出されなかったときに、
前記ホームノードにおいて前記データバッファが利用可能になるときに、前記ホームノードから前記相互接続機構を介して前記要求ノードに、第1の応答を送信するステップであって、前記第1の応答が前記データバッファの識別子を含む、ステップと、
前記ホームノードが前記整合性アクションを完了するときに、前記相互接続機構を介して前記要求ノードに、第2の応答を送信するステップであって、前記第2の応答が、前記整合性アクションが完了していることを示す標識を含む、ステップと
を含む、方法。 - 前記相互接続機構内に輻輳が検出されず、前記ホームノードで前記データバッファが利用可能であるときに、
前記要求ノードから前記相互接続機構を介して前記ホームノードに、前記書き込まれるデータを1つまたは複数のデータビートとして送信するステップ
をさらに含む、請求項3に記載の方法。 - 前記要求ノードからの前記書き込み要求に応答して前記ホームノードが前記整合性アクションを実施するステップをさらに含み、前記整合性アクションを実施するステップが、前記相互接続機構を介して前記データ処理ネットワークの他のノードと1つまたは複数のスヌープメッセージをやりとりすることを含む、請求項1から4のいずれか一項に記載の方法。
- 前記書き込み要求が、データストリーミングトランザクションの複数の書き込み要求のうちの1つである、請求項1から5のいずれか一項に記載の方法。
- 前記相互接続機構内に輻輳があるかどうかを判定するステップが、前記相互接続機構内のリンククレジットの利用可能性を検出するステップを含む、請求項1から6のいずれか一項に記載の方法。
- 前記相互接続機構内に輻輳があるかどうかを判定するステップが、前記相互接続機構のクロスポイントにおけるデータバッファの利用可能性を検出するステップを含む、請求項1から7のいずれか一項に記載の方法。
- 前記相互接続機構内に輻輳があるかどうかを判定するステップが、前記相互接続機構の応答チャネルにおけるバックプレッシャの履歴に依存する、請求項1から8のいずれか一項に記載の方法。
- データ処理ネットワークであって、
メモリ領域の範囲に対する整合性ポイントを提供するホームノードであって、第1のトランザクションコントローラを備える、ホームノードと、
第2のトランザクションコントローラを備える要求ノードと、
前記要求ノードを前記ホームノードに結合する相互接続機構であって、前記第1のトランザクションコントローラと前記第2のトランザクションコントローラとの間のデータチャネルおよび応答チャネルを提供する、相互接続機構と
を備え、
前記要求ノードが、前記ホームノードに書き込み要求を送信することを行うように構成され、
前記ホームノードが、
前記書き込み要求に関連するデータを受信するための前記ホームノードのデータバッファを識別することと、
前記相互接続機構の前記応答チャネル内の輻輳を検出することと、
前記相互接続機構の前記応答チャネル内に輻輳が検出されたときに、
前記書き込み要求に関連する整合性アクションを実施することと、
前記要求ノードに組み合わせメッセージを送信することであって、前記組み合わせメッセージが、前記書き込み要求に関連する前記整合性アクションが完了しているときの前記識別されたデータバッファの識別子を含む、前記送信することと、
前記相互接続機構の前記応答チャネル内に輻輳が検出されなかったときに、
前記要求ノードにデータバッファ識別子(DBID)メッセージを送信することと、
前記書き込み要求に関連する整合性アクションを実施することと、
前記書き込み要求に関連する前記整合性アクションが完了するときに、前記要求ノードに整合性アクション完了(COMP)メッセージを送信することとを行うように構成される、データ処理ネットワーク。 - 前記要求ノードが、
前記書き込み要求に対する応答を受信することであって、前記応答が、前記ホームノードから前記相互接続機構を介して送信される、前記受信することと、
前記応答が前記組み合わせメッセージを含むときに、
前記要求ノードによって、完了確認応答メッセージを、前記ホームノードに書き込まれるデータの1つまたは複数のビートと合体させて、1つまたは複数の合体データビートを形成することと、
前記要求ノードから前記相互接続機構を介して前記ホームノードに、前記1つまたは複数の合体データビートを送信することと
を行うようにさらに構成される、請求項10に記載のデータ処理ネットワーク。 - 前記要求ノードが、
前記相互接続機構の前記応答チャネル内に輻輳が検出されないときに、
前記要求ノードから前記相互接続機構を介して前記ホームノードに、前記書き込まれるデータを1つまたは複数のデータビートとして送信することと、
前記要求ノードから前記相互接続機構を介して前記ホームノードに、前記書き込まれるデータが前記ホームノードに送信されたことを示す完了確認応答メッセージを送信することと
を行うようにさらに構成される、請求項10に記載のデータ処理ネットワーク。 - 前記ホームノードがスヌープコントローラをさらに備え、前記ホームノードによって前記整合性アクションを実施することが、前記相互接続機構を介して前記データ処理ネットワークの他のノードと1つまたは複数のスヌープメッセージをやりとりすることを含む、請求項10、11、及び12のいずれか一項に記載のデータ処理ネットワーク。
- 前記要求ノードからの前記書き込み要求が、データストリーミングトランザクションの複数の書き込み要求のうちの1つである、請求項10、11、12、及び13のいずれか一項に記載のデータ処理ネットワーク。
- 前記要求ノードが、外部入力デバイスからストリーミングデータを受信するためのインターフェースをさらに備える、請求項14に記載のデータ処理ネットワーク。
- 前記相互接続機構がメッシュネットワークを備える、請求項10、11、及び12から15のいずれか一項に記載のデータ処理ネットワーク。
- 請求項10、11、及び12から16のいずれか一項に記載のデータ処理ネットワークを記述したハードウェア記述言語の命令を記憶した、非一時的コンピュータ可読媒体。
- 請求項10、11、及び12から16のいずれか一項に記載のデータ処理ネットワークのネットリスト記述を記憶した、非一時的コンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GR20180100189A GR20180100189A (el) | 2018-05-03 | 2018-05-03 | Δικτυο επεξεργασιας δεδομενων με συμπυκνωση ροης για μεταφορα δεδομενων μεσω streaming |
GR20180100189 | 2018-05-03 | ||
PCT/GB2019/051217 WO2019211611A1 (en) | 2018-05-03 | 2019-05-02 | Data processing network with flow compaction for streaming data transfer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021522608A JP2021522608A (ja) | 2021-08-30 |
JP7419261B2 true JP7419261B2 (ja) | 2024-01-22 |
Family
ID=64901600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020561628A Active JP7419261B2 (ja) | 2018-05-03 | 2019-05-02 | ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク |
Country Status (6)
Country | Link |
---|---|
US (1) | US11483260B2 (ja) |
EP (1) | EP3788493B1 (ja) |
JP (1) | JP7419261B2 (ja) |
CN (1) | CN112074822B (ja) |
GR (1) | GR20180100189A (ja) |
WO (1) | WO2019211611A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114731282B (zh) | 2019-11-22 | 2023-06-02 | 华为技术有限公司 | 处理非缓存写数据请求的方法、缓存器和节点 |
US20210011864A1 (en) * | 2020-09-25 | 2021-01-14 | Francesc Guim Bernat | System, apparatus and methods for dynamically providing coherent memory domains |
US11768630B1 (en) * | 2021-10-27 | 2023-09-26 | Amazon Technologies, Inc. | Credit based memory scheduler |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150178209A1 (en) | 2013-12-20 | 2015-06-25 | International Business Machines Corporation | Frequency determination across an interface of a data processing system |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864671A (en) | 1996-07-01 | 1999-01-26 | Sun Microsystems, Inc. | Hybrid memory access protocol for servicing memory access request by ascertaining whether the memory block is currently cached in determining which protocols to be used |
US6338122B1 (en) * | 1998-12-15 | 2002-01-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node |
US6763434B2 (en) * | 2000-12-30 | 2004-07-13 | International Business Machines Corporation | Data processing system and method for resolving a conflict between requests to modify a shared cache line |
GB0227871D0 (en) * | 2002-11-29 | 2003-01-08 | Ibm | DATA processing systems |
US7779210B2 (en) | 2007-10-31 | 2010-08-17 | Intel Corporation | Avoiding snoop response dependency |
US8250311B2 (en) | 2008-07-07 | 2012-08-21 | Intel Corporation | Satisfying memory ordering requirements between partial reads and non-snoop accesses |
US8949500B2 (en) * | 2011-08-08 | 2015-02-03 | Lsi Corporation | Non-blocking processor bus bridge for network processors or the like |
US8799586B2 (en) | 2009-09-30 | 2014-08-05 | Intel Corporation | Memory mirroring and migration at home agent |
GB2484088B (en) | 2010-09-28 | 2019-08-07 | Advanced Risc Mach Ltd | Coherency control with writeback ordering |
US8949547B2 (en) | 2011-08-08 | 2015-02-03 | Arm Limited | Coherency controller and method for data hazard handling for copending data access requests |
US8775904B2 (en) | 2011-12-07 | 2014-07-08 | International Business Machines Corporation | Efficient storage of meta-bits within a system memory |
US9106229B1 (en) * | 2013-03-14 | 2015-08-11 | Altera Corporation | Programmable interposer circuitry |
US20150261677A1 (en) | 2014-03-12 | 2015-09-17 | Silicon Graphics International Corp. | Apparatus and Method of Resolving Protocol Conflicts in an Unordered Network |
US20160179161A1 (en) * | 2014-12-22 | 2016-06-23 | Robert P. Adler | Decode information library |
US11082347B2 (en) * | 2018-03-26 | 2021-08-03 | Nvidia Corporation | Techniques for reducing congestion in a computer network |
US10452593B1 (en) | 2018-05-03 | 2019-10-22 | Arm Limited | High-performance streaming of ordered write stashes to enable optimized data sharing between I/O masters and CPUs |
US10613996B2 (en) | 2018-05-03 | 2020-04-07 | Arm Limited | Separating completion and data responses for higher read throughput and lower link utilization in a data processing network |
US10917198B2 (en) | 2018-05-03 | 2021-02-09 | Arm Limited | Transfer protocol in a data processing network |
-
2018
- 2018-05-03 GR GR20180100189A patent/GR20180100189A/el unknown
-
2019
- 2019-05-02 CN CN201980030104.8A patent/CN112074822B/zh active Active
- 2019-05-02 WO PCT/GB2019/051217 patent/WO2019211611A1/en active Application Filing
- 2019-05-02 EP EP19721686.4A patent/EP3788493B1/en active Active
- 2019-05-02 JP JP2020561628A patent/JP7419261B2/ja active Active
- 2019-05-02 US US17/051,028 patent/US11483260B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150178209A1 (en) | 2013-12-20 | 2015-06-25 | International Business Machines Corporation | Frequency determination across an interface of a data processing system |
Also Published As
Publication number | Publication date |
---|---|
CN112074822B (zh) | 2024-06-11 |
EP3788493A1 (en) | 2021-03-10 |
WO2019211611A1 (en) | 2019-11-07 |
US20210126877A1 (en) | 2021-04-29 |
JP2021522608A (ja) | 2021-08-30 |
US11483260B2 (en) | 2022-10-25 |
EP3788493B1 (en) | 2023-02-22 |
CN112074822A (zh) | 2020-12-11 |
GR20180100189A (el) | 2020-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10157134B2 (en) | Decreasing the data handoff interval for a reserved cache line based on an early indication of a systemwide coherence response | |
US6279084B1 (en) | Shadow commands to optimize sequencing of requests in a switch-based multi-processor system | |
US6014690A (en) | Employing multiple channels for deadlock avoidance in a cache coherency protocol | |
KR100465583B1 (ko) | 판독 요청을 원격 처리 노드에 추론적으로 전송하는 비정형 메모리 액세스 데이터 처리 시스템 및 이 시스템에서의 통신 방법 | |
US6085276A (en) | Multi-processor computer system having a data switch with simultaneous insertion buffers for eliminating arbitration interdependencies | |
US6154816A (en) | Low occupancy protocol for managing concurrent transactions with dependencies | |
US6249520B1 (en) | High-performance non-blocking switch with multiple channel ordering constraints | |
US6122714A (en) | Order supporting mechanisms for use in a switch-based multi-processor system | |
US6101420A (en) | Method and apparatus for disambiguating change-to-dirty commands in a switch based multi-processing system with coarse directories | |
US6108752A (en) | Method and apparatus for delaying victim writes in a switch-based multi-processor system to maintain data coherency | |
KR100324975B1 (ko) | 잠재적인 제3 노드 트랜잭션을 버퍼에 기록하여 통신 대기시간을 감소시키는 비균일 메모리 액세스(numa) 데이터 프로세싱 시스템 | |
JP7419261B2 (ja) | ストリーミングデータ転送のためのフロー圧縮を用いたデータ処理ネットワーク | |
JP2000227908A (ja) | 共用介入サポ―トを有する不均等メモリ・アクセス(numa)デ―タ処理システム | |
US10152417B2 (en) | Early freeing of a snoop machine of a data processing system prior to completion of snoop processing for an interconnect operation | |
US10437725B2 (en) | Master requesting missing segments of a cache line for which the master has coherence ownership | |
US7451231B2 (en) | Data processing system, method and interconnect fabric for synchronized communication in a data processing system | |
CN112074821A (zh) | 在数据处理网络中分离完成和数据响应,以实现更高的读取吞吐量和更低的链接利用率 | |
US20190138630A1 (en) | Techniques for implementing a split transaction coherency protocol in a data processing system | |
JP7284191B2 (ja) | データ処理ネットワーク内の転送プロトコル | |
US7254694B2 (en) | Processors interconnect fabric with relay broadcasting and accumulation of partial responses | |
MXPA99006144A (en) | Data processing system for non-uniform memory access data introducing potential intermediate memories third-node transactions to decrease communicate waiting time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7419261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |