CN102446157B

CN102446157B - 基于阵列结构的处理器核心的通信方法及通信装置

Info

Publication number: CN102446157B
Application number: CN2010105088398A
Authority: CN
Inventors: 谢向辉; 李宏亮; 过锋; 郑方; 吕晖; 钱磊
Original assignee: Wuxi Jiangnan Computing Technology Institute
Current assignee: Wuxi Jiangnan Computing Technology Institute
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2013-09-18
Anticipated expiration: 2030-10-12
Also published as: CN102446157A

Abstract

一种基于阵列结构的处理器核心的通信方法及通信装置。所述基于阵列结构的处理器核心的通信方法包括：发送端处理器核心获取数据发送指令并进行解析；基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中；发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元；目标处理器核心获取数据接收指令并进行解析；基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。

Description

基于阵列结构的处理器核心的通信方法及通信装置

技术领域

本发明涉及微处理器体系结构，更具体地，本发明涉及基于阵列结构的处理器核心的通信方法及通信装置。

背景技术

多核处理器是指将多个处理器核心及相关功能部件集成到一个处理器芯片上，从而形成包含有多个处理器核心的处理器结构。相较于以往的单核处理器，由于集成了多个处理器核心，所述多核处理器的数据处理能力大大提高。

在多核处理器数据处理能力大大提升的同时，处理器外部存储器的访问速度提高相对缓慢，特别是系统内存的存取速度已远不能满足处理器处理速度的需求。由于所述多核处理器在实际运行时通常会有多个处理器核心竞争访问处理器缓存、系统内存等存储资源，这就加剧了访问冲突，严重影响处理器的数据处理能力。

针对所述系统内存访问冲突的问题，申请号为200910186558.2的中国专利申请文件提供了一种利用多核处理器上的内部缓存来完成处理器核心间数据交互的方法。在该方法中，需要获取数据的处理器核心依次查找本地一级缓存、二级缓存、其他处理器核心的二级缓存，在均无法获取需要数据的情况下，所述处理器核心才会访问内存，从中读取数据并保存到对应的二级缓存中。

然而，这种处理器核心间数据交互的方法需要多次访问缓存，不同处理器核心间的数据交互有可能需要经过3次以上的访问操作才能完成数据交互，即请求数据的处理器核心需要访问本地一级缓存、二级缓存，直至访问到其他处理器核心的二级缓存。这种处理器核心间数据通信方式仍然不能有效提高处理器的数据处理能力。

发明内容

本发明解决的问题是提供一种基于阵列结构的处理器核心的通信方法及通信装置，提高阵列结构多核处理器片上数据的复用率，实现处理器核心间的高效数据交互。

为解决上述问题，本发明提供了一种基于阵列结构的处理器核心的通信方法，用于实现多核处理器中不同处理器核心之间的数据交互，包括：

发送端处理器核心获取数据发送指令并进行解析；

基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中；

发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元；

目标处理器核心获取数据接收指令并进行解析；

基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。

可选的，所述数据发送指令与数据接收指令分别添加在处理器核心当前执行的可执行程序中。

可选的，所述数据发送指令中包含至少一个处理器核心标识，所述发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元包括：基于所述处理器核心标识，将所述数据发送至一个或多个目标处理器核心的接收缓冲单元。

可选的，基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中包括：

在所述发送缓冲单元未达到存储容量上限时，所述发送端处理器核心从通用寄存器文件中获取数据；

在所述发送缓冲单元中存储数据达到存储容量上限后，所述发送端处理器核心暂停对数据发送指令进行解析，不再从通用寄存器文件中获取新的数据。

可选的，基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中包括：

当所述接收缓冲单元中存储有数据时，目标处理器核心从所述接收缓冲单元中获取数据；

当所述接收缓冲单元中未存储数据时，目标处理器核心停止从所述接收缓冲单元中获取数据。

可选的，当有多个发送端处理器核心同时向同一目标处理器核心发送数据时，通过处理器核心外的同步管理单元进行所述数据发送操作的同步控制，并依次实现数据发送，所述同步控制包括：

发送端处理器核心获取同步指令并进行解析，所述同步指令中包含有参与同步的发送端处理器核心的信息；

基于所述同步指令的解析结果，发送端处理器核心向同步管理单元发送同步到达信号；

在同步到达信号发送完成后，发送端处理器核心暂停执行指令直至接收到同步管理单元提供的同步响应信号；

同步管理单元在获取所有参与同步的发送端处理器核心发送的同步到达信号后，向所有参与同步的发送端处理器核心返回同步响应信号；

在收到同步响应信号后，发送端处理器核心继续执行后续指令。

相应的，本发明还提供了一种基于阵列结构的处理器核心的通信装置，用于实现多核处理器中不同处理器核心之间的数据交互，包括多个处理器核心及处理器核心间的互连结构，所述处理器核心包含有通用寄存器文件、发送缓冲单元、控制单元与接收缓冲单元，其中：

所述互连结构，连接所述多个处理器核心，用于处理器核心间的通信；

所述控制单元，用于接收并执行数据发送指令与数据接收指令，基于所述数据发送指令解析形成数据发送信号并指示通用寄存器文件将对应的数据提供给发送缓冲单元，并指示所述发送缓冲单元将所述数据发送至目标处理器核心的接收缓冲单元；基于所述数据接收指令解析形成数据接收信号并指示接收缓冲单元将数据提供给通用寄存器文件。

可选的，所述数据发送指令解析形成的数据发送信号中包含至少一个处理器核心标识，控制单元基于所述处理器核心标识指示发送缓冲单元同时向一个或多个目标处理器核心发送数据。

可选的，所述互连结构采用总线结构或交叉开关结构。

可选的，还包括同步管理单元，用于接收处理器核心发送的同步请求，所述同步请求中包含有参与同步的发送端处理器核心的信息；在获取所有参与同步的处理器核心发送的同步请求后，向所有参与同步的处理器核心返回同步响应信号。

与现有技术相比，本发明具有以下优点：阵列结构的处理器核心间的通信机制采用点对点或多播的形式，不同处理器核心以较为简便的方式实现了数据共享，有效降低了处理器与处理器外部模块的通信压力。

附图说明

图1示出了本发明基于阵列结构的处理器核心的通信方法一个实施例的流程。

图2示出了本发明基于阵列结构的处理器核心的通信装置一个实施例。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术中多核处理器的处理器核心间数据交互需要访问处理器核心间的缓存，所述缓存较慢的读取速度降低了多核处理器的数据处理能力。

针对上述问题，本发明的发明人提供了一种多核处理器中不同处理器核心直接进行数据交互的通信方法与通信装置，避免了对处理器核心缓存的多次访问，提高了多核处理器的数据处理能力。

发明人发现，在实际应用中，多核处理器主要用于数值计算等性能要求较高的应用场合，因此需要不同的处理器核心协同处理计算任务。而对于负责具体数值计算的处理器核心而言，在所述数值计算过程中，其产生的计算结果通常暂存在该处理器核心对应的通用寄存器文件中，以加快后续访问的速度。所述暂存于通用寄存器文件中的计算结果数据量较小，但实时交互的要求较高，以满足不同处理器核心的协调同步。这种单次交互数据量较小的数据处理方式通常又被称为“细粒度”的数据交互。

对于所述“细粒度”的数据交互，处理器核心间每次交互的数据量较小，但交互频率高。因此，如果可以直接利用处理器核心中的通用寄存器文件来进行数据交互，将发送端处理器核心通用寄存器文件中的数据直接发送给目标处理器核心，再从目标处理器核心的通用寄存器文件中获取所述数据，那么，数据交互的速度即可有效提高，从而使得数值计算的整体速度相应加快。

接下来，结合具体的实施例，对本发明的基于阵列结构的处理器核心的通信方法及通信装置进行说明。在具体实施例中，所述多核处理器包含有多个阵列排布的处理器核心，以及连接所述多个处理器核心的互连结构，所述互连结构即作为处理器核心间数据交互的通信网络。其中，通过所述通信网络，每个处理器核心可以与其他处理器核心实现连接，因此，在实际应用中，通过采用本发明基于阵列结构的处理器核心的通信方法与通信装置，所述多核处理器的每个处理器核心可以同时与一个或多个处理器核心进行数据交互。

如图1所示，所述基于阵列结构的处理器核心间的通信方法一个实施例包括：

执行步骤S102，发送端处理器核心获取数据发送指令并进行解析。

在实际应用中，所述多核处理器通常用于实现高性能的数值计算，需要不同的处理器核心协同处理计算任务。对于所述处理器核心，在所述数值计算处理过程中产生的计算结果存储在所述处理器核心的通用寄存器文件中。在所述处理过程中，当数值计算或其他处理任务需要处理器核心间进行数据交互时，可以通过当前执行的可执行程序中的数据发送指令来确定需要发送的数据，以及需要所述数据的目标处理器核心。

基于数据交互的需要，所述数据发送指令包含有数据需求信息及核心需求信息。所述数据需求信息用于标识需要发送的数据，或者需要发送的数据存放于发送缓冲单元的具体地址；所述核心需求信息用于标识需要所述数据的处理器核心。作为示例，所述数据发送指令可以采用下述的指令格式：Put RaRb，其中，Put标记了数据发送指令，该指令的两个参数Ra表示数据需求信息，Rb表示核心需求信息。

通过解析所述数据发送指令，发送端处理器核心即获得了相应的解析结果。接着，执行步骤S104，基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中。

在获得数据发送指令解析结果中得到的数据需求信息后，发送端处理器核心即可基于所述数据需求信息，从其通用寄存器文件中搜索与所述数据需求信息对应的数据，并将所述数据存储到其发送缓冲单元中。

在具体实施例中，所述发送缓冲单元的存储容量有一定的限制。在所述发送缓冲单元未达到存储容量上限时，发送端处理器核心从通用寄存器文件中获取数据；在所述发送缓冲单元中存储数据达到存储容量上限后，所述发送端处理器核心暂停对数据发送指令进行解析，不再从通用寄存器文件中获取新的数据。

可以看出，所述发送端处理器核心会基于发送缓冲单元的存储情况选择将数据转移到目标处理器核心或者停止数据的转移，这种处理模式即为基于生产者-消费者同步协议的处理模式。通过采用所述生产者-消费者同步协议的处理模式，发送端处理器核心与目标处理器核心实现了计算操作的同步，避免了因不同处理器核心不同步而带来的处理器处理能力下降。

执行步骤S106，发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元。

发送端处理器核心的发送缓冲单元准备好数据后，即可进行数据发送操作。所述数据发送操作通过处理器核心间的互连结构实现，所述互连结构可以采用总线结构或交叉开关结构。

在具体实施例中，基于数据发送指令中的核心需求信息，即所述核心需求信息中包含的一个或多个处理器核心标识，所述发送端处理器核心可以将数据发送至与所述核心需求信息对应的一个或多个目标处理器核心的接收缓冲单元，即对应于数据的‘单播’或‘多播’模式。特别的，对于所述‘多播’模式的数据发送操作，其实现了数据在处理器内部由一个处理器核心向多个处理器核心的转移，大大提高了处理器间的通信效率。

对于所述阵列结构的处理器核心，不同的处理器核心当前执行的程序并不一定相同。因此，在程序执行或处理过程中，有可能出现不同处理器核心同时获取数据发送指令并向相同的目标处理器核心发送数据的情况。在这种情况下，不同的发送端处理器核心需要进行数据发送的排序与同步，以避免冲突，所述数据发送的排序与同步通过处理器核心外的同步管理单元进行，所述同步控制包括：

下面以两个发送端处理器核心对同一目标处理器核心发送数据为例对所述同步控制进行说明。其中，发送端处理器核心为核心A与核心B，目标处理器核心为核心Z，且核心A的数据发送需要先于核心B进行。

在这种情况下，核心A与核心B需要通过同步来控制其数据发送的先后顺序。具体而言，对于核心A，数据发送指令先于同步指令执行；而对于核心B，同步指令先于数据发送指令执行。这时，核心B向核心Z发送数据的操作必须等待同步管理单元的同步响应信号。同时，由于同步管理单元发送同步响应信号又需要接收到所有参与同步的发送端处理器核心的同步到达信号。因此，只有在核心A向核心Z发送数据完成后，同步管理单元才会发送同步响应信号，之后，核心B才能继续向核心Z发送数据。这样，核心A与核心B的数据发送操作实现了由同步操作来进行排序，也就避免了相互之间的冲突。

执行步骤S108，目标处理器核心获取数据接收指令并进行解析。

目标处理器核心的接收缓冲单元在得到发送端处理器核心提供的数据之后，并不会直接进行处理。类似于数据发送指令，所述目标处理器核心需要获取其当前执行的可执行程序中包含的数据发送指令并进行解析，之后，才能将数据转移到其通用寄存器文件中。

作为示例，所述数据接收指令可以采用下述的指令格式：Get Rc，其中，Get标记了数据接收指令，该指令的参数Rc用于标记需要接收的数据，或者需要接收的数据存放于接收缓冲单元的具体地址。

可以看出，通过在程序中添加所述数据发送指令与数据接收指令，不同的处理器核心即可完成数据交互的任务。所述数据交互避免了对处理器外部系统主存、以及处理器内部缓存的访问，大大提高了数据交互的效率。

执行步骤S110，基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。

在具体实施例中，所述接收缓冲单元采用FIFO结构，即先进先出的缓冲器结构。基于数据接收指令，目标处理器核心从接收缓冲单元中读取队首数据并送入对应的通用寄存器文件中。

在实际的数据交互过程中，所述接收中缓冲单元可能暂存有数据，也有可能因为实际需要而不暂存有数据。相应的，当所述接收缓冲单元中存储有数据时，目标处理器核心从所述接收缓冲单元中获取数据；当所述接收缓冲单元中未存储数据时，目标处理器核心停止从所述接收缓冲单元中获取数据。

本发明的基于阵列结构的处理器核心的通信方法实现了阵列结构多核处理器内的轻量级异步数据交互，提高了处理器核心间数据通信速度。此外，该通信方法中天然存在同步机制，可以实现不同处理器核心的同步运算。

图2示出了本发明基于阵列结构的处理器核心的通信装置一个实施例，包括多个处理器核心、以及所述处理器核心间的互连结构207，所述处理器核心包含有通用寄存器文件201、控制单元209、发送缓冲单元203与接收缓冲单元205，其中：

所述互连结构207，连接所述多个处理器核心，用于处理器核心间的通信；

所述控制单元209，用于接收并执行数据发送指令与数据接收指令，基于所述数据发送指令形成数据发送信号并指示通用寄存器文件201将对应的数据提供给发送缓冲单元203，并指示所述发送缓冲单元203将所述数据发送至发送目标处理器核心210的接收缓冲单元205；基于所述数据接收指令形成数据接收信号并指示接收缓冲单元205将所述数据提供给通用寄存器文件201。

接下来，对本发明基于阵列结构的处理器核心的通信装置一个实施例的工作过程进行说明：

在多核处理器的处理器核心需要进行数据交互时，作为数据提供端的发送端处理器核心200获取数据发送指令，控制单元209对所述数据发送指令进行解析并形成数据发送信号，基于所述数据发送信号，发送端处理器核心200将其通用寄存器文件201中存储的与所述数据发送信号对应的数据转移到发送缓冲单元203中。所述数据发送信号中包含有数据需求信息及核心需求信息。所述数据需求信息即用于标识需要发送的数据，而所述核心需求信息用于标识需要所述数据的处理器核心，可以通过处理器核心标识(例如处理器核心的序号)来标识对应的处理器核心。

在实际应用中，所述发送缓冲单元203的存储容量有一定的限制。因此，如果发送缓冲单元203因暂存了较多数据而达到存储容量上限后，所述通用寄存器文件201中的数据暂时停止转移，而且所述发送端处理器核心210的运算单元也暂停指令解析，直到发送缓冲单元203释放出存储空间之后，所述指令解析操作、以及发送端处理器核心200中数据转移才会继续进行。

所述发送端处理器核心200的通用寄存器文件201中的数据转移到发送缓冲单元203之后，发送端处理器核心200即基于数据发送信号中的核心需求信息，并通过处理器核心间的互连结构207将所述数据发送至与核心需求信息对应的目标处理器核心210的接收缓冲单元205。所述核心需求信息中包含有至少一个处理器核心标识，基于所述处理器核心标识，控制单元209指示发送缓冲单元203将所述数据发送至一个或多个目标处理器核心的接收缓冲单元205。.

所述互连结构207可以采用总线结构或交叉开关结构。

所述目标处理器核心210在获得发送端处理器核心200提供的数据之后，并不会直接进行处理。所述目标处理器核心210需要获取与数据发送指令相对应的数据接收指令。基于所述数据接收指令，目标处理器核心210的控制单元209形成数据接收信号，并指示通用寄存器文件201从接收缓冲单元205中获取数据。

所述接收缓冲单元可以采用FIFO结构，即先进先出的缓冲器结构。基于数据接收信号，目标处理器核心210从接收缓冲单元205中读取队首数据并送入对应的通用寄存器文件201中。在实际应用中，当所述接收缓冲单元205中存储有数据时，目标处理器核心210的通用寄存器文件201从所述接收缓冲单元205中获取数据；而当所述接收缓冲单元205中未存储数据时，目标处理器核心210停止从所述接收缓冲单元205中转移数据，直至所述接收缓冲单元205中重新存储有数据时，所述目标处理器核心210才会重新将所述数据转移到通用寄存器文件201中。

在实际应用中，为避免不同处理器核心同时向同一目标处理器核心发送数据而引起的冲突，所述基于阵列结构的处理器核心的通信装置还包括同步管理单元。所述同步管理单元用于接收处理器核心发送的同步请求，所述同步请求中包含有参与同步的发送端处理器核心的信息；在获取所有参与同步的处理器核心发送的同步请求后，向所有参与同步的处理器核心返回同步响应信号。相应的，处理器核心需要向所述同步管理单元发送同步请求并接收同步相应信号。

通过设置所述同步管理单元，不同处理器核心向同一处理器核心发送数据可以由同步来进行排序，从而避免了冲突。

需要说明的是，在实际应用中，对于每一处理器核心，由于其中均包含有发送缓冲单元与接收缓冲单元，因此，其既可以作为发送端处理器核心发送数据，也可以作为接收端处理器核心接收数据，不应限制其范围。

与现有技术相比，本发明的基于阵列结构的处理器核心间的通信方法及通信装置采用‘单播’或‘多播’的形式实现不同处理器核心间的数据交互，不同处理器核心可以以较为简便的方式实现了数据共享，同时还降低了处理器核心与处理器核心外部模块的通信压力。

应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims

1.一种基于阵列结构的处理器核心的通信方法，用于实现多核处理器中不同处理器核心之间的数据交互，其特征在于，包括：

发送端处理器核心获取数据发送指令并进行解析；

目标处理器核心获取数据接收指令并进行解析；

2.如权利要求1所述的基于阵列结构的处理器核心的通信方法，其特征在于，所述数据发送指令与数据接收指令分别添加在处理器核心当前执行的可执行程序中。

3.如权利要求1所述的基于阵列结构的处理器核心的通信方法，其特征在于，所述数据发送指令中包含至少一个处理器核心标识，所述发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元包括：基于所述处理器核心标识，将所述数据发送至一个或多个目标处理器核心的接收缓冲单元。

4.如权利要求1所述的基于阵列结构的处理器核心的通信方法，其特征在于，所述基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中包括：

5.如权利要求1所述的基于阵列结构的处理器核心的通信方法，其特征在于，所述基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中包括：

6.如权利要求1所述的基于阵列结构的处理器核心的通信方法，其特征在于，当有多个发送端处理器核心同时向同一目标处理器核心发送数据时，通过处理器核心外的同步管理单元进行所述数据发送操作的同步控制，并依次实现数据发送，所述同步控制包括：

7.一种基于阵列结构的处理器核心的通信装置，用于实现多核处理器中不同处理器核心之间的数据交互，其特征在于，包括多个处理器核心及处理器核心间的互连结构，所述处理器核心包含有通用寄存器文件、控制单元、发送缓冲单元与接收缓冲单元，其中：

8.如权利要求7所述的基于阵列结构的处理器核心的通信装置，其特征在于，所述数据发送指令解析形成的数据发送信号中包含至少一个处理器核心标识，控制单元基于所述处理器核心标识指示发送缓冲单元同时向一个或多个目标处理器核心发送数据。

9.如权利要求7所述的基于阵列结构的处理器核心的通信装置，其特征在于，所述互连结构采用总线结构或交叉开关结构。

10.如权利要求7所述的基于阵列结构的处理器核心的通信装置，其特征在于，

还包括同步管理单元，用于接收处理器核心发送的同步请求，所述同步请求中包含有参与同步的发送端处理器核心的信息；在获取所有参与同步的处理器核心发送的同步请求后，向所有参与同步的处理器核心返回同步响应信号。