CN100552623C - 用于在系统处理器和协处理器之间进行消息传送的系统和方法 - Google Patents
用于在系统处理器和协处理器之间进行消息传送的系统和方法 Download PDFInfo
- Publication number
- CN100552623C CN100552623C CNB2006101002974A CN200610100297A CN100552623C CN 100552623 C CN100552623 C CN 100552623C CN B2006101002974 A CNB2006101002974 A CN B2006101002974A CN 200610100297 A CN200610100297 A CN 200610100297A CN 100552623 C CN100552623 C CN 100552623C
- Authority
- CN
- China
- Prior art keywords
- message
- processor
- coprocessor
- thread
- controll block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
一种用于在通过总线连接的处理器和协处理器之间进行消息传送的方法和系统。该方法允许多线程系统处理器请求位于总线上的处理器或协处理器的服务。消息控制块被存储在存储器中,其标识目标处理器的物理地址,以及专用于请求该服务的线程的存储器中的存储器单元。当系统处理器请求处理器或协处理器的服务时,创建指向消息控制块的DCR命令。通过消息控制块中包含的信息或被传输到处理器或协处理器的信息来构建消息。处理器或协处理器消息的返回地址与线程号相并置,以便处理器或协处理器可创建返回消息,该返回消息特别地标识专用于请求线程以便响应消息的存储的存储器空间。
Description
技术领域
本发明涉及在处理器/协处理器之间交换消息的多处理器计算系统。特别是,本发明涉及运行多个线程的处理器,其中每个线程可请求用于运行指令子集以获得完成线程的执行所需的数据的协处理器服务。
背景技术
通过使用在多个处理器之间的分布式计算来运行程序,导致了计算系统的发展。在这些多处理器系统中,一个处理器可以开始运行指令线程,该指令线程需要从所链接的协处理器获得额外的信息。这需要消息传送协议调用协处理器来运行专用指令集,并转发协处理器的结果,以便可以继续运行。
当这些处理器中之一正在运行同一程序的运行序列的多个线程时,使用所链接的多个处理器会得到额外的好处。通过使用多线程处理系统,在一个线程正等待来自协处理器的数据时,能够通过运行程序的其它线程而继续处理。这样,通过在单个程序的界限内声明多个线程,实现最终提高了程序的整体处理速度的并行性。
然而,多处理器系统的性能取决于很多因素,诸如处理器之间的信息流控制、对协处理器的请求的调度、以及在处理器和协处理器之间建立和解除连接的时间。在多处理器/多线程环境中,处理器之间的消息传送变得甚至更为复杂。在多线程处理器中的每个线程必须知道其自身的线程身份,至少就用于每个线程的不同索引寄存器来说,将必须为每个线程进行初始化,从而访问对线程特定的数据。由于每个线程需要私用消息缓冲器和响应缓冲器,所以每个线程将必须建立独立的DMA或消息控制块(MCB)。用于每个线程的消息控制块的复制需要用于每个处理器的本地高速存储器的显著增加。此外,当接收到上述结果时,必须通知请求协处理器服务的特定线程,以便可以进行线程的运行。本发明的消息传送协议减轻了依赖于用于支持的另一处理器的多线程运行的复杂性。
发明内容
提供了一种用于在通过系统总线互连的系统处理器之间进行消息传送的系统和方法。根据本发明,系统处理器运行同一进程内的多个线程。为所处理线程中的每一个提供具有共享和专用存储器的系统存储器。通过用于每个协处理器的消息控制块来影响经由系统总线连接的协处理器和线程之间的通信。该消息控制块标识协处理器的物理地址、用于来自协处理器的响应的存储器返回地址以及将被发送的消息的存储器单元(location)。
当线程的运行创建对协处理器服务的请求时,系统处理器创建设备控制寄存器(DCR)命令,该DCR命令具有标识用于目标协处理器的消息控制块的指针。在所述消息控制块指定的地址处的系统存储器中构建将被发送至协处理器的消息。所构建的消息包括数据净荷,以及标识出用于从协处理器返回的响应数据的系统存储器中的返回地址的数据。直接存储器存取(DMA)控制器响应于该DCR命令,并获得经过系统总线与目标协处理器的连接。一旦连接被建立,就将消息发送至协处理器。
发送至协处理器的消息包括与DMA控制器的处理线程号相并置(concatenate)的返回地址。从协处理器返回的响应消息包括返回地址和所并置的线程号。这样,系统处理器知道在存储器中的哪里存储该返回消息,并且能够标识并唤醒空闲的线程,从而允许其继续进行处理。
本发明避免了必须为可能请求同一协处理器的服务的每个线程复制消息控制块,并且能够明确标识返回消息及请求线程。唤醒指示被嵌入返回消息中,以唤醒请求线程用以后续处理。
附图说明
图1是例示用于与远程目标处理器进行通信的处理器组件的框图;
图2例示了DMA控制器用来构建传输给目标处理器的消息的消息命令格式;
图3是系统处理器共享存储器中存储的消息控制块的例图;以及
图4例示了DMA控制器创建的用于传输给协处理器的消息格式。
具体实施方式
现在参考图1,示出了运行应用程序的多线程处理器20。将用于运行的指令和用于处理的数据从L2高速缓存装入L1高速缓存21,L2高速缓存(未示出)与系统接口单元SIU 16相关联。主存储器(未示出)经由PLB 15连接至SIU 16,并将数据提供给L2高速缓存,并随后将其提供给L1高速缓存。应该理解,虽然例示了单个L1高速缓存,但实际的实现方式可以包括用于指令和数据的独立L1高速缓存。本地存储器10向多线程处理器20提供存储单元,所述存储单元专用于多线程处理器所运行的每个线程以及所有线程共享的存储空间。当多线程处理器20运行需要得自远程协处理器14的信息的指令时,它构建用于在存储器10内的适当的消息缓冲器中进行传输的消息净荷,其可专用于通过内部总线19请求服务的特定线程。通过移动至DCR指令启动对用于传输给远程目标协处理器14的消息的创建。响应于DCR指令的运行,接着由硬件将“移动至DCR”命令通过DCR总线22发布至DMA控制器11中的DCR寄存器。通过将在下文中描述的从DCR命令以及从DCR指令所指向的消息控制块中追加字段,DMA控制器11基于多线程DMA控制器11的DCR寄存器中的移动至DCR指令而创建消息。
现在参考图2,例示了移动至DCR命令的格式。消息控制块(MCB)索引字段将偏移定义到包含用于目标处理器或协处理器的消息控制块(MCB)的本地存储器10a的共享区之中。消息标记字段(message-tag(0:7))使该消息与特定的忙位(busy bit)相关联,而消息长度(message-length(0:7))定义了消息的传输长度。请求该消息的线程号在命令中并未明确规定,但处理器基于运行下述指令的线程可以得知该线(0:7))使该消息与特定的忙位(busy bit)相关联,而消息长度(message-length(0:7))定义了消息的传输长度。请求该消息的线程号在命令中并未明确规定,但处理器基于运行下述指令的线程可以得知该线程号,所述指令运行移动至DCR命令。根据本发明,如稍后将显而易见的那样,请求线程号被追加到消息地址,以清楚地定义将被发送的响应消息在哪里,以及将消息净荷存储于请求线程的专用存储器中的哪里。
通过存储器10的共享存储器部分10a中所存储的消息控制块(MCB)来确定消息的目标处理器或协处理器14的地址,该MCB通常具有图3所示的形式,其中两个条目(字0中的D buff ADR(0:31),字节0-3,以及字1中的D buff ADR(32:35),字节0)被并置,以形成目标处理器或协处理器14的系统物理地址。字1的字节1标识将被发送至目标协处理器的消息的格式。字1的字节2包括消息缓冲器索引(0:7),其是消息净荷所驻留的消息净荷系统存储器10b的专用线程存储区中的局部地址。净荷的其余地址位是发出该消息的线程号,并标识出哪个线程存储区将被寻址。在消息被构造时,线程号被并置到消息缓冲索引。
字1的字节数3是对于线程存储器单元的索引,其组成存储来自协处理器的响应消息的响应缓冲器的局部地址R_Buf_Index(0:7)。响应消息缓冲器的附加地址位是发出该消息的线程号,并标识出哪个线程存储区将被寻址。响应缓冲器的其余地址位表示发出请求的处理器20的系统地址。系统地址、线程号以及R_Buf_Index被并置,以形成响应消息的完整的指定地址。在将该响应消息转发至系统处理器20时,协处理器将该响应消息地址添加至相应的响应消息,以便定位正确的专用存储器部分。
因此,消息控制块具有可标识将被传输的消息净荷的专用线程存储器中的单元的索引,以及并非对线程特定的响应消息的单元的索引。在消息被创建时,处理器知道哪个线程已请求过将要发送的消息,并且表示附加地址位的经配置的系统地址和线程号可用于完成所发送的消息净荷的地址和用于存储响应的单元。这允许所有的线程使用单个消息控制块来访问同一目标处理器。注意,由于仅由本地设备(例如,在处理器20的地址域内)访问消息净荷,所以不需要系统地址来访问该消息净荷,但由于目标处理器或协处理器14在处理器20的地址域之外,所以需要系统地址来定义响应消息的返回路径。
DMA控制器创建具有图4所示格式和控制包装(wrapper)的用于传输的消息。现在参考图4,该消息包括用于如上所述通过R_Buf_Index、线程号和系统地址所构造的响应消息的缓冲器地址R-Buf_Adr(0:31)和R-Buf_Adr(32:35)。该消息还包括指示忙位的消息标记,所述忙位可以表示启动消息传输的线程。得自消息控制块的消息格式遵循组成从本地存储器10中读出的净荷的消息字节,所述本地存储器10由与请求线程号相并置的消息控制块(MCB)的Msg_Buf_Index进行寻址。例如,消息控制块中的Msg_Buf_Index可以由以下二进制位构成:“0TTTPPPPPPPP00”,其中,把0装入三个T位。然而,DMA控制器可以用线程号覆盖T位。这样,该消息控制块的消息缓冲器索引Msg_Buf_Index将指向私用存储空间中的单元,且线程号将标识包含该单元的私用线程存储空间。在处理器被建立为每次读取4个字节时,两个最低位始终为0。选择对线程特定的存储器的最高位为0,与可由所有线程访问的共享存储器相反。
DMA控制器所创建的图4的消息通过系统接口单元16经PLB总线15进行传输。目标协处理器14被来自MCB的D_Buf_Address所标识,并且接收该消息,及解析该消息,以获得服务于该请求以及将结果传输回系统处理器20所必需的信息。
消息目标处理器或协处理器14确定发送来自所接收消息中包含的R_Buf_Adr地址信息的响应消息的地址。此外,消息标记标识与处理器用来标识请求线程的消息相关联的忙位。该格式定义了消息长度和将不同的字节解析为用于目标处理器或协处理器14的信息所需的任何其它消息的细节。当目标处理器或协处理器14已经为请求提供服务时,消息被配置为具有对应于多线程处理器20的请求消息中包含的R_Buf_Adr地址的目标地址。
目标处理器或协处理器14生成返回消息地址,该地址包括与请求线程号相并置的、从图4的消息中获得的R_Buf_Adr。当目标处理器或协处理器14获得对总线15的访问时,将响应消息传输至如由返回消息地址的系统地址位所确定的具有多线程处理器20的节点。DMA控制器识别具有与私用线程存储器单元10相对应的地址的进入消息。这样,所接收的消息具有DMA控制器识别出的完整地址。
响应消息中包含的消息类型与消息中所发送的消息标记相等同。系统接口单元监控总线,并且当系统接口单元识别出包含从它发出的消息的消息标记的地址时,它通知处理器20的发出线程。
其结果在于唤醒启动多线程处理器20中的消息的线程,并在被消息控制块标识为响应消息的单元的其私用存储器中查找消息。DMA控制器通过使用已存储了响应消息的本地存储器中的单元所标识的线程号和消息标志,再次激活对请求线程的运行。该线程被激活,并在处理器调度例程的控制下继续对其指令的处理,且在该线程的处理期间使用所请求的数据。
因为协处理器可能忙碌,而无法处理进入的消息请求,所以前述消息传送系统需要一种流控制方法。作为该问题的解决方案,消息传输器和接收器的对可以简单地在接收器中预留由传输器独占使用的硬件资源,以便如果传输器跟踪到任何接收器的未完成或未答复的请求消息的数目,则它可以确定接收器是否具有接受另一消息的资源。
作为备选方案在请求消息的每个潜在源中的接收器中预留硬件,可以实现不同类型的流控制。在另一流控制系统中,每个目标处理器将能够通知总线上的其它节点它不再能够接受消息。在目标处理器可接受消息的时候,它可这样通知总线上的所有节点。
本发明的前述说明例示并说明了本发明。此外,所公开的内容仅仅示出并说明了在用于在多处理器环境中交换消息的系统和方法的上下文中的本发明优选实施例,但是,如上所述,可以理解,本发明能够用于各种其它组合、修改和环境中,并能够在如这里所表达的、与上述讲授和/或相关领域的技能或知识相称的创造性概念的范围内进行变化和修改。上文所描述的实施例是用来进一步解释所知为实践本发明的最佳模式,并使本领域技术人员能够将本发明用在上述或其它实施例中并具有本发明的特定应用或使用所需的各种修改。因而,本说明书并不是将本发明限定于这里公开的形式或应用。并且,意在将所附权利要求诠释为包括了可替换的实施例。
Claims (17)
1.一种用于在通过系统总线连接的系统处理器和协处理器之间进行消息传送的方法,包括:
在对通过所述系统总线连接的每个处理器或协处理器进行系统操作之前,在存储器中存储消息控制块,所述消息控制块标识所述处理器或协处理器的物理地址、将被存储的来自所述处理器或协处理器的响应消息的存储器返回地址、以及将被发送的消息的存储器单元;
创建移动至设备控制寄存器的命令,所述命令具有标识所述消息控制块的设备控制寄存器指针;
在所述消息控制块指定地址处的存储器中构建用于传输至所述处理器或协处理器的消息,所述消息包括用于将被存储的响应消息的所述返回地址,并具有用于所述将被发送的消息的格式信息;
由直接存储器存取控制器通过设备控制寄存器命令指针来访问消息控制块;以及
将所述消息控制块中标识的消息发送至所述处理器或协处理器。
2.根据权利要求1的方法,还包括:
从所述总线接收由所述处理器或协处理器发送的响应消息;
将所述响应消息存储于所述将被发送的消息中指定的所述存储器单元。
3.根据权利要求2的方法,还包括:
在所述将被发送的消息中提供用于标识与所述将被发送的消息相关联的忙位的消息标记;以及
在响应消息中检测用于激活对所述响应消息的处理的所述忙位。
4.根据权利要求1的方法,还包括:
提供作为所述响应消息的地址的一部分的运行线程号;以及
在接收到所述响应消息时激活相应的运行线程。
5.根据权利要求1的方法,其中在对于处理线程专用的存储器单元中创建所述消息,所述处理线程请求到所述处理器或协处理器的传输。
6.根据权利要求5的方法,还包括将所述消息控制块中的所述存储器返回地址与对应于所述请求线程的线程号相并置。
7.根据权利要求1的方法,其中当接收到响应消息时,创建具有在所述设备控制寄存器命令中用于激活处理线程的消息标记的所述消息。
8.根据权利要求1的方法,其中所述消息控制块位于正由系统处理器运行的多个线程所共享的共享存储器中。
9.根据权利要求8的方法,其中所述消息控制块包括用于将被发送消息的所述存储器单元的局部地址,所述局部地址标识用于请求对所述处理器或协处理器进行访问的线程的私用存储器存储区内的单元。
10.根据权利要求9的方法,其中来自所述处理器或协处理器的返回消息标识所述响应中的所述请求线程,以便标识所述私用存储器存储区。
11.一种用于在程序代码运行期间请求通过系统总线互连的一个或多个处理器或协处理器的服务的系统处理器的消息传送系统,包括:
用于为连接至所述系统总线的每个处理器或协处理器存储消息控制块的系统处理器存储器,所述消息控制块标识所述处理器或协处理器的物理地址、用于来自所述处理器或协处理器的响应消息的存储器返回地址、以及将被发送的消息的存储器单元;
用于创建移动至设备控制寄存器命令的装置,所述命令具有标识目标处理器或协处理器的消息控制块的指针;
用于在所述消息控制块指定地址处的所述系统处理器存储器中构建所述消息的装置,所述消息包括用于将被存储的响应消息的所述存储器返回地址,并具有用于所述将被发送的消息的格式信息;以及
直接存储器存取控制器,其响应于所述命令而通过所述系统总线传输所述消息。
12.根据权利要求11的消息传送系统,其中所述直接存储器存取控制器将处理线程号并置于所述存储器返回地址,从而所述存储器返回地址被存储在存储器中,所述存储器由请求来自所述处理器或协处理器的信息的处理线程所访问。
13.根据权利要求11的消息传送系统,其中所述消息控制块存储在由多个处理线程所共享的存储器空间中。
14.根据权利要求11的消息传送系统,其中所述系统处理器存储器被划分为系统处理器中运行的所有线程可以访问的共享存储段以及用于每个线程的私用存储段。
15.根据权利要求14的消息传送系统,其中所述消息控制块被存储在共享存储器中,且由所有所述线程进行访问。
16.根据权利要求15的消息传送系统,其中所述消息控制块标识用于将被构建消息的所述私用存储段内的单元,以及用于所述响应消息的所述私用存储段中的单元。
17.根据权利要求16的消息传送系统,其中请求线程的线程号标识出哪个私用存储段包含所述将被构建消息以及用于所述响应消息的所述单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/198,042 | 2005-08-05 | ||
US11/198,042 US7281118B2 (en) | 2005-08-05 | 2005-08-05 | Sending thread message generated using DCR command pointed message control block storing message and response memory address in multiprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1908891A CN1908891A (zh) | 2007-02-07 |
CN100552623C true CN100552623C (zh) | 2009-10-21 |
Family
ID=37700008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101002974A Expired - Fee Related CN100552623C (zh) | 2005-08-05 | 2006-07-06 | 用于在系统处理器和协处理器之间进行消息传送的系统和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7281118B2 (zh) |
CN (1) | CN100552623C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102841870A (zh) * | 2012-08-10 | 2012-12-26 | 无锡众志和达存储技术股份有限公司 | 基于高速串行总线的通用dma结构及预读方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080309665A1 (en) * | 2007-06-13 | 2008-12-18 | 3D Systems, Inc., A California Corporation | Distributed rapid prototyping |
US8224884B2 (en) * | 2007-07-06 | 2012-07-17 | XMOS Ltd. | Processor communication tokens |
CN102067088A (zh) * | 2008-06-19 | 2011-05-18 | 松下电器产业株式会社 | 多处理器 |
US9405550B2 (en) | 2011-03-31 | 2016-08-02 | International Business Machines Corporation | Methods for the transmission of accelerator commands and corresponding command structure to remote hardware accelerator engines over an interconnect link |
CN102902581B (zh) * | 2011-07-29 | 2016-05-11 | 国际商业机器公司 | 硬件加速器及方法、中央处理单元、计算设备 |
CN102890622B (zh) * | 2012-09-29 | 2015-09-16 | 无锡众志和达数据计算股份有限公司 | 一种基于协处理器的sata控制器 |
US10069779B2 (en) * | 2013-03-25 | 2018-09-04 | Ge Aviation Systems Llc | Method of hybrid message passing with shared memory |
US20140331014A1 (en) * | 2013-05-01 | 2014-11-06 | Silicon Graphics International Corp. | Scalable Matrix Multiplication in a Shared Memory System |
KR102451033B1 (ko) * | 2018-08-21 | 2022-10-06 | 구글 엘엘씨 | 차량 시스템 버스를 위한 확장 가능한 매핑 |
CN111382441B (zh) * | 2018-12-29 | 2023-04-25 | 阿里巴巴集团控股有限公司 | 一种应用处理器、协处理器及数据处理设备 |
US11126537B2 (en) * | 2019-05-02 | 2021-09-21 | Microsoft Technology Licensing, Llc | Coprocessor-based logging for time travel debugging |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5073852A (en) * | 1988-12-16 | 1991-12-17 | Cayman Systems, Inc. | Network protocol translator including method and apparatus for reducing interprocess communication and data exchange overhead |
US5634127A (en) | 1994-11-30 | 1997-05-27 | International Business Machines Corporation | Methods and apparatus for implementing a message driven processor in a client-server environment |
US5870540A (en) | 1995-11-20 | 1999-02-09 | Ncr Corporation | Low overhead method for detecting communication failures on a network |
US5768515A (en) | 1996-07-08 | 1998-06-16 | Microsoft Corporation | Method for generating and storing two segments of HTTP message headers with different lifetimes and combining them to form a single response header |
US6049825A (en) | 1997-03-19 | 2000-04-11 | Fujitsu Limited | Method and system for switching between duplicated network interface adapters for host computer communications |
US5999982A (en) | 1997-05-29 | 1999-12-07 | International Business Machines Corporation | Automated message processing system having a plurality of expert local facilities responsive to messages routed thereto to perform predetermined actions |
FI109073B (fi) | 1997-12-16 | 2002-05-15 | Nokia Corp | Menetelmä tietojen siirtämiseksi sanomamuodossa tietoliikennelaitteessa sekä tietoliikennelaite |
DE69919059T2 (de) | 1998-02-04 | 2005-01-27 | Texas Instruments Inc., Dallas | Datenverarbeitungssytem mit einem digitalen Signalprozessor und einem Koprozessor und Datenverarbeitungsverfahren |
US6415332B1 (en) | 1998-08-19 | 2002-07-02 | International Business Machines Corporation | Method for handling of asynchronous message packet in a multi-node threaded computing environment |
US6349336B1 (en) | 1999-04-26 | 2002-02-19 | Hewlett-Packard Company | Agent/proxy connection control across a firewall |
US6591310B1 (en) | 2000-05-11 | 2003-07-08 | Lsi Logic Corporation | Method of responding to I/O request and associated reply descriptor |
US6589899B2 (en) * | 2000-10-12 | 2003-07-08 | National Institute For Research In Inorganic Materials | Spinel type sialon, spinel type silicon oxynitride and methods for producing their powders |
-
2005
- 2005-08-05 US US11/198,042 patent/US7281118B2/en not_active Expired - Fee Related
-
2006
- 2006-07-06 CN CNB2006101002974A patent/CN100552623C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102841870A (zh) * | 2012-08-10 | 2012-12-26 | 无锡众志和达存储技术股份有限公司 | 基于高速串行总线的通用dma结构及预读方法 |
CN102841870B (zh) * | 2012-08-10 | 2015-04-15 | 无锡众志和达数据计算股份有限公司 | 基于高速串行总线的通用dma结构及预读方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070033303A1 (en) | 2007-02-08 |
CN1908891A (zh) | 2007-02-07 |
US7281118B2 (en) | 2007-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100552623C (zh) | 用于在系统处理器和协处理器之间进行消息传送的系统和方法 | |
CN100367257C (zh) | 并行处理器体系结构的sdram控制器 | |
CN101221493B (zh) | 用于并行处理的方法和设备 | |
US7386619B1 (en) | System and method for allocating communications to processors in a multiprocessor system | |
CN101115054B (zh) | 用于网络接口控制器的存储器映射的缓冲器 | |
US5535340A (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
KR100457146B1 (ko) | 비정형 메모리 액세스 데이터 프로세싱 시스템을 위한 인터럽트 아키텍쳐 | |
EP1247168B1 (en) | Memory shared between processing threads | |
CN1307570C (zh) | 控制数据处理系统间经由存储器的数据流的方法和装置 | |
RU2226711C2 (ru) | Вычислительная система и способ оптимального управления хранением и передачей компьютерных программ в вычислительной сети | |
US5913226A (en) | Snoop cache memory control system and method | |
US8255591B2 (en) | Method and system for managing cache injection in a multiprocessor system | |
JPH06309252A (ja) | 相互接続インタフェース | |
US6502168B1 (en) | Cache having virtual cache controller queues | |
JPH04257054A (ja) | チャネル間接続装置 | |
CN100594482C (zh) | 在存储器部件之间保持数据一致性的方法和系统 | |
US6714994B1 (en) | Host bridge translating non-coherent packets from non-coherent link to coherent packets on conherent link and vice versa | |
JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
WO2022199357A1 (zh) | 数据处理方法及装置、电子设备、计算机可读存储介质 | |
CN100568197C (zh) | 存储器克隆操作期间保护高速缓冲存储器线的方法和系统 | |
US6516343B1 (en) | Computer system and method for enhancing memory-to-memory copy transactions by utilizing multiple system control units | |
JP2736237B2 (ja) | 遠隔メモリアクセス制御装置 | |
JPH09167143A (ja) | メッセージ受信制御方式 | |
JP3714235B2 (ja) | マルチプロセッサシステム | |
WO2010119932A1 (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20160706 |
|
CF01 | Termination of patent right due to non-payment of annual fee |