CN105843310B - 备援系统以及其主从关系的决定方法 - Google Patents

备援系统以及其主从关系的决定方法 Download PDF

Info

Publication number
CN105843310B
CN105843310B CN201510012778.9A CN201510012778A CN105843310B CN 105843310 B CN105843310 B CN 105843310B CN 201510012778 A CN201510012778 A CN 201510012778A CN 105843310 B CN105843310 B CN 105843310B
Authority
CN
China
Prior art keywords
signal
ruling
electronic installation
electronic device
judge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510012778.9A
Other languages
English (en)
Other versions
CN105843310A (zh
Inventor
吴宜昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN105843310A publication Critical patent/CN105843310A/zh
Application granted granted Critical
Publication of CN105843310B publication Critical patent/CN105843310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2041—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with more than one idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种备援系统以及其主从关系的决定方法。备援系统包括第一电子装置、第二电子装置、决策电路以及至少二个隔离模块。决策电路耦接至第一电子装置以及第二电子装置，用以判断第一电子装置以及第二电子装置的操作状态，并输出第一裁决信号与第二裁决信号。至少二个隔离模块分别耦接至第一电子装置、第二电子装置以及决策电路，用以根据第一裁决信号与第二裁决信号切换第一电子装置与第二电子装置之间的主从关系。本发明可简化各个互为备援的电子装置中的软/韧件架构，且拥有更佳的扩充性。

Description

备援系统以及其主从关系的决定方法
技术领域
本发明是有关于一种备援系统，且特别是有关于一种通过硬件切换主从关系的备援系统与其主从关系的决定方法。
背景技术
在目前的服务器系统中，为了让整个服务器系统可以稳定运作，甚至于希望在服务器系统的部分设备在维修时仍能有永不中断的服务。在此种情况下，使用者通常会考虑使用有备援架构(failover)的服务器系统设计。然而，如何在有备援架构的服务器系统设计中来决定何者为主(Main)装置及备援(Redundant)装置，通常不是一件简单的事情。
目前最普遍的做法是，让两个或两个以上互为备援的电子装置，利用信号的连接(例如：RS-232、I2C、LAN等等)来让各电子装置去互相沟通。电子装置中的软/韧件将会通过相互沟通以决定何者为主装置及备援装置，从而使得主装置得以拥有整个服务器系统的裁决权。然而，由于各个电子装置中的软/韧件必须经由通讯才能得知其他电子装置是否为正常，若某个电子装置可能因为某种原因已经故障，但却仍继续主导整个系统，或是在主装置损毁的情况下，互为备援的电子装置无法正常通讯的时候，将导致备援系统的失效。因此，如何使服务器系统中的备援功能能够完备，便可避免服务器系统在管理上的不便。
发明内容
本发明提供一种备援系统及其主从关系的决定方法，可简化各个互为备援的电子装置中的软/韧件架构，且拥有更佳的扩充性。
本发明提出一种备援系统包括第一电子装置、第二电子装置、决策电路以及至少二个隔离模块。决策电路耦接至第一电子装置以及第二电子装置，用以判断第一电子装置以及第二电子装置的操作状态，并输出第一裁决信号与第二裁决信号。至少二个隔离模块分别耦接至第一电子装置、第二电子装置以及决策电路，用以根据第一裁决信号与第二裁决信号切换第一电子装置与第二电子装置之间的主从关系。
在本发明提出一种备援系统的主从关系的方法。所述决定方法包括判断第一电子装置以及第二电子装置的操作状态，并输出第一裁决信号与第二裁决信号；以及，根据第一裁决信号与第二裁决信号切换第一电子装置与第二电子装置之间的主从关系。
基于上述，本发明实施例所述的备援系统及其主从关系的决定方法可利用备援系统中的实体决策电路进行主从关系的裁决，并且利用此决策电路所输出的裁决信号加以控制隔离模块，而不会让互为备援的电子装置有两个以上的主装置同时控制整个系统的情况发生。而且，各个互为备援的电子装置中的软/韧件架构上可以更为简化，无须在软/韧件上去判别何者为主装置或备援装置，且并不会因为互为备援的装置数量增多，而有扩充上的困难，故使用上有更强的扩充性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的实施例的一种备援系统的方块图。
图2是依照本发明的实施例说明图1中的脉冲判断电路示意图。
图3是依照本发明的实施例说明图1中的裁决信号产生电路示意图。
图4是依照本发明的另一实施例说明图1中的裁决信号产生电路示意图。
图5是依照本发明的再另一实施例说明图1中的裁决信号产生电路示意图。
图6是依照本发明的另一实施例说明图1中的脉冲判断电路示意图。
图7是依照本发明的实施例说明图1中的决策电路示意图。
图8是依照本发明的实施例的一种主从关系的决定方法流程图。
图9是依照本发明的实施例说明图8中的步骤S100的流程图。
图10是依照本发明的实施例说明图9中的步骤S110的流程图。
图11是依照本发明的另一实施例的一种主从关系的决定方法流程图。
图12是依照本发明的实施例说明图11中的步骤S300的流程图。
图13是依照本发明的另一实施例说明图8中的步骤S100的流程图。
图14是依照本发明的再另一实施例说明图9中的步骤S110的流程图。
附图符号说明：
HB1：第一脉冲信号
HB2：第二脉冲信号
HB3：第三脉冲信号
DHB1：第一判断信号
DHB2：第二判断信号
DHB3：第三判断信号
SEL1：第一裁决信号
SEL2：第二裁决信号
SEL3：第三裁决信号
100：备援系统
112：第一电子装置
114：第二电子装置
116：第三电子装置
120：决策电路
122：脉冲判断电路
122_1：参考电压产生电路
122_2：积分电路
122_3：电压比较电路
124：裁决信号产生电路
124_1：第一逻辑运算电路
124_2：第二逻辑运算电路
124_3：第三逻辑运算电路
126：模拟数字转换器
127：计数器
128：数字比较器
132、134、136：隔离模块
140：系统控制介面
具体实施方式
现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。
图1是依照本发明的一实施例的一种备援系统100的方块图。请参照图1，备援系统100中包括第一电子装置112、第二电子装置114及第三电子装置116、决策电路120、隔离模块132、134、136以及系统控制介面140。第一电子装置112、第二电子装置114及第三电子装置116分别耦接至对应的隔离模块132、隔离模块134及隔离模块136，举例来说，第一电子装置112耦接至隔离模块132，第二电子装置114耦接至隔离模块134，第三电子装置116耦接至隔离模块136，而隔离模块132、134及136耦接至系统控制介面140之间。系统控制介面140例如是这些电子装置112、114及116以串列ATA(Serial ATA；Serial Advanced TechnologyAttachment)、区域网路(LAN)…等技术来进行相互通讯的介面。
基于清晰与简洁，图1仅绘示三组电子装置112、114、116以及对应的隔离模块132、134、136加以说明，但电子装置及隔离模块的数目可视实际设计/应用需求而论，并不以此为限制。此外，值得注意的是，第一电子装置112、第二电子装置114及第三电子装置116更耦接至决策电路120，决策电路120耦接至隔离模块132、134及136，决策电路120判断该第一电子装置112、第二电子装置114及第三电子装置116的操作状态，并输出第一裁决信号SEL1、第二裁决信号SEL2及第三裁决信号SEL3，而隔离模块132、134及136分别根据第一裁决信号SEL1、第二裁决信号SEL2及第三裁决信号SEL3切换第一电子装置112、第二电子装置114及第三电子装置116之间的主从关系。在下文中，所述的备援系统100将主要以服务器应用为例，例如是以多个刀锋服务器(blade server)所形成的服务器系统，每个电子装置112、114、116皆是不同的刀锋服务器。应用本实施例者并不以限制电子装置的种类。
继续参考图1，于本实施例中，备援系统100中的各个电子装置112、114、116皆可输出一个固定频率(例如频率为1Hz)的脉冲信号至决策电路120。此种脉冲信号通常可被称为是心跳信号(Heartbeat signal；HBx)。例如，第一电子装置112输出第一脉冲信号HB1，第二电子装置114输出第二脉冲信号HB2，而第三电子装置116输出第三脉冲信号HB3。第一脉冲信号HB1、第二脉冲信号HB2及第三脉冲信号HB3可为判断各个电子装置112、114、116是否正常的重要指标。更具体来说，电子装置需要不断地输出脉冲信号HBx，当脉冲信号HBx经过决策电路120判断处理后，决策电路120便会得知这些电子装置112、114、116是否正常，因此便会输出裁决信号SELn至对应的隔离模块132、134及136，从而切换各个电子装置112、114、116之间的主从关系。在一实施例中，若各个电子装置112、114、116有相应的软/硬件而想要知道各个电子装置112、114、116本身是否为主装置的话，决策电路120更可将上述裁决信号SELn分别回传至各电子装置112、114、116中(如图1的虚线所示)，但不以此为限。
在本实施例中，隔离模块132、134及136为一种可以隔离电器信号的元件。此隔离模块132、134及136可以借由机械元件或是电子元件来实现。机械元件只适用于低频的传输速率，其例如是弹簧继电器(Reel Relay)或是固态继电器(Solid State Relay，SSR)。电子元件可适用于大多数的传输速率，且成本最低。电子元件例如是晶体管或是双向式缓冲器(Bi-Directional Buffer)，但本实施例并不限于此。本实施例的隔离模块132、134及136亦可以是使用光隔离元件，其可以完全隔离信号又没有响应频率上的问题，且可适用于高频或是超高频的传输速率。光隔离元件例如是光耦合器或是光晶体管…等。
图2是依照本发明的一实施例说明图1中的脉冲判断电路的电路示意图。请参照图2，脉冲判断电路122包括参考电压产生器122_1、积分电路122_2以及电压比较器122_3。参考电压产生器122_1与积分电路122_2皆耦接至电压比较器122_3。电压比较器122_3可包括两个信号放大器OP1、OP2，其用以比较不同电压的电压准位。各个电子装置所输出的脉冲信号HBx皆由决策电路120中的脉冲判断电路122来进行判断，并输出判断信号DHBx至裁决信号产生电路124。
在本实施例中，参考电压产生器122_1包括分压电阻Ra、Rb、Rc，分压电阻Ra、Rb、Rc彼此串接于系统电压Vcc与接地电压Vss之间，其中参考电压产生器122_1借由分压电阻Ra、Rb之间的节点产生第一参考电压Vref1，并借由分压电阻Rb、Rc之间的节点产生第二参考电压Vref2，而第一参考电压Vref1大于第二参考电压Vref2。值得注意的是，分压电阻Ra、Rb、Rc的大小可分别用来调整参考电压区间。换句话说，分压电阻Ra、Rb、Rc的大小可决定脉冲判断电路122中电压比较器122_3所比较的参考电压的上限值与下限值，借此可用来判断积分电路122_2所产生的电压准位是否合理的电阻元件。
请继续参照图2，积分电路122_2包括电阻Ri与电容Ci，当脉冲信号HBx经过电阻Ri与电容Ci后会产生一个电压准位，于脉冲信号HBx正常稳定时，此电压准位会是一个固定的数值(例如是3.3V)。在本实施例中，电阻Ri的电阻值与电容Ci的电容值的大小会由脉冲信号HBx的频率与操作所需要的电压准位来决定，但并不以此为限。
更详细而言，脉冲判断电路120可通过调整参考电压产生器122_1中的分压电阻Ra、Rb、Rc而产生第一参考电压Vref1与第二参考电压Vref2。当判断电压准位大于第一参考电压Vref1准位或小于第二参考电压Vref2准位时，则电压比较电路输出一低准位的判断信号DHBx。当判断电压准位小于第一参考电压Vref1准位且大于第二参考电压Vref2准位时，则电压比较电路输出一高准位的判断信号DHBx。
举例而言，当脉冲信号HBx通过积分电路122_2中的电阻Ri与电容Ci产生的电压准位落在第一参考电压Vref1与第二参考电压Vref2的区间时(例如是3V至3.5V之间)，则脉冲判断电路122可输出高准位的判断信号DHBx。当脉冲信号HBx通过积分电路122_2中的电阻Ri与电容Ci产生的电压准位落在第一参考电压Vref1与第二参考电压Vref2的区间之外时(例如是大于3V或小于3.5V)，则脉冲判断电路122可输出低准位的判断信号DHBx。因此，当判断信号DHBx为高准位时，则代表产生脉冲信号HBx的电子装置可正常工作，反之，则代表产生脉冲信号HBx的电子装置未可正常工作。
图3是依照本发明的一实施例说明图1中的裁决信号产生电路电路示意图。在本实施例中，当备援系统100中互相备援的电子装置数量为2时(例如是电子装置112、114)，则裁决信号产生电路124的电路架构包括第一逻辑运算电路124_1，如图3所示，其中第一逻辑运算电路124_1为非门(NOT gate)N1。具体而言，当判断信号DHBx为高准位时，则经过裁决信号产生电路124中的第一逻辑运算电路124_1处理后，则可输出第一裁决信号SEL1及第二裁决信号SEL2至第一电子装置112及第二电子装置114，其中第一裁决信号SEL1与第二裁决信号SEL2互为反相信号。
图4是依照本发明的另一实施例说明图1中的裁决信号产生电路示意图。本实施例与图3的实施例差别在于，若备援系统100中互相备援的电子装置数量大于3时(例如是电子装置112、114、116)，则须增加的裁决信号产生电路124中第二逻辑运算电路124_2，如图4所示。第二逻辑运算电路124_2串接至第一逻辑运算电路124_1的反相输出端，其中第一逻辑运算电路124_1为非门N1，而第二逻辑运算电路124_2包括与门(AND gate)A1、A2以及非门N2。在本实施例中，与门A1用以接收脉冲判断电路122判断第二电子装置114的操作状态的第二判断信号DHB2以及前一级第一逻辑运算电路124_1的反相输出结果SEL2'进行逻辑运算，并输出第二裁决信号SEL2。而与门A2同样用以接收脉冲判断电路122判断第二电子装置114的操作状态的第二判断信号DHB2并经非门N2反相的输出结果与前一级逻辑运算电路124_1的反相输出结果SEL2'进行逻辑运算，从而得到第三裁决信号SEL3。
图5是依照本发明的再另一实施例说明图1中的裁决信号产生电路示意图。本实施例与图3的实施例差别在于，若备援系统100中互相备援的电子装置数量大于4时，则同样需要增加相应数量的裁决信号产生电路124中的第三逻辑运算电路124_3，相同叙述可参照图4的相关说明，并以此类推。由本发明的上述实施例可以看出，当备援系统100中的电子装置数量不断增加时，只须不断加入相应数量的裁决信号SELn产生电路，即可达到扩充的效果。
图6是依照本发明的另一实施例说明图1中的脉冲判断电路示意图。在不考虑电路成本的情况下，可将电压比较器(如图2中的电压比较器122_3)由可编程控制的模拟数字转换器(Analog to Digital Converter，ADC)126来取代，如图5所示。在本实施例中，ADC 126通常可通过控制介面，例如是I2C、CAN、SPI等等，调整与控制整个ADC 126的作动，当由积分电路122_2中的电阻Ri、电容Ci处理过的电压信号，与ADC 126内部的设定值相符或不符时，则ADC 126进而输出相对应的DHBx数位信号。
值得注意的是，本发明的备援系统100也可以利用可编程逻辑元件(ProgrammableLogic Device，PLD)、复杂可编程逻辑装置(Complex Programmable Logic Device，CPLD)与可编程门阵列(Field-Programmable Gate Array，FPGA)…等集成电路来实施，但并不以此为限。而使用此类元件时，由于其功能强大，所以就不需先将脉冲信号HBx转换为电压，再经由比较电压准位来判断产生脉冲信号HBx的电子装置(例如是112、114、116等等)是否为正常的装置。
图7是依照本发明的一实施例说明图1中的决策电路示意图。在本实施例中，可在决策电路120中规划出计数器(Counter)127、数字比较器(Digital Comparator)128以及第一逻辑运算电路124_1，用来检测各电子装置112、114、116所输出的脉冲信号HB1、HB2、HB3是否在合适频率范围内。更具体来说，决策电路120中计数器127用以于预设时间内进行，计算接收到的脉冲信号有多少个并得到计数结果，然后将此计数结果送到数字比较器128与预设数字做比较，而产生大于、小于或是等于数字信号的结果。
举例而言，当电子装置应该产生1Hz的脉冲信号HBx输出，那我们就可以设定计数器127，计算预设时间(例如10秒)内接收到多少信号，假若在此正常的装置，应该在预设时间内产生10个信号，故将数字比较器128的预设数字设定为10，并在计数器127进行计数的过程进行判断，判断脉冲信号HBx的次数是否符合预设数字，若符合则输出高准位的判断信号DHBx。然后，就在内部规划出裁决信号产生电路124进行逻辑运算，并输出裁决信号SELn。
至于本发明的实施例所述备援系统100的主从关系的决定方法，为了更清楚说明，底下即搭配上述图1备援系统100中的各项元件，以说明本发明实施例中备援系统100的主从关系的决定方法详细流程。
图8是依照本发明的实施例的一种主从关系的决定方法流程图。请同时参照图1以及图8，首先，决策电路120判断第一电子装置112以及第二电子装置114的操作状态，并输出第一裁决信号SEL1与第二裁决信号SEL2(步骤S100)。接着，隔离模块132及隔离模块134根据第一裁决信号SEL1与第二裁决信号SEL2切换第一电子装置112与第二电子装置114之间的主从关系(步骤S200)。
图9是依照本发明的实施例说明图8中的步骤S100的流程图。请同时参照图1、图8以及图9，首先，第一脉冲判断电路122分别根据第一电子装置112与第二电子装置114所输出的第一脉冲信号HB1与第二脉冲信号HB2的频率输出对应的第一判断信号DHB1与第二判断信号DHB2(步骤S110)。接着，裁决信号产生电路134接收第一判断信号DHB1与第二判断信号DHB2中的一个并进行逻辑运算，从而输出第一裁决信号SEL1与第二裁决信号SEL2(步骤S120)。
图10是依照本发明的实施例说明图9中的步骤S110的流程图。请同时参照图1、图9以及图10，首先，积分电路122_2接收第一脉冲信号HB1与第二脉冲信号HB2中的一个，并经积分电路122_2产生判断电压准位(步骤S112)。接着，电压比较器122_3分别比较判断电压准位与第一参考电压准位Vref1与第二参考电压准位Vref2，其中，当判断电压准位大于第一参考电压准位Vref1或小于第二参考电压准位Vref2时，则电压比较电路122_3输出低准位的判断信号，当判断电压准位小于第一参考电压准位Vref1且大于第二参考电压准位Vref2时，则电压比较电路122_3输出高准位的判断信号(步骤S114)。
图11是依照本发明的另一实施例的一种主从关系的决定方法流程图。图11与图8的实施例差异在于，备援系统100还包括第三电子装置116，也就是说电子装置的总数为3时，决策电路120判断第一电子装置112、第二电子装置114以及第三电子装置116的操作状态，并输出第一裁决信号SEL1、第二裁决信号SEL2以及第三裁决信号SEL3(步骤S300)。接着，隔离模组132、134、136根据第一裁决信号SEL1、第二裁决信号SEL2以及第三裁决信号SEL3切换第一电子装置112、第二电子装置114以及第三电子装置116之间的主从关系(步骤S400)。而图11所示步骤S300与S400可以参照图8所示步骤S100与S200的相关说明而类推之。
图12是依照本发明的实施例说明图11中的步骤S300的的方法流程图。请同时参照图1、图11以及图12，首先，第一逻辑运算电路124_1接收第一判断信号DHB1与第二判断信号DHB2中的一个并进行逻辑运算，并输出第一裁决信号SEL1与第一裁决信号的反向输出结果SEL2’(步骤S310)。接着，第二逻辑运算电路124_2接收第一裁决信号的反向输出结果SEL2’与第一判断信号DHB1与第二判断信号DHB2中的另外一个并进行逻辑运算，并输出第二裁决信号SEL2与第三裁决信号SEL3(步骤S320)。而图12所示步骤S310与S420可以参照图9所示步骤S110与S120的相关说明而类推之。
图13是依照本发明的另一实施例说明图8中的步骤S100的流程图。请同时参照图1、图8以及图13，首先，积分电路122_2接收第一脉冲信号HB1与第二脉冲信号HB2中的一个并产生电压准位(步骤S142)。接着，模拟数字转换器126判断电压准位是否符合预设准位，其中，当电压准位不符合预设准位时，则模拟数字转换器126输出低准位的判断信号，当电压准位符合预设准位时，则模拟数字转换器126输出高准位的判断信号(步骤S144)。
图14是依照本发明的再另一实施例说明图9中的步骤S110的流程图。请同时参照图1、图9以及图14，首先，计数器127于预设时间中对于第一电子装置112与第二电子装置114所输出的第一脉冲信号HB1与第二脉冲信号HB2号进行计数，并输出计数结果(步骤S152)。接着，数字比较器128接受并比较计数结果与预设次数以产生比较结果，其中，当计数结果不符合预设次数时，则数字比较器128输出低准位的判断信号，当计数结果符合预设次数时，则数字比较器128输出高准位的判断信号(步骤S154)。最后，第一逻辑运算电路124_1接收并根据上述比较结果进行逻辑运算，从而输出第一裁决信号SEL1与第二裁决信号SEL2(步骤S156)。
综上所述，本发明所提出的一种备援系统及其主从关系的决定方法可利用实体决策电路用来做为主从关系的裁决，并且利用此决策电路所输出的裁决信号加以裁决隔离装置，从而让各个互为备援的装置，而不会有两个以上的主装置同时裁决整个系统的情况发生。而且，各个互为备援的装置中的软/韧件架构上却可以简化许多，无须在软/韧件上去判别何者为主装置或备援装置。此外，本发明并不会因为互为备援的电子装置数量增多，而有扩充上的困难，故使用、操作上有更强的扩充性。

Claims (14)

1.一种备援系统，其特征在于，包括：
第一电子装置；
第二电子装置；
决策电路，耦接至该第一电子装置以及该第二电子装置，用以判断该第一电子装置以及该第二电子装置的操作状态，并输出第一裁决信号与第二裁决信号；以及
至少二个隔离模块，分别耦接至该第一电子装置、该第二电子装置以及该决策电路，用以根据该第一裁决信号与该第二裁决信号切换该第一电子装置与该第二电子装置之间的主从关系；
其中，该决策电路包括：
计数器，用以于一预设时间中对于该第一电子装置与该第二电子装置所输出的第一脉冲信号与第二脉冲信号进行计数，并输出计数结果；
数字比较器，耦接至该计数器，用以接受并比较该计数结果与预设次数，从而产生比较结果，其中，当该计数结果不符合该预设次数时，则该数字比较器输出低准位的判断信号，当该计数结果符合该预设次数时，则该数字比较器输出高准位的判断信号；以及
裁决信号产生电路，耦接至该数字比较器，用以接收并根据该比较结果的准位进行逻辑运算，从而输出该第一裁决信号与该第二裁决信号。
2.如权利要求1所述的备援系统，其特征在于，该决策电路包括：
脉冲判断电路，用以分别根据该第一电子装置与该第二电子装置所输出的第一脉冲信号与第二脉冲信号的频率，以输出对应的第一判断信号与第二判断信号；以及
裁决信号产生电路，耦接至该脉冲判断电路，用以接收该第一判断信号与该第二判断信号中的一个并进行逻辑运算，从而输出该第一裁决信号与该第二裁决信号。
3.如权利要求2所述的备援系统，其特征在于，该脉冲判断电路包括：
参考电压产生器，用以产生第一参考电压准位与第二参考电压准位，其中该第一参考电压准位大于第二参考电压准位；
积分电路，用以接收该第一脉冲信号与该第二脉冲信号中的一个，并产生判断电压准位；以及
电压比较电路，耦接该参考电压产生器与该积分电路，用以分别比较该判断电压准位与该第一参考电压准位以及该第二参考电压准位，
其中，当该判断电压准位大于该第一参考电压准位或小于该第二参考电压准位时，则该电压比较电路输出低准位的判断信号，当该判断电压准位小于该第一参考电压准位且大于该第二参考电压准位时，则该电压比较电路输出高准位的判断信号。
4.如权利要求2所述的备援系统，其特征在于，该裁决信号产生电路包括：
第一逻辑运算电路，用以接收并根据该第一判断信号与第二判断信号中的一个的准位进行逻辑运算，并输出该第一裁决信号与该第二裁决信号。
5.如权利要求2所述的备援系统，其特征在于，所述备援系统还包括：
第三电子装置，耦接至该决策电路与该至少二隔离模块，
其中，该决策电路判断该第一电子装置、该第二电子装置与该第三电子装置的操作状态，并输出该第一裁决信号、该第二裁决信号与第三裁决信号，而所述隔离模块分别用以根据该第一裁决信号、该第二裁决信号与该第三裁决信号切换该第一电子装置、该第二电子装置与该第三电子装置之间的主从关系。
6.如权利要求5所述的备援系统，其特征在于，该裁决信号产生电路包括：
第一逻辑运算电路，用以接收该第一判断信号与该第二判断信号中的其中一个并进行逻辑运算，并输出该第一裁决信号与反向输出结果；以及
第二逻辑运算电路，耦接至该第一逻辑运算电路，用以接收该反向输出结果与该第一判断信号与该第二判断信号中的另外一个并进行逻辑运算，并输出该第二裁决信号与该第三裁决信号。
7.如权利要求2所述的备援系统，其特征在于，该脉冲判断电路包括：
积分电路，用以接收该第一脉冲信号与该第二脉冲信号中的一个并产生电压准位；以及
模拟数字转换器，耦接至该积分电路，用以判断该电压准位是否符合预设准位，其中，当该电压准位不符合该预设准位时，则该模拟数字转换器输出低准位的判断信号，当该电压准位符合该预设准位时，则该模拟数字转换器输出高准位的判断信号。
8.一种决定主从关系的方法，适用于备援系统，其特征在于，所述方法包括：
判断第一电子装置以及第二电子装置的操作状态，并输出第一裁决信号与第二裁决信号；以及
根据该第一裁决信号与该第二裁决信号切换该第一电子装置与该第二电子装置之间的主从关系；
判断该第一电子装置以及该第二电子装置的操作状态，并输出该第一裁决信号与该第二裁决信号的步骤，包括：
于一预设时间中对于该第一电子装置与该第二电子装置所输出的第一脉冲信号与第二脉冲信号进行计数，并输出计数结果；
接受并比较该计数结果与预设次数以产生比较结果，其中，当该计数结果不符合该预设次数时，则数字比较器输出低准位的判断信号，当该计数结果符合该预设次数时，则该数字比较器输出高准位的判断信号；以及
接收并根据该比较结果的准位进行逻辑运算，从而输出第一裁决信号与第二裁决信号。
9.如权利要求8所述的方法，其特征在于，判断该第一电子装置以及该第二电子装置的操作状态的步骤包括：
分别根据该第一电子装置与该第二电子装置所输出的第一脉冲信号与第二脉冲信号的频率，以输出对应的第一判断信号与第二判断信号；以及
接收该第一判断信号与该第二判断信号中的一个并进行逻辑运算，从而输出第一裁决信号与第二裁决信号。
10.如权利要求9所述的方法，其特征在于，根据该第一电子装置与该第二电子装置所输出的该第一脉冲信号与该第二脉冲信号的频率输出对应的该第一判断信号与该第二判断信号的步骤，包括：
接收该第一脉冲信号与该第二脉冲信号中的一个，并经积分电路产生一判断电压准位；以及
分别比较该判断电压准位与第一参考电压准位与第二参考电压准位，其中，当该判断电压准位大于该第一参考电压准位或小于该第二参考电压准位时，则该电压比较电路输出低准位的判断信号，当该判断电压准位小于该第一参考电压准位且大于该第二参考电压准位时，则该电压比较电路输出高准位的判断信号。
11.如权利要求9所述的方法，其特征在于，接收该第一判断信号与该第二判断信号中的一个并进行逻辑运算，从而输出该第一裁决信号与该第二裁决信号的步骤，包括：
接收并根据该第一判断信号与该第二判断信号中的一个的准位进行逻辑运算，并输出该第一裁决信号与该第二裁决信号。
12.如权利要求9所述的方法，其特征在于，还包括：
判断该第一电子装置、该第二电子装置与第三电子装置的操作状态，并输出该第一裁决信号、该第二裁决信号与第三裁决信号；以及
根据该第一裁决信号、该第二裁决信号与该第三裁决信号切换该第一电子装置、该第二电子装置与该第三电子装置之间的主从关系。
13.如权利要求12所述的方法，其特征在于，判断该第一电子装置、该第二电子装置与该第三电子装置的操作状态，并输出该第一裁决信号、该第二裁决信号与该第三裁决信号的步骤，包括：
接收该第一判断信号与该第二判断信号中的其中一个并进行逻辑运算，并输出该第一裁决信号与反向输出结果；以及
接收该反向输出结果与该第一判断信号与该第二判断信号中的另外一个并进行逻辑运算，并输出该第二裁决信号与该第三裁决信号。
14.如权利要求9所述的方法，其特征在于，判断该该第一电子装置以及该第二电子装置的操作状态的步骤包括：
接收该第一脉冲信号与该第二脉冲信号中的一个并产生电压准位；以及
判断该电压准位是否符合一预设准位，其中，当该电压准位不符合该预设准位时，则模拟数字转换器输出低准位的判断信号，当该电压准位符合该预设准位时，则该电压比较电路输出高准位的判断信号。
CN201510012778.9A 2014-11-12 2015-01-12 备援系统以及其主从关系的决定方法 Active CN105843310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103139206 2014-11-12
TW103139206A TWI547800B (zh) 2014-11-12 2014-11-12 備援系統以及其主從關係的決定方法

Publications (2)

Publication Number Publication Date
CN105843310A CN105843310A (zh) 2016-08-10
CN105843310B true CN105843310B (zh) 2017-09-26

Family

ID=55912311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510012778.9A Active CN105843310B (zh) 2014-11-12 2015-01-12 备援系统以及其主从关系的决定方法

Country Status (3)

Country Link
US (1) US10073748B2 (zh)
CN (1) CN105843310B (zh)
TW (1) TWI547800B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017023270A1 (en) * 2015-07-31 2017-02-09 Hewlett Packard Enterprise Development Lp Data copy to non-volatile memory
CN108155531B (zh) 2016-12-05 2020-04-24 南宁富桂精密工业有限公司 连接装置及应用所述连接装置的数据传输系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5631629A (en) * 1995-02-08 1997-05-20 Allen-Bradley Company, Inc. Heartbeat communications
GB9601584D0 (en) * 1996-01-26 1996-03-27 Hewlett Packard Co Fault-tolerant processing method
US6931568B2 (en) * 2002-03-29 2005-08-16 International Business Machines Corporation Fail-over control in a computer system having redundant service processors
US20040193737A1 (en) * 2003-03-31 2004-09-30 Huffman Amber D. Apparatus, method and system to couple one or more hosts to a storage device using unique signal from host
JP4415610B2 (ja) * 2003-08-26 2010-02-17 株式会社日立製作所 系切替方法、レプリカ作成方法、及びディスク装置
JP2005122557A (ja) * 2003-10-17 2005-05-12 Yaskawa Electric Corp マルチｃｐｕシステムおよびその転送データ比較方法
CN100477547C (zh) * 2006-03-02 2009-04-08 迈普（四川）通信技术有限公司 通信设备主从切换方法及通信设备
US7836320B2 (en) * 2006-07-07 2010-11-16 Arm Limited Power management in a data processing apparatus having a plurality of domains in which devices of the data processing apparatus can operate
US7890684B2 (en) * 2006-08-31 2011-02-15 Standard Microsystems Corporation Two-cycle return path clocking
TW200823679A (en) * 2006-11-23 2008-06-01 Inventec Corp Dual redundant server system for transmitting packet by link circuit and method thereof
WO2008126325A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Limited クラスタシステム、ソフトウェア更新方法、サービス提供ノード、およびサービス提供用プログラム
CN101453313B (zh) * 2007-12-06 2013-03-20 鸿富锦精密工业（深圳）有限公司 主从设备通信电路
CN102223250B (zh) * 2011-06-14 2014-03-19 上海华创自动化工程有限公司 一种工业用冗余服务器的切换方法

Also Published As

Publication number Publication date
CN105843310A (zh) 2016-08-10
TWI547800B (zh) 2016-09-01
US10073748B2 (en) 2018-09-11
TW201617869A (zh) 2016-05-16
US20160132407A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
US6975145B1 (en) Glitchless dynamic multiplexer with synchronous and asynchronous controls
US8564345B2 (en) Digitally controlled delay lines with fine grain and coarse grain delay elements, and methods and systems to adjust in fine grain increments
CN106095045B (zh) 用于实现降低的功率状态的系统和方法
CN103534692A (zh) 对接混合集成器件中的硬逻辑和软逻辑的系统和方法
CN107526427B (zh) 半导体设备、检测器和间歇操作控制电路
EP3105651B1 (en) Calibrating a power supply using power supply monitors
GB2400698A (en) An arrangement for providing a control signal in response to the cessation of a signal
CN105843310B (zh) 备援系统以及其主从关系的决定方法
CN109923494A (zh) 可编程时钟监测器
US9317639B1 (en) System for reducing power consumption of integrated circuit
CN107565951B (zh) 多状态信号生成电路
CN109298985A (zh) 一种连接检测电路
US7668682B2 (en) Method and circuit for detecting and compensating for a degradation of a semiconductor device
US7228479B2 (en) IEEE Std. 1149.4 compatible analog BIST methodology
CN105850047A (zh) 正交分频器
CN104391546A (zh) 一种弹性架构配置可变云服务器系统架构
US8881082B2 (en) FEC decoder dynamic power optimization
Saha et al. Design and implementation of a BIST embedded inter-integrated circuit bus protocol over FPGA
US20030227786A1 (en) Dual supply voltages converter and method
WO2022104613A1 (zh) 电压监测电路和芯片
US20160118973A1 (en) Programmable switched capacitor block
CN108259108A (zh) 一种多节点服务器冗余同源时钟系统及时钟选择方法
US11606099B1 (en) Fault detection within an analog-to-digital converter
EP3388850B1 (en) Reset management circuit and method therefor
JP7001314B2 (ja) 信号伝送装置及び信号伝送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant