CN105830155B - 用于垂直磁性隧道结(mtj)的混合合成反铁磁层 - Google Patents

用于垂直磁性隧道结(mtj)的混合合成反铁磁层 Download PDF

Info

Publication number
CN105830155B
CN105830155B CN201480069456.1A CN201480069456A CN105830155B CN 105830155 B CN105830155 B CN 105830155B CN 201480069456 A CN201480069456 A CN 201480069456A CN 105830155 B CN105830155 B CN 105830155B
Authority
CN
China
Prior art keywords
saf
layer
multilayer laminated
synthetic anti
ferromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480069456.1A
Other languages
English (en)
Other versions
CN105830155A (zh
Inventor
C·帕克
K·李
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105830155A publication Critical patent/CN105830155A/zh
Application granted granted Critical
Publication of CN105830155B publication Critical patent/CN105830155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁性隧道结(MTJ)器件包括自由层。该MTJ还包括耦合至自由层的阻挡层。该MTJ还具有耦合至阻挡层的固定层。固定层包括第一合成反铁磁(SAF)多层，其具有第一垂直磁各向异性(PMA)和第一阻尼常数。固定层还包括第二SAF多层，其具有第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数。第一SAF多层比第二SAF多层更靠近阻挡层。固定层还包括第一和第二SAF多层之间的SAF耦合层。

Description

用于垂直磁性隧道结(MTJ)的混合合成反铁磁层
背景
领域
本公开的诸方面涉及半导体器件，尤其涉及用于垂直磁性隧道结(pMTJ)器件的混合合成反铁磁(SAF)层。
背景技术
与常规的随机存取存储器(RAM)芯片技术不同，在磁性RAM(MRAM)中，数据通过存储元件的磁极化来存储。这些存储元件是从由隧穿层分开的两个铁磁层形成的。两个铁磁层中的一个(被称为固定(例如钉扎)层)具有固定在特定方向上的磁化。另一铁磁磁化层(被称为自由层)具有能更改至两种不同状态的磁化方向。具有固定层、隧穿层和自由层的一种此类器件是磁性隧道结(MTJ)。
在MTJ中，自由层的不同状态可被用于表示逻辑“1”或逻辑“0”。具体地，MTJ的电阻取决于自由层磁化和固定层磁化是彼此并行还是彼此反并行。例如，在自由层磁化与固定层磁化反并行时表示逻辑“1”状态。在自由层磁化与固定层磁化并行时表示逻辑“0”状态。存储器设备(诸如MRAM)是从可个体寻址的MTJ的阵列构造的。
为了将数据写入常规MRAM中，通过MTJ来施加超过临界切换电流的写电流。写电流应该超过切换电流足够量以改变自由层的磁化方向。当写电流以第一方向流动时，MTJ被置于或者保持在第一状态。在第一状态中，MTJ的自由层磁化方向和固定层磁化方向在并行取向上对齐。当写电流以与第一方向相反的第二方向流动时，MTJ被置于或者保持在第二状态。在第二状态中，MTJ的自由层磁化和固定层磁化处于反并行取向。
概述
根据本公开的一方面的磁性隧道结(MTJ)器件包括自由层。该MTJ还包括耦合至自由层的阻挡层。该MTJ还包括耦合至阻挡层的固定层。固定层包括第一合成反铁磁(SAF)多层，其具有第一垂直磁各向异性(PMA)和第一阻尼常数。固定层还包括第二SAF多层，其具有第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数。第一SAF多层比第二SAF多层更靠近阻挡层。固定层还包括第一和第二SAF多层之间的SAF耦合层。
根据本公开的另一方面的一种制造磁性隧道结(MTJ)器件的方法包括沉积具有第一垂直磁各向异性(PMA)和第一阻尼常数的第一合成反铁磁(SAF)多层。该方法进一步包括在第一SAF多层上沉积SAF耦合层。该方法还包括沉积具有第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数的第二SAF多层。该方法还包括在第二SAF多层上沉积阻挡层。该方法进一步包括在阻挡层上沉积自由层。
根据本公开的另一方面的一种磁性隧道结(MTJ)器件包括自由层、阻挡层、以及固定层。固定层包括用于提供第一垂直磁各向异性(PMA)和第一阻尼常数的装置。固定层还包括用于提供第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数的装置。第一提供装置比第二提供装置更靠近阻挡层。固定层还具有用于耦合该第一和第二提供装置的装置。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1解说了根据本公开的一个方面的垂直磁性隧道结(pMTJ)的横截面视图。
图2解说了根据本公开的一个或多个方面的垂直磁性隧道结(pMTJ)中的结构。
图3解说了根据本公开的一个或多个方面的垂直磁性隧道结(pMTJ)内的结构。
图4是解说本公开的一个或多个方面的过程流图。
图5是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图6是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文中所描述的，术语“和/或”的使用旨在表示“包含性或”，而术语“或”的使用旨在表示“排他性或”。
用于形成磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)的材料一般展现高隧穿磁阻(TMR)、高垂直磁各向异性(PMA)以及良好的数据保留性。具有垂直取向的MTJ结构被称为垂直磁性隧道结(pMTJ)器件。具有介电阻挡层(例如，氧化镁(MgO))的材料叠层(例如，钴铁硼(CoFeB)材料)可被用于pMTJ结构中。已经考虑在MRAM结构中使用包括材料叠层(例如，CoFeB/MgO/CoFeB)的pMTJ结构。
pMTJ可采用完全垂直磁化的钉扎层。可使用合成反铁磁(SAF)层来形成pMTJ的垂直钉扎层。可由钴/铂(Co/Pt)或钴/镍(Co/Ni)的多层叠层形成pMTJ的SAF层。当由钴/铂(Co/Pt)或钴/镍(Co/Ni)的多层叠层形成时，pMTJ的垂直钉扎层可能不会展现用于改善器件性能的高磁各向异性、良好热稳定性以及低阻尼常数。
例如，由钴/铂(Co/Pt)多层叠层形成的垂直钉扎层显现高各向异性以及良好的热稳定性。然而，Co/Pt多层叠层的阻尼常数由于Pt的强自旋轨道耦合而非常高。垂直钉扎层的另一候选是钴/镍(Co/Ni)多层叠层。
在[Co/Pt]多层叠层中，Co/Pt周期的数目范围可从2到30，并且通常可在4与15之间。[Co/Pt]多层叠层中钴层的厚度范围可在1.5埃与8埃之间，并且铂层的厚度范围可在1.5埃与12埃之间。
在[Co/Ni]多层叠层中，Co/Ni周期的数目范围可从2到30，并且通常可在4与15之间。[Co/Ni]多层叠层中钴层的厚度范围可在1.5埃与8埃之间，并且镍层的厚度范围可在2埃与10埃之间。Co/Ni多层叠层由于完全铁磁层的本质而具有较低的阻尼常数，但其磁各向异性对于在pMTJ钉扎层中使用而言相对较小。Co/Pt多层叠层或Co/Ni多层叠层一般不满足垂直钉扎层所期望的各向异性、热稳定性、以及阻尼常数。
在本公开的一方面，磁性隧道结(MTJ)器件包括自由层、阻挡层以及固定层。在一种配置中，固定层包括第一合成反铁磁(SAF)多层，其具有第一垂直磁各向异性(PMA)和第一阻尼常数。固定层还包括第二SAF多层，其具有第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数。第一SAF多层可被沉积成比第二SAF多层更靠近阻挡层。固定层进一步包括第一和第二SAF多层之间的SAF耦合层。
在一种配置中，固定层由耦合至钴镍(Co/Ni)多层叠层的钴铂(Co/Pt)多层叠层形成。Co/Pt多层叠层可通过钌(Ru)层(反铁磁耦合)或通过在Co/Pt多层叠层上直接沉积Co/Ni多层叠层来耦合至Co/Ni多层叠层。该混合Co/Ni-Co/Pt多层结构提供展现高磁各向异性、良好热稳定性、以及较低阻尼常数的垂直MTJ(pMTJ)，从而导致改善的器件性能。
图1解说了根据本公开的一个方面的垂直磁性隧道结(pMTJ)的横截面视图。代表性地，pMTJ 100形成在基板102上。pMTJ 100可形成在半导体基板(诸如硅基板)或任何其他替换的合适基板材料上。pMTJ 100可包括第一电极104、晶种层106、第一合成反铁磁(SAF)层108、SAF耦合层110、以及第二SAF层112。pMTJ 100还包括参考层114、阻挡层116、自由层118、盖层120(也被称为覆盖层)、以及第二电极122。pMTJ 100可被用在各种类型的设备中,诸如半导体存储器设备(例如，磁性随机存取存储器(MRAM))。
在该配置中，第一电极104和第二电极122包括导电材料(例如，钽(Ta))。在其他配置中，第一电极104和/或第二电极122可包括其他恰适材料，包括但不限于铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或其他类似的导电材料。第一电极104和第二电极122还可使用pMTJ 100内的不同材料。
晶种层106形成在第一电极104上。晶种层106可为第一SAF层108提供机械和晶体基板。晶种层106可以是化合物材料，包括但不限于镍铬(NiCr)、镍铁(NiFe)、NiFeCr、或用于晶种层106的其他合适材料。当晶种层106生长或以其他方式耦合至第一电极104时，在晶种层106中得到平滑且密集的晶体结构。在该配置中，晶种层106促进pMTJ 100中后续形成的层根据特定晶体取向来生长。晶种层106的晶体结构可被选择成密勒指数标记系统内的任何晶向，但通常被选取成(111)晶向。
第一SAF层108形成在晶种层106上。第一SAF层108可以是单层材料，或者可以是多层材料叠层，其形成在晶种层106上。用于第一SAF层108的多层材料叠层可以是铁磁材料或用于创建第一SAF层108中的铁磁力矩的诸材料的组合。用于形成第一SAF层108的多层材料叠层包括但不限于钴(Co)、钴结合其他材料(诸如镍(Ni)、铂(Pt)、或钯(Pd))、或其他类似的铁磁材料。
SAF耦合层110形成在第一SAF层108上，并且促进第一SAF层108与第二SAF层112之间的磁耦合。SAF耦合层110包括辅助该耦合的材料，包括但不限于钌(Ru)、钽(Ta)、钆(Gd)、铂(Pt)、铪(Hf)、锇(Os)、铑(Rh)、铌(Nb)、铽(Tb)、或其他类似材料。SAF耦合层110还可包括用于提供对第一SAF层108和第二SAF层112的机械和/或晶体结构支撑的材料。
第二SAF层112形成在SAF耦合层110上。第二SAF层112可使用与第一SAF层108类似的材料，但可包括其他材料。第一SAF层108、SAF耦合层110、和第二SAF层112的组合形成SAF结构124，其通常被称为pMTJ 100中的“钉扎层”。SAF结构124通过反铁磁耦合来固定或钉扎SAF结构124的磁化方向。SAF结构124可包括钴铁硼(CoFeB)膜。SAF结构124还可包括其他铁磁材料层，诸如CoFeTa、NiFe、Co、CoFe、CoPt、CoPd、FePt，或者Ni、Co和Fe的任何合金。
参考层114形成在SAF结构124上。参考层114为阻挡层116提供晶体取向。与晶种层106一样，用于参考层114的材料提供模板以供后续层以特定晶体取向来生长。该取向可以是密勒指数系统内的任何方向，但通常在(100)(或(001)))晶向上。参考层114也可以是第二SAF层112的最后一层，但为便于解释而被示为分开的层。
阻挡层116(也被称为隧道阻挡层)形成在参考层114上。阻挡层116提供SAF结构124与自由层118之间的电子穿行的隧道阻挡。阻挡层116(其可包括氧化镁(MgO))形成在参考层114上，并且可具有晶体结构。阻挡层的晶体结构可在(100)方向上。阻挡层116可包括其他元素或其他材料，诸如氧化铝(AlO)、氮化铝(AlN)、氮氧化铝(AlON)、或者其他非磁性或介电材料。阻挡层116的厚度被形成为使得在偏置电压被施加于pMTJ 100时，电子能从SAF结构124隧穿通过阻挡层116进入自由层118。
自由层118(其可以是钴铁硼(CoFeB))形成在阻挡层116上。当最初被沉积在阻挡层116上时，自由层118是非晶态结构。即，当最初被沉积在阻挡层116上时，自由层118不具有晶体结构。自由层118也是铁磁层或多层材料，其可以是与SAF结构124相同的铁磁材料或可使用不同材料。
在该配置中，自由层118包括未被固定或钉扎在特定磁取向上的铁磁材料。自由层118的磁化取向能够旋转成相对于SAF结构124的钉扎磁化处于平行或反平行方向上。隧穿电流取决于SAF结构124和自由层118的相对磁化方向而垂直地流经阻挡层116。
盖层120形成在自由层118上。盖层120可以是允许遏制自由层118与SAF结构124之间的磁场和电场的介电层、或其他绝缘层。盖层120有助于降低用于将pMTJ 100从一个取向(例如，平行取向)切换到另一取向(例如，反平行取向)的切换电流密度。盖层120(其也可被称为覆盖层)可以是氧化物，诸如举例而言非晶态氧化铝(AlOx)或非晶态氧化铪(HfOx)。盖层120还可以是其他材料，诸如氧化镁(MgO)或其他介电材料，而不脱离本公开的范围。
第二电极122形成在盖层120上。在一种配置中，第二电极122包括钽。替换地，第二电极122包括用于将pMTJ 100电耦合至电路的其他器件或部分的其他合适导电材料。
在本公开的一个方面，第一SAF层108包括交替的钴和铂(Co/Pt)层的多层叠层。由钌(Ru)形成的SAF耦合层110可将第一SAF层108与第二SAF层112磁耦合。第二SAF层112可包括交替的钴和镍(Co/Ni)层的多层叠层。SAF耦合层110可针对第一SAF层108和第二SAF层112的不同磁耦合被置于第二SAF层112内(即，多层Co/Ni叠层内)并控制SAF结构124的各向异性、热稳定性、以及阻尼常数。
图2解说了根据本公开的一个或多个方面的pMTJ中的结构200。代表性地，第一SAF层108被示为多层材料叠层。在第一SAF层108内，第一层202和第二层204以具有周期206的交替模式被组合。在一种配置中，第一层202是钴层且第二层204是铂层。该配置包括由钴铂(Co/Pt)多层叠层形成的第一SAF层108。可能存在数目“n”个周期206的Co/Pt叠层，其被指定为[Co/Pt]n以指示有多少周期206被用于创建第一SAF层108。其他材料可被用于第一层202和第二层204而不脱离本公开的范围。
类似地，图2将第二SAF层112解说为多层材料叠层。在第二SAF层112内，第一层208和第二层210以具有周期212的交替模式被组合。在本公开的一个方面，第一层208是钴层且第二层210是镍层。在一个示例中，第二SAF层112是钴镍(Co/Ni)多层叠层。可能存在数目“n”个周期212的Co/Ni叠层，其被指定为[Co/Ni]n以指示有多少周期212被用于创建第二SAF层112。其他材料可被用于第一层208和第二层210而不脱离本公开的范围。进一步，取决于结构200的总体设计以及用于层202、204、208、210、和110的材料，周期212的数目可不同于周期206的数目。
SAF耦合层110被置于第一SAF层108与第二SAF层112之间。SAF耦合层110有助于第一SAF层108与第二SAF层112之间的磁耦合。
本公开的一个方面提供第一SAF层108的指定质量(例如，较高的PMA)。通过将钴/铂(Co/Pt)多层叠层置于第一SAF层108中，本公开的该方面将高各向异性和良好热稳定性纳入到SAF结构124中。进一步，通过使用更靠近阻挡层116的Co/Ni叠层，本公开的该方面降低了SAF结构124的阻尼常数。与排他地使用任一材料系统相比，SAF结构124内不同材料的组合提供了提高的磁各向异性以及较低的阻尼常数。通过组合对Co/Pt和Co/Ni多层叠层的使用，可根据本公开的该方面在pMTJ 100器件中控制磁各向异性、热稳定性、和阻尼常数。
图3解说了根据本公开的另一方面的pMTJ内的结构300。图3解说了第一SAF层108除图2中所示的Co/Pt多层材料叠层以外还可包括附加的材料或多层叠层。作为示例而非限定，第一SAF层108可包括Co/Pt多层叠层和第三材料302。第三材料302还可以是材料组合、或者材料304和材料306的多层叠层，而不脱离本公开的范围。
在本公开的该方面，第三材料302可以是具有数个周期的Co/Ni多层叠层。第三材料可使用与第二SAF层112中使用的材料相同的材料、或不同材料，或者提供第一层202和第二层204的不同安排。通过使用第三材料302，第一SAF层108可进一步微调由结构300中的SAF结构124提供的PMA和阻尼常数。
进一步，第三材料302可允许在SAF耦合层110和/或第二SAF层112中使用不同的材料、或材料安排。例如，在第一SAF层108中使用耦合至Co/Ni多层材料叠层的Co/Pt多层材料叠层可提供第一阻尼常数和第一PMA值。采用结构300的器件应用可指定维持该PMA值，或者可指定相对于距阻挡层116的邻近度来降低阻尼常数。如此，不同材料、或较小数目的周期212可被用于第二SAF层112或SAF耦合层110以便为SAF结构124提供期望的阻尼常数和期望的PMA值。使用Co/Ni多层叠层作为第三材料302还可改变用于SAF耦合层110的厚度和/或材料。
图4是解说根据本公开的一个方面的形成用于垂直磁性隧道结(pMTJ)器件的混合合成反铁磁(SAF)层的方法400的过程流图。在过程框402，沉积第一合成反铁磁(SAF)多层。第一SAF多层具有第一垂直磁各向异性(PMA)和第一阻尼常数。在过程框404，在第一SAF层上沉积SAF耦合层。例如，如图1所示，在第一SAF层108上沉积SAF耦合层110。在框406，在SAF耦合层上沉积第二SAF多层。第二SAF多层具有第二垂直磁各向异性(PMA)以及低于第一阻尼常数的第二阻尼常数。例如，如图1所示，在SAF耦合层110上沉积第二SAF层112。在过程框408，在第二SAF多层上沉积阻挡层。在过程框410，在该阻挡层上沉积自由层。例如，如图1所示，在沉积在第二SAF层112上的阻挡层116上沉积自由层118。
在一种配置中，磁性隧道结(MTJ)器件包括自由层、阻挡层、以及固定层。固定层包括用于提供第一垂直磁各向异性(PMA)和第一阻尼常数的装置。在一方面，该提供装置可以是第一SAF层108。固定层还包括用于提供第二垂直磁各向异性(PMA)和第二阻尼常数的装置。在一方面，该提供装置可以是第二SAF层112。固定层还包括用于耦合该第一和第二提供装置的装置。在一方面，该耦合装置可以是SAF耦合层110。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的任何结构或安排。
图5是示出其中可有利地采用本公开的一方面的示例性无线通信系统500的框图。出于解说目的，图5示出了三个远程单元520、530和550以及两个基站540。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元520、530和550包括IC器件525A、525C和525B，这些IC器件包括所公开的pMTJ器件。将认识到，其他设备也可包括所公开的pMTJ器件，诸如基站、交换设备、和网络装备。图5示出了从基站540到远程单元520、530和550的前向链路信号580，以及从远程单元520、530和550到基站540的反向链路信号590。
在图5中，远程单元520被示为移动电话，远程单元530被示为便携式计算机，而远程单元550被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图5解说了根据本公开的各方面的远程单元，但本公开并不被限定于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的pMTJ器件的许多设备中使用。
图6是解说用于半导体组件(诸如以上公开的pMTJ器件)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站600包括硬盘601，该硬盘601包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站600还包括促成对电路610或半导体组件612(诸如pMTJ器件)的设计的显示器602。提供存储介质604以用于有形地存储电路610或半导体组件612的设计。电路610或半导体组件612的设计可以用文件格式(诸如GDSII或GERBER)存储在存储介质604上。存储介质604可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站600包括用于从存储介质604接受输入或者将输出写到存储介质604的驱动装置603。
存储介质604上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质604上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路610或半导体组件612的设计。
软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可驻留在计算机可读介质上。作为示例，计算机可读介质可包括存储器，诸如磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(CD)、数字多用碟(DVD))、智能卡、闪存设备(例如，记忆卡、记忆棒、钥匙型驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、或可移动盘。尽管在贯穿本公开给出的各种方面中将存储器示为与处理器分开，但存储器可在处理器内部(例如，高速缓存或寄存器)。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或者任何其他此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
应该理解，所公开的方法中各步骤的具体次序或阶层是示例性过程的解说。基于设计偏好，应该理解，可以重新编排这些方法中各步骤的具体次序或阶层。所附方法权利要求以样本次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或阶层，除非在本文中有特别叙述。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的各方面，而是应被授予与权利要求的语言相一致的全部范围，其中对要素的单数形式的引述并非旨在表示“有且仅有一个”(除非特别如此声明)而是“一个或多个”。除非特别另外声明，否则术语“一些”指的是一个或多个。引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112第六款的规定下来解释，除非该要素是使用措辞“用于……的装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……的步骤”来叙述的。

Claims (11)

1.一种磁性隧道结MTJ器件，包括：
自由层；
毗邻所述自由层的阻挡层；
耦合至所述阻挡层的参考层；以及
毗邻所述参考层的固定层，所述固定层包括：
混合第一合成反铁磁SAF多层结构，其具有第一垂直磁各向异性PMA和第一阻尼常数，所述混合第一合成反铁磁SAF多层结构包括包含交替的钴层和铂层或交替的钴层和钯层的第一多层叠层以及包含交替的钴层和镍层的第二多层叠层；
第二合成反铁磁SAF多层叠层，其具有第二垂直磁各向异性PMA以及低于所述第一阻尼常数的第二阻尼常数，所述第二合成反铁磁SAF多层叠层比所述混合第一合成反铁磁SAF多层结构更靠近所述阻挡层；以及
在所述混合第一合成反铁磁SAF多层结构与所述第二合成反铁磁SAF多层叠层之间的合成反铁磁SAF耦合层，其中所述第二垂直磁各向异性PMA低于所述第一垂直磁各向异性PMA。
2.如权利要求1所述的磁性隧道结MTJ器件，其特征在于，所述合成反铁磁SAF耦合层包括钌。
3.如权利要求1所述的磁性隧道结MTJ器件，其特征在于，所述第二合成反铁磁SAF多层叠层包括钴镍多层叠层。
4.如权利要求1所述的磁性隧道结MTJ器件，其特征在于，所述混合第一合成反铁磁SAF多层结构的所述第一多层叠层包括钴铂多层叠层且所述混合第一合成反铁磁SAF多层结构的所述第二多层叠层包括钴镍多层叠层。
5.如权利要求4所述的磁性隧道结MTJ器件，其特征在于，所述第二合成反铁磁SAF多层叠层包括钴镍多层叠层。
6.如权利要求1所述的磁性隧道结MTJ器件，其特征在于，所述磁性隧道结MTJ器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元中。
7.一种制造磁性隧道结MTJ器件的方法，包括：
沉积具有第一垂直磁各向异性PMA和第一阻尼常数的混合第一合成反铁磁SAF多层结构，所述混合第一合成反铁磁SAF多层结构包括包含交替的钴层和铂层的第一多层叠层以及包含交替的钴层和镍层的第二多层叠层；
在所述混合第一合成反铁磁SAF多层结构上沉积合成反铁磁SAF耦合层；
沉积具有第二垂直磁各向异性PMA以及低于所述第一阻尼常数的第二阻尼常数的第二合成反铁磁SAF多层叠层，所述第二合成反铁磁SAF多层叠层包括以交替模式安排的第一材料层和第二材料层；
在所述第二合成反铁磁SAF多层叠层上沉积参考层；
在所述参考层上沉积阻挡层；以及
在所述阻挡层上沉积自由层，其中所述第二垂直磁各向异性PMA低于所述第一垂直磁各向异性PMA。
8.如权利要求7所述的制造磁性隧道结MTJ器件的方法，其特征在于，所述第二合成反铁磁SAF多层叠层包括钴镍多层叠层。
9.如权利要求7所述的制造磁性隧道结MTJ器件的方法，其特征在于，所述混合第一合成反铁磁SAF多层结构的所述第一多层叠层包括钴铂多层叠层且所述混合第一合成反铁磁SAF多层结构的所述第二多层叠层包括钴镍多层叠层，并且所述第二合成反铁磁SAF多层叠层包括钴镍多层叠层。
10.如权利要求7所述的制造磁性隧道结MTJ器件的方法，其特征在于，所述方法包括：
沉积所述混合第一合成反铁磁SAF多层结构的步骤；
在所述混合第一合成反铁磁SAF多层结构上沉积合成反铁磁SAF耦合层的步骤；
沉积所述第二合成反铁磁SAF多层叠层的步骤；
在所述第二合成反铁磁SAF多层叠层上沉积所述参考层的步骤；
在所述参考层上沉积所述阻挡层的步骤；以及
在所述阻挡层上沉积所述自由层的步骤。
11.如权利要求7到10中任一项所述的制造磁性隧道结MTJ器件的方法，其特征在于，进一步包括将所述磁性隧道结MTJ器件集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元中的步骤。
CN201480069456.1A 2013-12-17 2014-11-19 用于垂直磁性隧道结(mtj)的混合合成反铁磁层 Active CN105830155B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/109,234 2013-12-17
US14/109,234 US9379314B2 (en) 2013-12-17 2013-12-17 Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
PCT/US2014/066447 WO2015094561A1 (en) 2013-12-17 2014-11-19 Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)

Publications (2)

Publication Number Publication Date
CN105830155A CN105830155A (zh) 2016-08-03
CN105830155B true CN105830155B (zh) 2018-11-09

Family

ID=52011330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480069456.1A Active CN105830155B (zh) 2013-12-17 2014-11-19 用于垂直磁性隧道结(mtj)的混合合成反铁磁层

Country Status (5)

Country Link
US (2) US9379314B2 (zh)
EP (1) EP3084764B1 (zh)
JP (1) JP6066251B1 (zh)
CN (1) CN105830155B (zh)
WO (1) WO2015094561A1 (zh)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379314B2 (en) 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
US9583696B2 (en) * 2014-03-12 2017-02-28 Qualcomm Incorporated Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction
KR102060419B1 (ko) * 2014-10-02 2019-12-30 에스케이하이닉스 주식회사 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
US9842989B2 (en) * 2015-02-27 2017-12-12 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US9876163B2 (en) * 2015-03-05 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
KR102434466B1 (ko) * 2015-06-26 2022-08-22 인텔 코포레이션 낮은 표류 필드 자기 메모리
US10832749B2 (en) 2015-06-26 2020-11-10 Intel Corporation Perpendicular magnetic memory with symmetric fixed layers
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
WO2017052635A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Psttm device with bottom electrode interface material
WO2017052631A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with multi-layered filter stack
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9963340B2 (en) * 2015-12-03 2018-05-08 Honeywell International Inc. Pressure sensor die over pressure protection for high over pressure to operating span ratios
US10483320B2 (en) * 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3933948A1 (en) * 2015-12-10 2022-01-05 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US9741926B1 (en) * 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US10197462B2 (en) 2016-05-25 2019-02-05 Honeywell International Inc. Differential pressure sensor full overpressure protection device
US9735185B1 (en) * 2016-06-10 2017-08-15 Essential Products, Inc. Hollowed electronic display
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
CN113659071B (zh) * 2017-02-27 2024-04-09 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9953692B1 (en) 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10794968B2 (en) * 2017-08-24 2020-10-06 Everspin Technologies, Inc. Magnetic field sensor and method of manufacture
KR20190027581A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US11387405B2 (en) * 2017-11-27 2022-07-12 Carnegie Mellon University Resonance rotating spin-transfer torque memory device
WO2019125387A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with extended free magnet structure
WO2019125384A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with insulating magnet
WO2019125364A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory without synthetic anti-ferromagnet
WO2019125368A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Gated spin orbit memory
WO2019125365A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with magnetic under-layer via
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10388853B2 (en) * 2017-12-29 2019-08-20 Spin Memory, Inc. Magnetic memory having a pinning synthetic antiferromagnetic structure (SAF) with cobalt over platinum (Pt/Co) bilayers
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
WO2019135744A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
WO2019143052A1 (ko) * 2018-01-17 2019-07-25 한양대학교 산학협력단 메모리 소자
KR102169622B1 (ko) * 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
CN110246961B (zh) * 2018-03-09 2023-08-18 中电海康集团有限公司 存储单元与存储器
US20190296223A1 (en) 2018-03-23 2019-09-26 Spin Memory, Inc. Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11770981B2 (en) 2018-03-30 2023-09-26 Tohoku University Magnetoresistive element and magnetic memory
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11508903B2 (en) * 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11770979B2 (en) 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11276730B2 (en) * 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
CN113330593A (zh) * 2019-01-30 2021-08-31 索尼半导体解决方案公司 磁阻效应元件、存储元件和电子装置
US10692927B1 (en) 2019-02-15 2020-06-23 International Business Machines Corporation Double MTJ stack with synthetic anti-ferromagnetic free layer and AlN bottom barrier layer
US10804319B2 (en) 2019-02-15 2020-10-13 International Business Machines Corporation Top pinned MTJ stack with synthetic anti-ferromagnetic free layer and AlN seed layer
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
CN111490155B (zh) * 2020-04-21 2023-04-07 浙江驰拓科技有限公司 磁性隧道结
CN114093908A (zh) 2020-08-24 2022-02-25 联华电子股份有限公司 混合式随机存取存储器的系统架构、结构以及其制作方法
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986047A (zh) * 2010-07-16 2013-03-20 高通股份有限公司 包括位于钉扎层中的功能层的磁性存储元件及其制造方法
CN103123954A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 一种磁性隧道结器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US9019758B2 (en) 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US8758909B2 (en) 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
US9245608B2 (en) 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
JP5836163B2 (ja) * 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
JP6244617B2 (ja) * 2012-09-28 2017-12-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US9379314B2 (en) 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102986047A (zh) * 2010-07-16 2013-03-20 高通股份有限公司 包括位于钉扎层中的功能层的磁性存储元件及其制造方法
CN103123954A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 一种磁性隧道结器件的制造方法

Also Published As

Publication number Publication date
WO2015094561A1 (en) 2015-06-25
CN105830155A (zh) 2016-08-03
JP2017505533A (ja) 2017-02-16
US20160276581A1 (en) 2016-09-22
US9379314B2 (en) 2016-06-28
EP3084764B1 (en) 2017-12-20
US9614147B2 (en) 2017-04-04
US20150171316A1 (en) 2015-06-18
JP6066251B1 (ja) 2017-01-25
EP3084764A1 (en) 2016-10-26

Similar Documents

Publication Publication Date Title
CN105830155B (zh) 用于垂直磁性隧道结(mtj)的混合合成反铁磁层
CN105981105B (zh) 用于垂直磁性隧道结的具有非晶盖层的双界面自由层
CN102544353B (zh) 磁性结、磁存储器及其方法
US8036025B2 (en) Magnetoresistive element
CN107112415B (zh) 用于磁性隧穿结器件的超薄垂直钉扎层结构
US10692521B2 (en) Storage element
CN108232003B (zh) 一种垂直型磁电阻元件及其制造方法
JP5017347B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
US9166144B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
CN107039583B (zh) 分层结构和存储装置
CN106688117B (zh) 用于垂直磁性隧道结器件的具有短接路径的氧化镁覆顶
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
CN108028313A (zh) 具有多层过滤器堆叠体的psttm器件
CN103137855B (zh) 存储元件和存储设备
JP2014072394A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012080058A5 (zh)
CN103137853A (zh) 存储元件和存储设备
US20160027997A1 (en) Magnetic devices having perpendicular magnetic tunnel junction
CN110246961A (zh) 存储单元与存储器
KR102486320B1 (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant