CN105826192A - 改善多晶硅退火工艺阻值均匀性的方法 - Google Patents
改善多晶硅退火工艺阻值均匀性的方法 Download PDFInfo
- Publication number
- CN105826192A CN105826192A CN201510006716.7A CN201510006716A CN105826192A CN 105826192 A CN105826192 A CN 105826192A CN 201510006716 A CN201510006716 A CN 201510006716A CN 105826192 A CN105826192 A CN 105826192A
- Authority
- CN
- China
- Prior art keywords
- annealing process
- annealing
- polysilicon layer
- resistance uniformity
- method improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的改善多晶硅退火工艺阻值均匀性的方法,包括:提供一半导体衬底;在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及进行退火过程,在所述退火过程中一直通入氮气;其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。本发明中,在退火过程中预先通入一定量的氧气,在退火过程中多晶硅层边缘形成一层较薄的氧化层,保证在之后的退火过程中,边缘的掺杂离子不会向外部扩散而流失,使得多晶硅层退火之后中心区域和边缘区域的阻值均匀。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种改善多晶硅退火工艺阻值均匀性的方法。
背景技术
在集成电路工艺制程中经常采用多晶硅薄膜电阻,用于MOS栅结构中的多晶硅采用重掺杂以提高导电性,通常方块电阻在25~50Ω/SQ(方块)。轻掺杂多晶薄膜一般为几千到几万欧姆每方块,通常在对多晶硅进行掺杂之后,都需要对多晶硅层进行退火处理,以克服离子注入过程形成的损伤并且活化掺杂的离子,使得多晶硅层的导电性更良好。
现有技术中对多晶硅层离子注入之后的半导体结构的剖面图如图1所示,在半导体衬底10上形成一多晶硅层20,经过离子注入过程在多晶硅层20内形成有掺杂离子30。经过退火过程之后,其半导体结构的剖面图如图2所示,在退火过程中,多晶硅层20的边缘区域会先于中心区域被加热,使得多晶硅层边缘的离子会向外部扩散造成掺杂离子30的流失,使得边缘区域的掺杂离子浓度小于中心区域的掺杂离子的浓度,从而使得多晶硅层20中心和边缘的阻值不均匀,例如,多晶硅层20的边缘由于掺杂离子流失,其方块电阻比中心区域大20KΩ/SQ。
为了防止掺杂离子的扩散流失,在现有技术中,一些工艺过程中中会在多晶硅层上形成一层薄膜。然而在其它工艺中,出于产品设计的要求,不需要在多晶硅层上形成该层薄膜,从而无法防止掺杂离子的扩散流失,因此,对于不能利用该层薄膜防止掺杂离子的扩散流失的工艺,需要提供一种改善多晶硅薄膜退火工艺阻值均匀性的方法。
发明内容
本发明的目的在于,提供一种改善多晶硅退火工艺阻值均匀性的方法,可以改善多晶硅层中心区域和边缘区域的阻值均匀性。
为解决上述技术问题,本发明提供一种改善多晶硅退火工艺阻值均匀性的方法,包括:
提供一半导体衬底;
在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及
进行退火过程,在所述退火过程中一直通入氮气;
其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。
可选的,进样过程中的控制在预定温度为700℃-800℃。
可选的,通入氧气的流量为0.3L/min-0.5L/min。
可选的,通入氧气的时间为15min-20min。
可选的,所述氧化层的厚度为1nm-2nm。
可选的,通入氮气的流量为5L/min-20L/min。
可选的,所述多晶硅层的厚度为250nm-350nm。
可选的,所述退火过程还包括升温过程、退火过程、降温过程和取样过程。
可选的,所述退火过程中的升温的温度为800℃-900℃。
可选的,所述退火过程中的退火的时间为10min-20min。
与现有技术相比,本发明改善多晶硅退火工艺阻值均匀性的方法具有以下优点:
本发明提供的改善多晶硅退火工艺阻值均匀性的方法,包括:提供一半导体衬底;在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及进行退火过程,在所述退火过程中一直通入氮气;其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。本发明中,在退火过程中预先通入一定量的氧气,在退火过程中多晶硅层边缘形成一层较薄的氧化层,保证在之后的退火过程中,边缘的掺杂离子不会向外部扩散而流失,使得多晶硅层退火之后中心区域和边缘区域的阻值均匀。
附图说明
图1为现有技术中离子注入之后的半导体结构的剖面图;
图2为现有技术中退火之后的半导体结构的剖面图;
图3为本发明一实施例中改善多晶硅退火工艺阻值均匀性的方法流程图;
图4为本发明的退火之后的半导体结构的剖面图。
具体实施方式
下面将结合示意图对本发明的改善多晶硅退火工艺阻值均匀性的方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供的改善多晶硅退火工艺阻值均匀性的方法,包括;提供一半导体衬底;在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及进行退火过程,在所述退火过程中一直通入氮气;其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。本发明中,在退火过程中预先通入一定量的氧气,在退火过程中多晶硅层边缘形成一层较薄的氧化层,保证在之后的退火过程中,边缘的掺杂离子不会向外部扩散而流失,使得多晶硅层退火之后中心区域和边缘区域的阻值均匀。
具体的,结合上述核心思想,本发明提供的改善多晶硅退火工艺阻值均匀性的方法流程图参考图3所示,以下结合图3以及图4进行具体说明。
执行步骤S1,提供半导体衬底100,在本实施例中,所述半导体衬底100中100内形成有各种掺杂区(图中未标示),例如有源/漏极、N阱、P阱以及轻掺杂源漏区(LDD)等,此外还形成有其他各种元件隔离,例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构;上述结构根据实际半导体器件制造工艺过程确定,为本领域技术人员所熟知技术内容,故在此不一一赘述,并不在示意图中详细标注。
接着,执行步骤S2,在半导体衬底100上形成一多晶硅层200,在本实施例中,所述多晶硅层的厚度为250nm-350nm,例如可以为250nm、280nm、300nm或350nm等。接着对所述多晶硅层200进行离子注入过程,在所述多晶硅层200中形成掺杂离子300,从而增加多晶硅层200的导电性能。例如,在本实施例中,对所述多晶硅层进行磷离子注入或者硼离子注入。
之后,执行步骤S3,参考图4所示,对所述多晶硅层200进行退火过程,所述退火过程包括进样、升温、退火、降温、取样过程。一般的,在退火过程的每一步骤中,都一直通入氮气作为保护气体,较佳的,通入氮气的流量控制在5L/min-20L/min。然而,在本发明中,在进样的过程、退火炉内的温度维持在一预定温度,本实施例中,维持在预定温度为700℃-800℃。此时,在进样的过程中,除了一直通入氮气之后同时还通入一定量的氧气,所述多晶硅层200在进入退火炉的过程中,所述多晶硅层200受到退火炉内高温的影响,而且其边缘区域的温度先于中心区域升高,使得仅仅在所述多晶硅层200的边缘区域迅速形成一氧化层400。在本实施例中,通入氧气的流量控制在0.3L/min-0.5L/min,通入的时间为15min-20min。在所述多晶硅层200的边缘区域形成一氧化层400的厚度为1nm-2nm。在本实施中,需要严格控制通入氧气的量,保证在多晶硅层200的边缘区域形成氧化层400,而不至于整个多晶硅层200都被氧化,从而影响半导体器件的性能。之后,进行升温过程,升温过程退火炉内升到800℃-900℃,维持在该温度下进行退火,退火时间为10min-20min,使得掺杂离子300在多晶硅层200内活化,从而改善多晶硅层200的导电性能。
在本实施例中,由于受到所述半导体衬底100边缘切割打磨的影响,多晶硅层200的侧壁的厚度会很小(图中为标示),使得在通入氧气的过程中,侧壁的氧化可以不予考虑,仅考虑表面上形成的氧化层400。
由于氧化层400的存在,在之后的退火中,多晶硅层200边缘区域的掺杂离子300不会向外部扩散而流失,使得边缘区域和中心区域的掺杂浓度保持一致,因此,使得多晶硅层200的方块电阻更加均匀。例如,在本实施例中,经过对边缘区域和中心区域的方块电阻的测量对比可知,经过工艺改善之后,边缘区域的方块电阻与中心区域的方块电阻可以控制在2KΩ/SQ,控制在误差允许的范围之内。因此,在本发明可以不必要在多晶硅层200上形成薄膜,增加不必要的工艺步骤的条件下,实现多晶硅层200阻值均匀性。
综上所述,本发明提供的改善多晶硅退火工艺阻值均匀性的方法,包括:提供一半导体衬底;在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及进行退火过程,在所述退火过程中一直通入氮气;其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。本发明中,在退火过程中预先通入一定量的氧气,在退火过程中多晶硅层边缘形成一层较薄的氧化层,保证在之后的退火过程中,边缘的掺杂离子不会向外部扩散而流失,使得多晶硅层退火之后中心区域和边缘区域的阻值均匀。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种改善多晶硅退火工艺阻值均匀性的方法,其特征在于,包括:
提供一半导体衬底;
在所述半导体衬底上沉积一多晶硅层,并对所述多晶硅层进行离子注入;以及
进行退火过程,在所述退火过程中一直通入氮气;
其中,所述退火过程包括进样过程,在所述进样过程中还通入氧气,在所述进样过程中温度维持在一预定温度,以在所述多晶硅层边缘形成一氧化层。
2.如权利要求1所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,进样过程中的控制在预定温度为700℃-800℃。
3.如权利要求2所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,通入氧气的流量为0.3L/min-0.5L/min。
4.如权利要求2所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,通入氧气的时间为15min-20min。
5.如权利要求2所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,所述氧化层的厚度为1nm-2nm。
6.如权利要求1所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,通入氮气的流量为5L/min-20L/min。
7.如权利要求1所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,所述多晶硅层的厚度为250nm-350nm。
8.如权利要求1所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,所述退火过程还包括升温过程、退火过程、降温过程和取样过程。
9.如权利要求8所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,所述退火过程中的升温的温度为800℃-900℃。
10.如权利要求8所述的改善多晶硅退火工艺阻值均匀性的方法,其特征在于,所述退火过程中的退火的时间为10min-20min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006716.7A CN105826192A (zh) | 2015-01-07 | 2015-01-07 | 改善多晶硅退火工艺阻值均匀性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510006716.7A CN105826192A (zh) | 2015-01-07 | 2015-01-07 | 改善多晶硅退火工艺阻值均匀性的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105826192A true CN105826192A (zh) | 2016-08-03 |
Family
ID=56513965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510006716.7A Pending CN105826192A (zh) | 2015-01-07 | 2015-01-07 | 改善多晶硅退火工艺阻值均匀性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105826192A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
CN111968909A (zh) * | 2020-10-22 | 2020-11-20 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
CN112530806A (zh) * | 2019-09-19 | 2021-03-19 | 上海先进半导体制造股份有限公司 | 单环mos器件及其制作方法 |
CN113394094A (zh) * | 2020-03-13 | 2021-09-14 | 中芯国际集成电路制造(天津)有限公司 | 一种半导体器件的形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192539A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 器件制作方法及器件电性能的调整方法 |
CN103515224A (zh) * | 2012-06-29 | 2014-01-15 | 无锡华润上华科技有限公司 | 多晶硅在离子注入后的快速退火方法 |
-
2015
- 2015-01-07 CN CN201510006716.7A patent/CN105826192A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192539A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 器件制作方法及器件电性能的调整方法 |
CN103515224A (zh) * | 2012-06-29 | 2014-01-15 | 无锡华润上华科技有限公司 | 多晶硅在离子注入后的快速退火方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112530806A (zh) * | 2019-09-19 | 2021-03-19 | 上海先进半导体制造股份有限公司 | 单环mos器件及其制作方法 |
CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
CN111128699B (zh) * | 2019-11-20 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
CN113394094A (zh) * | 2020-03-13 | 2021-09-14 | 中芯国际集成电路制造(天津)有限公司 | 一种半导体器件的形成方法 |
CN111968909A (zh) * | 2020-10-22 | 2020-11-20 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8993415B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100954874B1 (ko) | 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법 | |
CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
US6960512B2 (en) | Method for manufacturing a semiconductor device having an improved disposable spacer | |
CN1885557B (zh) | 半导体元件及形成半导体元件的方法 | |
US20060205169A1 (en) | Method for manufacturing a semiconductor device using a sidewall spacer etchback | |
CN105826192A (zh) | 改善多晶硅退火工艺阻值均匀性的方法 | |
US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
US9184234B2 (en) | Transistor design | |
US9331194B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9337288B2 (en) | Method of manufacturing MOS-type semiconductor device | |
CN107026202B (zh) | 高压mosfet、半导体结构及其制造方法 | |
US8470707B2 (en) | Silicide method | |
US8975642B2 (en) | Transistor device and fabrication method | |
CN104517811B (zh) | 用于生产多晶硅电阻器的方法 | |
JP2006508548A (ja) | ドープされたhigh−kサイドウォールスペーサを有す電界効果トランジスタのドレイン/ソース拡張構造 | |
CN104051506B (zh) | 氟掺杂信道硅锗层 | |
US20120302026A1 (en) | Method for forming a transistor | |
CN104009037B (zh) | 半导体器件及其制造方法 | |
KR20120062367A (ko) | 반도체 소자의 제조방법 | |
US20070249112A1 (en) | Differential spacer formation for a field effect transistor | |
CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
US20120122288A1 (en) | Method of fabricating a silicide layer | |
CN105575810A (zh) | 晶体管的形成方法 | |
CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160803 |
|
RJ01 | Rejection of invention patent application after publication |