CN105826179A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105826179A CN105826179A CN201510005567.2A CN201510005567A CN105826179A CN 105826179 A CN105826179 A CN 105826179A CN 201510005567 A CN201510005567 A CN 201510005567A CN 105826179 A CN105826179 A CN 105826179A
- Authority
- CN
- China
- Prior art keywords
- aluminium lamination
- layer
- dielectric layer
- grinding
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种半导体结构的形成方法,包括:提供基底以及位于基底上的介质层,在介质层内形成有沟槽;形成填充满沟槽且覆盖于介质层表面的铝层,铝层顶部高于介质层表面,且位于沟槽上方以及介质层表面的铝层的晶粒尺寸大于沟槽内的铝层的晶粒尺寸;在沟槽上方的铝层表面形成强化层,且强化层的材料硬度大于沟槽上方的铝层的材料强度;对强化层以及高于介质层表面的铝层进行第一研磨,去除强化层以及高于介质层表面的部分厚度的铝层。本发明通过在沟槽上方的铝层表面形成强化层的方法,防止位于沟槽上方的铝层的铝晶粒被拉出,从而改善研磨之后铝层表面粗糙度。
Description
技术领域
本发明涉及半导体制作领域技术,特别涉及一种半导体结构的形成方法。
背景技术
随着超大规模集成电路的飞速发展,集成电路制造工艺变得越来越复杂和惊喜,为了提高集成度,降低制造成本,半导体器件的尺寸日益减小,平面布线已难以满足半导体器件高密度分布的要求,采用多层布线技术来提高半导体器件的集成密度已成为发展趋势之一,其中,化学机械研磨(CMP,ChemicalMechanicalPolishing)技术可以实现整个晶圆的平坦化,是半导体制造过程中的重要工艺步骤之一。
化学机械研磨中所使用的设备主要包括研磨头(head)和研磨盘(platen),所述研磨盘上设置有研磨垫(pad)。在化学机械研磨过程中,待化学机械研磨的部件(简称待研磨部件)的待研磨面向下固定在研磨盘上,研磨头向下压在待研磨部件的背面,研磨头和研磨盘各自转动进行研磨,化学机械研磨过程中需要不断加入研磨液(slurry),随着研磨垫与待研磨部件之间的相对运动以及不断加入研磨液,实现待研磨部件的研磨,形成平坦的表面。化学机械研磨过程中主要通过调节研磨头的压力(down-force)以及研磨液的选择性来调节研磨的速率。
然而,现有技术在对铝层进行研磨之后,研磨后的铝层表面粗糙、平坦度差。
发明内容
本发明解决的问题是现有技术在研磨铝层时,晶粒较大的铝晶粒容易被从铝层中拉出,造成研磨后铝层表面粗糙。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供基底以及位于基底上的介质层,所述介质层内形成有沟槽;形成填充满所述沟槽且覆盖于介质层表面的铝层,所述铝层顶部高于介质层表面,且位于沟槽上方以及介质层表面的铝层的晶粒尺寸大于沟槽内的铝层的晶粒尺寸;在所述沟槽上方的铝层表面形成强化层,且所述强化层的材料硬度大于沟槽上方的铝层的材料硬度;采用第一压力,对所述强化层以及高于介质层表面的铝层进行第一研磨,去除所述强化层以及高于介质层表面的部分厚度的铝层。
可选的,在所述第一研磨之后,采用小于所述第一压力的第二压力,对高于介质层表面的剩余的铝层进行第二研磨,去除高于介质层表面的剩余的铝层。
可选的,所述强化层的材料为Ti、Ta、TiN、TiAl或TaN;所述强化层的厚度为30埃至200埃。
可选的,采用物理气相沉积工艺或化学气相沉积工艺形成所述强化层;形成所述强化层的反应温度为20摄氏度至50摄氏度。
可选的,所述强化层的材料为TiN,采用物理气相沉积工艺形成所述强化层的工艺参数为:提供钛靶材以及N2,工作气体为Ar,其中,N2流量为10sccm至30sccm,Ar流量为20sccm至50sccm,腔室压强为20毫托至50毫托,直流功率为50瓦至500瓦,射频功率为1000瓦至300瓦,沉积时长为200秒至500秒。
可选的,在形成所述强化层之后,还包括步骤:对所述强化层进行退火处理,在所述强化层以及铝层界面处形成合金层。
可选的,所述退火处理的工艺参数为:退火温度小于400摄氏度,退火时长为3分钟至5分钟。
可选的,所述第一研磨工艺为化学机械研磨;所述第二研磨工艺为化学机械研磨。
可选的,所述第一研磨的研磨垫的硬度大于所述第二研磨的研磨垫的硬度。
可选的,所述第一压力为1psi至10psi;所述第二压力为0.5psi至2psi。
可选的,在进行所述第二研磨之后,还包括步骤:采用小于所述第一压力的第三压力,对所述介质层以及位于沟槽内的铝层进行第三研磨。
可选的,所述第三研磨工艺为化学机械研磨;所述第三研磨的研磨垫的硬度小于所述第一研磨的研磨垫的硬度。
可选的,所述第三压力为0.5psi至2psi。
可选的,所述介质层的材料为氧化硅、低k介质材料或超低k介质材料。
可选的,位于所述沟槽内的铝层为半导体结构的栅极;在形成所述铝层之前,在所述沟槽底部形成栅介质层。
可选的,在形成所述铝层之前,还包括步骤:在所述沟槽底部表面和侧壁表面、以及介质层表面形成功能层。
可选的,所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、Al或WN。
可选的,位于所述沟槽内的铝层为半导体结构的互连层;所述基底内形成有底层金属层,且所述底层金属层与沟槽内的铝层电连接。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的半导体结构的形成方法的技术方案,形成填充满沟槽且覆盖于介质层表面的铝层,且沟槽上方以及介质层表面的铝层的晶粒尺寸大于沟槽内的铝层的晶粒尺寸,因此沟槽上方的铝层的材料硬度小,晶粒尺寸大的铝晶粒容易从铝层中拉出;而本发明在沟槽上方的铝层表面形成强化层,且强化层的材料硬度大于沟槽上方的铝层的材料硬度,因此在具有较大压力的第一研磨过程中,第一研磨过程中的剪切力主要作用于强化层上,因此所述强化层能够减小沟槽上方的铝层受到的剪切力,防止在第一研磨过程中晶粒尺寸较大的铝晶粒从铝层中拉出,从而使得第一研磨之后铝层表面平坦度好。并且,在第一研磨过程中即使强化层被研磨去除,由于剩余的铝层表面的界面效应比最开始形成的铝层表面的界面效应更好,铝层表面经过研磨后界面均匀性得到提高,使得铝层受到的剪切力较均匀,防止沟槽上方的铝层表面受到的剪切力过大,因此在强化层被去除后的第一研磨过程中,尺寸较大的铝晶粒也不易从铝层中被拉出。
同时,采用小于第一压力的第二压力,对高于介质层表面的剩余的铝层进行第二研磨,去除高于介质层表面的剩余的铝层,由于第二研磨提供的第二压力较小,也能够防止在第二研磨过程中晶粒尺寸较大的铝晶粒从铝层中拉出,从而使得第二研磨之后铝层表面平坦度好。因此,本发明提供的半导体结构的形成方法,能够改善研磨之后铝层表面的粗糙度,提高研磨之后铝层表面的平坦度,防止铝层表面凹陷,从而提高半导体结构的电学性能。
进一步,在形成强化层之后,对所述强化层进行退货处理,从而在强化层以及铝层界面处形成合金层。由于合金层的材料硬度大于铝层的材料硬度,因此所述合金层能够进一步防止晶粒较大的铝晶粒从铝层中被拉出,进一步改善研磨后铝层表面的平坦度。
进一步,在第二研磨之后,采用小于第一压力的第三压力,对介质层以及位于沟槽内的铝层进行第三研磨,所述第三研磨能够进一步改善介质层以及铝层的表面形貌。
附图说明
图1至图3为一实施例提供的半导体结构形成过程的剖面结构示意图;
图4至图11为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术在对铝层进行研磨之后,铝层表面粗糙、平坦度差。
在一个实施例中,以形成栅极为例,半导体结构的形成工艺包括以下步骤:
参考图1,提供基底100以及位于基底100表面的介质层101,且所述介质层101内形成有贯穿所述介质层101的沟槽,所述沟槽底部形成有栅介质层102;形成填充满所述沟槽的铝层103,所述铝层103还覆盖于介质层101表面,且所述铝层103顶部高于介质层101表面。
参考图2,研磨去除高于介质层101表面的铝层103,位于沟槽内的铝层103为半导体结构的栅极。
采用上述方法形成的半导体结构中,栅极(即研磨后的铝层103)表面凹陷,造成栅极表面粗糙、光滑度差,且栅极的高度与目标高度不一致。
经研究发现,导致栅极表面凹陷的主要原因在于:与铜材料和钨材料相比,铝层103的材料质地本身就比较软。当铝层103晶粒尺寸越大时,铝层103内的晶界(grainboundary)越少,相应对位错运动的阻碍就越小,铝层103材料形变的阻力也越小,宏观上表现就是铝层103的硬度越小。在形成铝层103的过程中,沟槽内的铝层103受到沟槽尺寸的限制,使得沟槽内铝层103的晶粒尺寸(grainsize)较小;而位于沟槽上方的铝层103的生长未受到限制,因此位于沟槽上方的铝层103的晶粒尺寸较大。
为此,位于沟槽上方的铝层103的晶粒尺寸较大,所述位于沟槽上方的铝层103的材料硬度小,在研磨过程中,所述晶粒尺寸较大、材料硬度小的铝层103中的铝晶粒极易被从铝层103中拉出,进而导致研磨后的铝层103表面粗糙度差。相应的,当在研磨之前,位于沟槽上方的铝层103表面为凹陷表面时,由于铝晶粒被从铝层103中拉出,那么研磨之后铝层103表面仍将为凹陷表面,且铝层103表面凹凸不平。
进一步研究发现,上述研磨工艺通常包括第一研磨工艺、第二研磨工艺,其中,第一研磨工艺为粗研磨,采用较大的研磨速率去除大量的铝层102从而实现初步平坦化,第二研磨工艺为细研磨,采用比较小的研磨速率去除高于介质层表面的剩余的铝层103。
参考图3,图3为第一研磨之后半导体结构剖面结构示意图,第一研磨工艺为粗研磨,第一研磨工艺提供的压力较大,使得铝层103受到的摩擦力和剪切力(Shearforces)很大;并且,位于沟槽上方的铝层103顶部表面明显低于介质层101上的铝层103顶部表面,因此铝层103表面界面均匀度差,使得位于沟槽上方的铝层103受到的剪切力更大;同时铝层103表面具有较大粗糙度。基于上述三个方面的原因,第一研磨工艺中铝晶粒被拉出的问题严重,在第一研磨工艺之后,沟槽上方的铝层103中的铝晶粒被大量的拉出,导致位于沟槽上方的铝层103被全部研磨去除,且沟槽内剩余的铝层103顶部表面低于介质层101表面的铝层103表面。
为此,本发明提供一种半导体结构的形成方法,在形成填充满沟槽且覆盖于介质层表面的铝层后,在所述沟槽上方的铝层表面形成强化层,且强化层的材料强度大于沟槽上方的铝层的材料强度;采用第一压力,对所述强化层以及高于介质层表面的铝层进行第一研磨,去除所述强化层以及高于介质层表面的部分厚度的铝层;在所述第一研磨之后,采用小于所述第一压力的第二压力,对高于介质层表面的剩余的铝层进行第二研磨,去除高于介质层表面的剩余的铝层。本发明在第一研磨以及第二研磨过程中,防止晶粒尺寸较大的铝晶粒从铝层中被拉出,从而使得研磨之后铝层表面平坦度好,铝层表面的粗糙度得到改善,进而提高半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图11为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。
参考图4,提供基底200以及位于基底200上的介质层201。
所述基底200的材料为硅、锗、锗化硅、碳化硅或砷化镓;所述基底200的材料还可以为单晶硅、多晶硅、非晶硅或绝缘体上的硅。
所述介质层201的材料为二氧化硅、低k介质材料(低k介质材料指相对介电常数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)。
所述介质层201的材料为低k介质材料或超低k介质材料时,介质层201的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ,(HSiO1.5)n)或甲基硅倍半氧烷(MSQ,(CH3SiO1.5)n)。
本实施例中所述基底200为硅基底,所述介质层201的材料为氧化硅。本实施例以后续位于沟槽内的铝层为半导体结构的栅极作为示例。
相应的,所述基底200部分表面还形成有伪栅203,且在所述伪栅203与基底200之间还可以形成有栅介质层202;所述介质层201位于基底200表面且覆盖于伪栅203侧壁表面,伪栅203与介质层201之间还可以形成有侧墙。其中,伪栅203的材料包括多晶硅、非晶碳或氮化硅,所述栅介质层202的材料为氧化硅或高k介质材料。
在其他实施例中,后续位于沟槽内的铝层为半导体结构的互连层时,则介质层覆盖于基底整个表面,所述基底内还可以形成有底层金属层;后续刻蚀介质层形成位于介质层内的沟槽,所述沟槽底部暴露出底层金属层表面,则相应的所述底层金属层与沟槽内的铝层电连接。
参考图5,刻蚀去除所述伪栅203(参考图4),在所述介质层201内形成沟槽204。
在一个实施例中,采用干法刻蚀工艺,刻蚀去除所述伪栅203,所述干法刻蚀工艺的刻蚀气体包括CF4或CHF3。
在其他实施例中,当介质层201覆盖于基底200整个表面时,则刻蚀去除部分区域的介质层201,从而在介质层201内形成沟槽204。
参考图6,形成填充满所述沟槽204(参考图5)且覆盖于介质层201表面的铝层206,所述铝层206顶部高于介质层201表面,且位于沟槽204上方以及介质层201表面的铝层206的晶粒尺寸大于沟槽204内铝层206的晶粒尺寸。
采用化学气相沉积、原子层沉积或物理气相沉积工艺形成所述铝层206。本实施例中后续研磨去除高于介质层201表面的铝层206,使得位于沟槽204内的铝层206作为半导体结构的栅极。在其他实施例中,后续研磨去除高于介质层201表面的铝层206,使得位于沟槽204内的铝层206作为半导体结构的互连层。
在形成铝层206的过程中,位于沟槽204内的铝晶粒的生长会受到沟槽204尺寸的限制,相应使得沟槽204内的铝晶粒生长受限,因此沟槽204内的铝层206中铝晶粒尺寸较小;而位于沟槽204上方以及介质层201上方的铝晶粒生长不会受到外界的限制,相应使得沟槽204上方以及介质层201上方的铝层206中铝晶粒尺寸比较大。
在一个实施例中,采用物理气相沉积工艺形成铝层206的工艺参数为:提供铝靶材,工作气体为Ar,其中,Ar流量为50sccm至200sccm,溅射功率为1000瓦至3000瓦,腔室压强为0.1Pa至5Pa。
本实施例中,在形成所述铝层206之前,在所述沟槽204底部形成有栅介质层202;在形成所述铝层206之前,还可以包括步骤:在所述沟槽204底部表面和侧壁表面、以及介质层201表面形成功能层205,所述功能层205用于调节半导体结构栅极的功函数(workfunction),后续会研磨去除位于介质层201表面的功能层205。
采用物理气相沉积工艺或化学气相沉积工艺形成所述功能层205;所述功能层205的材料为Ti、Ta、TiN、TaN、TiAl、Al或WN。
本实施例中,所述功能层205的材料为TiN。
参考图7,在所述沟槽204(参考图5)上方的铝层206表面形成强化层207,且所述强化层207的材料硬度大于沟槽204上方的铝层206的材料硬度。
由于本实施例形成的铝层206中,沟槽204上方的铝层206的铝晶粒尺寸较大,位于沟槽204内的铝层206的铝晶粒尺寸较小。当铝层206的铝晶粒尺寸越小时,铝层206内的晶界越多,相应对位错运动的阻碍就越大,铝层206材料形变的阻力也越大,宏观上表现就是铝层206的材料硬度越大;反之,当铝层206的铝晶粒尺寸越大时,铝层206内的晶界越少,宏观上表现就是铝层206的材料硬度越小。
若后续直接对所述铝层206进行研磨工艺,于沟槽204上方的铝层206的材料硬度小且铝晶粒大,在研磨过程中,位于沟槽204上方的铝层206中的较大尺寸的铝晶粒极易从铝层206中被拉出,导致位于沟槽204上方的铝层206的厚度被严重减小,甚至造成沟槽204内的铝层206中的铝晶粒被拉出,不仅会导致后续形成的栅极的厚度不符合要求,还会造成研磨后的铝层206表面粗糙,严重影响半导体结构的电学性能。
为此,本实施例在进行研磨工艺之前,在所述沟槽204上方的铝层206表面形成强化层207。在一个实施例中,所述强化层207仅位于沟槽204上方的铝层206表面。在另一实施例中,为了降低形成强化层207的工艺难度,所述强化层207除位于沟槽204的上方的铝层206表面外,还位于介质层201上的铝层206表面。
由于强化层207的材料硬度大于沟槽204上方的铝层206的材料硬度,使得在后续的第一研磨工艺过程中,第一研磨工艺会首先研磨去除材料硬度较大的强化层207,进而使得第一研磨工艺过程中沟槽204上方的铝层206受到的剪切力比较小,从而防止位于沟槽204上方的铝层206中的铝晶粒被拉出,使得第一研磨工艺之后的铝层206表面平坦度高。
采用物理气相沉积或化学气相沉积工艺形成所述强化层207,例如,采用物理溅射法形成所述强化层207。形成所述强化层207的反应温度为20摄氏度至50摄氏度,例如,25摄氏度、30摄氏度、35摄氏度或40摄氏度。
若强化层207的厚度过薄,则后续第一研磨工艺研磨去除强化层207的时间非常短,导致在第一研磨工艺过程沟槽204上方的铝层206受到的剪切力仍然较大,沟槽204上方的铝层206中的铝晶粒容易被拉出;若强化层207的厚度过厚,则后续第一研磨工艺研磨去除强化层207所需的时间将非常的长,不利于提高半导体结构的生产效率,且第一研磨工艺时间过长还有可能对基底100造成不良影响。为此,本实施例中所述强化层207的厚度为30埃至200埃,例如50埃、100埃、130埃、150埃或175埃。
在一个具体实施例中,所述强化层207的材料为TiN,采用物理气相沉积工艺形成所述强化层207的工艺参数为:提供钛靶材以及N2,工作气体为Ar,其中,N2流量为10sccm至30sccm,Ar流量为20sccm至50sccm,腔室压强为20毫托至50毫托,直流功率为50瓦至500瓦,射频功率为1000瓦至300瓦,沉积时长为200秒至500秒。
参考图8,对所述强化层207进行退火处理,在强化层207与铝层206的界面处形成合金层(未图示)。
相较于纯铝材料而言,合金层的材料硬度更大,因此在形成合金层之后,因此在后续第一研磨工艺过程中,能够进一步防止沟槽204(参考图5)上方的铝层206中的铝晶粒被拉出,进一步提高研磨后铝层206的表面平坦度。
本实施例中,强化层207的材料为TiN,相应合金层的材料为钛铝合金。
若退火温度过高,可能会对半导体结构的其他区域造成不良影响;若退火温度过低,则比较难以形成合金层。为此,本实施例中退火温度为200摄氏度至400摄氏度,例如,退火温度为250摄氏度、300摄氏度、350摄氏度或380摄氏度。
在一个具体实施例中,所述退火处理的工艺参数为:退火温度为200摄氏度至400摄氏度,退火时长为3分钟至5分钟。
参考图9,采用第一压力,对所述强化层207(参考图8)以及高于介质层201表面的铝层206进行第一研磨,去除所述强化层207以及高于介质层201表面的部分厚度的铝层206。
所述第一研磨为化学机械研磨,采用硬研磨垫(Hardpad)进行所述第一研磨,所述第一研磨的研磨垫的硬度大于后续第二研磨的研磨垫的硬度。所述第一研磨为粗加工研磨,对铝层206具有较大的研磨速率,从而较快的研磨去除高于介质层201表面的部分厚度的铝层206,到达铝层206的初步表面平坦化。因此,本实施例第一研磨提供的第一压力较大,所述第一压力为1psi(Poundspersquareinch)至10psi,例如为1.5psi、2.5psi、3psi、4psi、4.5psi、6.5psi或8psi。
由于本实施例在铝层206表面形成有强化层207,且所述强化层207具有较大的材料硬度,因此在研磨速率较大的第一研磨过程中,第一研磨过程中的摩擦力和剪切力主要作用于强化层207上,所述强化层207能够起到减小铝层206表面受到的剪切力的作用,从而防止由于铝层206表面受到的剪切力作用较大而导致铝层206内的较大的铝晶粒被拉出。在强化层207去除后,第一研磨工艺还会去除部分厚度的铝层206。然而在第一研磨过程中强化层207被研磨去除之后,剩余的铝层206界面效应已经被研磨的均匀度较好,剩余的铝层206顶部表面高度几乎一致,因此在接下来的第一研磨过程中剩余的铝层206受到的摩擦力和剪切力较均匀,避免由于沟槽上方的铝层206受到的剪切力过大而造成铝晶粒被拉出。因此,本实施例在第一研磨完成之后,本实施例在第一研磨之后,剩余的铝层206表面平坦度高,且剩余的铝层206顶部表面高度一致性好。
在一个具体实施例中,在第一研磨之后,介质层201表面的铝层206的厚度为10纳米至100纳米。
参考图10,采用小于所述第一压力的第二压力,对高于介质层201表面的剩余的铝层206进行第二研磨,去除高于介质层201表面的剩余的铝层206。
所述第二研磨工艺为化学机械研磨,采用软研磨垫(softpad)进行所述第二研磨,所述第二研磨的研磨垫的硬度小于第一研磨的研磨垫的硬度。所述第二研磨工艺具有较小的研磨速率,且由于第二研磨需要去除的铝层206的厚度较薄,因此不会对生产效率造成不良影响。
由于本实施例在介质层201表面形成有功能层205,为此第二研磨还需要研磨去除功能层205,直至功能层205表面、介质层201表面以及铝层206表面齐平。
所述第二研磨的研磨液中的研磨颗粒直径小于第一研磨的研磨液中的研磨颗粒直径,且第二压力小于第一压力,因此在第二研磨过程中对铝层206表面的磨损很小,从而使得在第二研磨之后铝层206表面平坦度好。
并且,由于第二研磨工艺提供的第二压力很小,因此沟槽204(参考图5)上方的铝层206受到的摩擦力有限,使得沟槽204上方的铝层206中的铝晶粒不会被拉出,从而进一步提高第二研磨之后铝层206表面平坦度,防止由于铝晶粒被拉出而造成铝层206表面凹凸不平。
本实施例中,所述第二压力为0.5psi至2psi,例如为0.7psi、1psi、1.5psi或1.7psi。
参考图11,采用小于所述第一压力的第三压力,对所述介质层201以及位于沟槽204(参考图5)内的铝层206进行第三研磨。
所述第三研磨工艺为化学机械研磨,采用软研磨垫进行所述第三研磨。所述第三研磨能够进一步修复介质层201以及铝层206的表面形貌(topography)。
第三研磨提供的第三压力较小,且第三研磨的研磨液中的研磨颗粒直径小于第一研磨的研磨液中的研磨颗粒直径,因此第三研磨的研磨速率较小,避免铝层206表面的铝晶粒被拉出,防止由于铝晶粒被拉出造成铝层206表面粗糙。
本实施例中,所述第三压力为05psi至2psi,例如为0.7psi、1psi、1.5psi或1.7psi。
由于本实施例在对铝层206进行第一研磨之前,在铝层206表面形成有强化层207(参考图8),且强化层207材料的硬度大于铝层206材料硬度,在第一研磨的初始阶段摩擦力和剪切力主要作用与强化层207,因此铝层206表面受到的摩擦力和剪切力较小,在研磨去除强化层207的过程中,防止尺寸较大的铝晶粒被拉出。并且,当第一研磨去除强化层207之后,剩余的铝层206表面的均匀度得到改善,铝层206顶部表面高度趋于一致,因此在去除强化层207之后,第一研磨还会研磨去除部分厚度的铝层206,由于铝层206表面界面性好均匀度高,因此铝层206表面受到的剪切力较为均匀,避免沟槽上方的铝层206受到的剪切力过大。因此本实施例中在第一研磨过程中铝层206受到的剪切力较小,从而防止在第一研磨过程中晶粒尺寸较大的铝晶粒从铝层206中被拉出;并且第二研磨的第二压力较小,从而避免在第二研磨过程中晶粒尺寸较大的铝晶粒从铝层206中被拉出。为此,与现有技术相比,本实施例在研磨之后,剩余的铝层206表面粗糙度得到有效改善,剩余的铝层206表面平坦度高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底以及位于基底上的介质层,所述介质层内形成有沟槽;
形成填充满所述沟槽且覆盖于介质层表面的铝层,所述铝层顶部高于介质层表面,且位于沟槽上方以及介质层表面的铝层的晶粒尺寸大于沟槽内的铝层的晶粒尺寸;
在所述沟槽上方的铝层表面形成强化层,且所述强化层的材料硬度大于沟槽上方的铝层的材料硬度;
采用第一压力,对所述强化层以及高于介质层表面的铝层进行第一研磨,去除所述强化层以及高于介质层表面的部分厚度的铝层。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,在所述第一研磨之后,采用小于所述第一压力的第二压力,对高于介质层表面的剩余的铝层进行第二研磨,去除高于介质层表面的剩余的铝层。
3.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述强化层的材料为Ti、Ta、TiN、TiAl或TaN;所述强化层的厚度为30埃至200埃。
4.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用物理气相沉积工艺或化学气相沉积工艺形成所述强化层;形成所述强化层的反应温度为20摄氏度至50摄氏度。
5.根据权利要求4所述的半导体结构的形成方法,其特征在于,所述强化层的材料为TiN,采用物理气相沉积工艺形成所述强化层的工艺参数为:提供钛靶材以及N2,工作气体为Ar,其中,N2流量为10sccm至30sccm,Ar流量为20sccm至50sccm,腔室压强为20毫托至50毫托,直流功率为50瓦至500瓦,射频功率为1000瓦至300瓦,沉积时长为200秒至500秒。
6.根据权利要求1所述的半导体结构的形成方法,其特征在于,在形成所述强化层之后,还包括步骤:对所述强化层进行退火处理,在所述强化层以及铝层界面处形成合金层。
7.根据权利要求6所述的半导体结构的形成方法,其特征在于,所述退火处理的工艺参数为:退火温度小于400摄氏度,退火时长为3分钟至5分钟。
8.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述第一研磨工艺为化学机械研磨;所述第二研磨工艺为化学机械研磨。
9.根据权利要求8所述的半导体结构的形成方法,其特征在于,所述第一研磨的研磨垫的硬度大于所述第二研磨的研磨垫的硬度。
10.根据权利要求8所述的半导体结构的形成方法,其特征在于,所述第一压力为1psi至10psi;所述第二压力为0.5psi至2psi。
11.根据权利要求2所述的半导体结构的形成方法,其特征在于,在进行所述第二研磨之后,还包括步骤:采用小于所述第一压力的第三压力,对所述介质层以及位于沟槽内的铝层进行第三研磨。
12.根据权利要求11所述的半导体结构的形成方法,其特征在于,所述第三研磨工艺为化学机械研磨;所述第三研磨的研磨垫的硬度小于所述第一研磨的研磨垫的硬度。
13.根据权利要求12所述的半导体结构的形成方法,其特征在于,所述第三压力为0.5psi至2psi。
14.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述介质层的材料为氧化硅、低k介质材料或超低k介质材料。
15.根据权利要求1所述的半导体结构的形成方法,其特征在于,位于所述沟槽内的铝层为半导体结构的栅极;在形成所述铝层之前,在所述沟槽底部形成栅介质层。
16.根据权利要求15所述的半导体结构的形成方法,其特征在于,在形成所述铝层之前,还包括步骤:在所述沟槽底部表面和侧壁表面、以及介质层表面形成功能层。
17.根据权利要求16所述的半导体结构的形成方法,其特征在于,所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、Al或WN。
18.根据权利要求1所述的半导体结构的形成方法,其特征在于,位于所述沟槽内的铝层为半导体结构的互连层;所述基底内形成有底层金属层,且所述底层金属层与沟槽内的铝层电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510005567.2A CN105826179B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510005567.2A CN105826179B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105826179A true CN105826179A (zh) | 2016-08-03 |
CN105826179B CN105826179B (zh) | 2018-11-16 |
Family
ID=56513876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510005567.2A Active CN105826179B (zh) | 2015-01-06 | 2015-01-06 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105826179B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112435960A (zh) * | 2020-11-27 | 2021-03-02 | 华虹半导体(无锡)有限公司 | 改善铝互连结构层间对准标记质量的方法 |
CN113506768A (zh) * | 2021-06-22 | 2021-10-15 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101611476A (zh) * | 2007-02-27 | 2009-12-23 | 日立化成工业株式会社 | 金属用研磨液以及研磨方法 |
CN102244033A (zh) * | 2011-06-23 | 2011-11-16 | 上海集成电路研发中心有限公司 | 铜互联线大马士革技术中减少铜凹陷的方法 |
CN104022029A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨方法和半导体结构的形成方法 |
-
2015
- 2015-01-06 CN CN201510005567.2A patent/CN105826179B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101611476A (zh) * | 2007-02-27 | 2009-12-23 | 日立化成工业株式会社 | 金属用研磨液以及研磨方法 |
CN102244033A (zh) * | 2011-06-23 | 2011-11-16 | 上海集成电路研发中心有限公司 | 铜互联线大马士革技术中减少铜凹陷的方法 |
CN104022029A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨方法和半导体结构的形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112435960A (zh) * | 2020-11-27 | 2021-03-02 | 华虹半导体(无锡)有限公司 | 改善铝互连结构层间对准标记质量的方法 |
CN112435960B (zh) * | 2020-11-27 | 2022-09-30 | 华虹半导体(无锡)有限公司 | 改善铝互连结构层间对准标记质量的方法 |
CN113506768A (zh) * | 2021-06-22 | 2021-10-15 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105826179B (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946397B2 (en) | Chemical mechanical polishing process with reduced defects in a copper process | |
US5494854A (en) | Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films | |
JP4253141B2 (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
US8524587B2 (en) | Non-uniformity reduction in semiconductor planarization | |
US9337094B1 (en) | Method of forming contact useful in replacement metal gate processing and related semiconductor structure | |
US9466501B2 (en) | Method and apparatus for improving CMP planarity | |
US20150076624A1 (en) | Integrated circuits having smooth metal gates and methods for fabricating same | |
JP2013042066A (ja) | 半導体装置の製造方法 | |
KR102463863B1 (ko) | 연마용 조성물 및 이를 이용한 반도체 장치의 제조 방법 | |
CN101005025A (zh) | 降低厚度变化的化学机械抛光方法及半导体器件制备方法 | |
JP2001015460A (ja) | 半導体装置の製造方法 | |
US20150200111A1 (en) | Planarization scheme for finfet gate height uniformity control | |
CN107799461B (zh) | 一种半导体器件的制造方法 | |
CN105161418B (zh) | 一种半导体器件及其制作方法和电子装置 | |
JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
Huey et al. | CMP process control for advanced CMOS device integration | |
JP4719204B2 (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
CN105826179A (zh) | 半导体结构的形成方法 | |
WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
WO2000002235A1 (en) | Method of planarizing integrated circuits | |
Moon | Chemical and physical mechanisms of dielectric chemical mechanical polishing (CMP) | |
CN108878363B (zh) | 半导体结构及其形成方法 | |
US6551922B1 (en) | Method for making a semiconductor device by variable chemical mechanical polish downforce | |
TWI512797B (zh) | 應用於半導體元件製程中之平坦化方法 | |
CN111599677B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |