CN105825891A - 存储器装置与其操作方法 - Google Patents

存储器装置与其操作方法 Download PDF

Info

Publication number
CN105825891A
CN105825891A CN201510361901.8A CN201510361901A CN105825891A CN 105825891 A CN105825891 A CN 105825891A CN 201510361901 A CN201510361901 A CN 201510361901A CN 105825891 A CN105825891 A CN 105825891A
Authority
CN
China
Prior art keywords
pulse
current
memory device
memory
operating state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510361901.8A
Other languages
English (en)
Other versions
CN105825891B (zh
Inventor
简维志
何永涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105825891A publication Critical patent/CN105825891A/zh
Application granted granted Critical
Publication of CN105825891B publication Critical patent/CN105825891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器装置与其操作方法，该操作方法包括：决定该存储器装置的一操作状态；当决定该存储器装置操作于一第一操作状态时，施加一重设脉冲至该存储器装置；当决定该存储器装置操作于一第二操作状态时，施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器装置，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流；当决定该存储器装置操作于一第三操作状态时，施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器装置，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及当决定该存储器装置操作于一第四操作状态时，施加一设定脉冲至该存储器装置。

Description

存储器装置与其操作方法
技术领域
本发明是有关于一种存储器装置与其操作方法。
背景技术
储存级存储器(StorageClassMemory,SCM)可用于减少系统延迟(systemlatency)，故已愈来愈受到注意。然而，以目前来看的话，由于长写入延迟与高写入耗能，使得不易将多位阶控制相变存储器应用至储存级存储器。
故而，需要能有一种存储器装置与其操作方法，能改善存储器装置性能，比如，能达到短写入延迟与低写入耗能。
发明内容
本发明是有关于一种存储器装置与其操作方法，其利用至少一个递增式脉冲设定检验电流及/或至少一个相同脉冲设定检验电流来编程存储器阵列，以减少写入延迟与写入耗能。
根据本发明一实施例，提出一种存储器装置的操作方法，包括：决定该存储器装置的一操作状态；当决定该存储器装置操作于一第一操作状态时，施加一重设脉冲至该存储器装置；当决定该存储器装置操作于一第二操作状态时，施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器装置，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流；当决定该存储器装置操作于一第三操作状态时，施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器装置，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及当决定该存储器装置操作于一第四操作状态时，施加一设定脉冲至该存储器装置。
根据本发明另一实施例，提出一种存储器装置，包括：一存储器阵列；一控制电路，根据一输入数据来决定该存储器阵列的一操作状态；以及一脉冲产生电路，耦接至该存储器阵列与该控制电路，受控于该控制电路。当该控制电路决定该存储器阵列操作于一第一操作状态时，该脉冲产生电路施加一重设脉冲至该存储器阵列。当该控制电路决定该存储器阵列操作于一第二操作状态时，该脉冲产生电路施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器阵列，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流。当该控制电路决定该存储器阵列操作于一第三操作状态时，该脉冲产生电路施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器阵列，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流。当该控制电路决定该存储器阵列操作于一第四操作状态时，该脉冲产生电路施加一设定脉冲至该存储器阵列。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示根据本发明一实施例的存储器装置的功能方块图。
图2显示根据本发明一实施例的存储器装置的操作方法。
图3A显示根据本发明一实施例的所施加的脉冲电流的波形图。
图3B显示于应用本发明实施例的操作方法后，晶体管阵列的电阻值与正规化存储器单元数量的关系。
图3C显示应用本发明实施例的脉冲数量与正规化存储器单元数量的关系。
图4显示根据本发明一实施例的所施加的脉冲电流的另一种可能波形图。
图5显示阻抗值-电流值的关系值，以解释「熔化电流」。
【符号说明】
100：存储器装置110：存储器阵列
120：脉冲产生电路130：控制电路
201～280：步骤
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本揭露的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
现请参考图1，其显示根据本发明一实施例的存储器装置的功能方块图。如图1所示，存储器装置100包括：存储器阵列110、脉冲产生电路120与控制电路130。在此，存储器装置100以双端点(2-terminal)存储器装置为例做说明，但当知本发明并不受限于此。进一步地，双端点存储器装置比如包括阻抗型(resistivetype)存储器装置，而阻抗型存储器单元比如包括相变型存储器(PCM,phasechangememory)装置，磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory，MRAM)装置或可变电阻式存储器(Resistiverandom-accessmemory，RRAM或ReRAM)装置等。
存储器阵列110包括排列成阵列的多个存储器单元。该些存储器单元可比如为多位阶控制(MLC)相变型存储器单元，其利用不同的电阻位阶来储存数据。比如，当被编程至高阻抗时，其可储存位1；相反地，当被编程至低阻抗时，其可储存位0。此外，单一存储器单元可以储存至少2位。
控制电路130根据输入数据IN来决定存储器阵列110要被编程至何种状态，据以产生状态信号SS(statesignal)给脉冲产生电路120。
脉冲产生电路120耦接至存储器阵列110与控制电路130。根据由控制电路130所传来的状态信号SS，脉冲产生电路120产生脉冲给存储器阵列110，以将存储器阵列110编程至不同状态。在此，以存储器阵列110可操作于4种状态00、01、10与11为例做说明，所谓的「状态00」是指将存储器单元编程，以储存位00。其余的状态可依此类推。
现将说明本发明实施例如何将存储器阵列编程。
如图2所示，其显示根据本发明一实施例的存储器装置的操作方法。如图2所示，在步骤210中，决定存储器阵列110的状态。比如，由控制电路130根据输入数据IN来要将决定存储器阵列110编程至何种状态(比如，状态00，状态01，状态10与状态11之一)。如果要将存储器阵列110编程至状态11的话，则如步骤220所示，施加重设脉冲RESET_P至存储器阵列110。如果要将存储器阵列110编程至状态10的话，则如步骤240-248所示，施加重设脉冲RESET_P与递增式脉冲设定检验电流(incrementalpulsesetverificationcurrent)S_IN1+S_IN2…至存储器阵列110。如果要将存储器阵列110编程至状态01的话，则如步骤260-268所示，施加重设脉冲RESET_P与相同脉冲设定检验电流(identicalpulsesetverificationcurrent)S_ID1+S_ID2…至存储器阵列110。如果要将存储器阵列110编程至状态00的话，则如步骤280所示，施加设定脉冲SET_P至存储器阵列110。
现将详细说明如何将存储器阵列110编程至状态10。如步骤240所示，施加重设脉冲RESET_P至存储器阵列110。如步骤242所示，将参数i设定为初始值(i＝1)，其中参数i可视为是所要施加的递增式脉冲设定检验电流的数量。在步骤244中，施加递增式脉冲设定检验电流S_IN1+S_IN2…+S_INi至存储器阵列110。在步骤246中，检查存储器阵列110是否已通过检验(也就是，检查存储器阵列110是否已被编程至状态10)。如果是的话，则操作结束。如果不是的话，则在步骤248中，将i值加1(i＝i+1)，且流程回至步骤244。也就是说，如果仍未将存储器阵列110编程至状态10的话，则所要施加的递增式脉冲设定检验电流的数量要增加(比如，加1)。
现将详细说明如何将存储器阵列110编程至状态01。相似地，如步骤260所示，施加重设脉冲RESET_P至存储器阵列110。如步骤262所示，将参数j设定为初始值(j＝1)，其中参数j可视为是所要施加的相同脉冲设定检验电流的数量。在步骤264中，施加相同脉冲设定检验电流S_ID1+S_ID2…+S_IDj至存储器阵列110。在步骤266中，检查存储器阵列110是否已通过检验(也就是，检查存储器阵列110是否已被编程至状态01)。如果是的话，则操作结束。如果不是的话，则在步骤268中，将j值加1(j＝j+1)，且流程回至步骤264。也就是说，如果仍未将存储器阵列110编程至状态01的话，则所要施加的相同脉冲设定检验电流的脉冲数量要增加(比如，加1)。
现请参考图3A，其显示根据本发明一实施例的所施加的脉冲电流的波形图。如图3A所示，在本发明实施例中，设定脉冲SET_P比如是呈阶梯变化，其脉冲宽度比如为800ns，其初始电流比如为200μA，也可称为单一阶梯式设定脉冲。也就是说，在脉冲宽度之内，设定脉冲SET_P从初始电流200μA逐渐降低至某一值(比如，0A)。
重设脉冲RESET_P比如是，其脉冲宽度为40ns，其电流值为400μA。亦即，在短时间内施加高电流(重设脉冲RESET_P)，以让存储器单元呈现非结晶形(amorphous)，来让存储器单元被编程为状态11。
递增式脉冲设定检验电流S_IN1、S_IN2、…、S_INi如图3A所示。在此，递增式脉冲设定检验电流S_IN1、S_IN2、…、S_INi的脉冲宽度比如固定为160ns，且各递增式脉冲设定检验电流呈现阶梯式变化，故而，图3A的递增式脉冲设定检验电流S_IN1、S_IN2、…、S_INi也可称为递增式阶梯脉冲设定检验电流。在这些递增式脉冲设定检验电流S_IN1、S_IN2、…、S_INi中，递增式脉冲设定检验电流S_IN1具有最低初始电流值(比如是25μA)，递增式脉冲设定检验电流S_IN2具有第二低初始电流值(比如是25μA+2μA＝27μA)；依此类推。也就是说，所谓的「递增式」是指，愈后面所施加的脉冲设定检验电流的初始电流值愈大。由图式可看出，在后的递增式脉冲设定检验电流S_INi的初始电流高于在前的递增式脉冲设定检验电流S_IN(i-1)。在此假设递增式脉冲设定检验电流的最大可允许初始电流值不可超过熔化电流(meltingcurrent)，熔化电流比如为45μA。
同样地，以递增式脉冲设定检验电流S_INi来看，在其脉冲宽度之内，其电流值由初始电流值逐渐降低至一值(比如0)。
相同脉冲设定检验电流S_ID1、S_ID2…、S_IDj如图3A所示。在此，相同脉冲设定检验电流S_ID1、S_ID2、…、S_IDj的脉冲宽度比如固定为160ns，且各相同脉冲设定检验电流呈现阶梯式变化，故而，图3A的相同脉冲设定检验电流S_ID1、S_ID2、…、S_IDj也可称为相同阶梯脉冲设定检验电流。这些相同脉冲设定检验电流S_ID1、S_ID2、…、S_IDj具有相同初始电流值(比如是45μA)。在此假设相同脉冲设定检验电流的最大可允许初始电流值不可以超过熔化电流。同样地，以相同脉冲设定检验电流S_IDj来看，在其脉冲宽度之内，其电流值由初始电流值逐渐降低至0。其实，各相同脉冲设定检验电流S_ID1、S_ID2、…、S_IDj乃是相同的。
请同时参考图2与图3A。要将存储器阵列110编程至状态10时，先施加重设脉冲RESET_P至存储器阵列110。接着，在第1个循环中，施加递增式脉冲设定检验电流S_IN1至存储器阵列110，并决定是否存储器阵列110已通过检验。如果尚未的话，代表存储器阵列110的电阻值仍过高，需要施加更多的递增式脉冲设定检验电流给存储器阵列110。故而，在第2个循环中，施加递增式脉冲设定检验电流S_IN1与S_IN2(也就是要多施加一个递增式脉冲设定检验电流)至存储器阵列110，并决定是否存储器阵列110已通过检验。依此类推，直到存储器阵列110通过检验为止。
相似地，要将存储器阵列编程至状态01时，先施加重设脉冲RESET_P至存储器阵列110。接着，在第1个循环中，施加相同脉冲设定检验电流S_ID1至存储器阵列110，并决定是否存储器阵列110已通过检验。如果尚未的话，代表存储器阵列110的电阻值仍过高，需要施加更多的相同脉冲设定检验电流给存储器阵列110。故而，在第2个循环中，施加相同脉冲设定检验电流S_ID1与S_ID2(也就是要多施加一个相同脉冲设定检验电流)至存储器阵列110，并决定是否存储器阵列110已通过检验。依此类推，直到存储器阵列110通过检验为止。
图3B显示应用本发明实施例的操作方法后，晶体管阵列的电阻值与正规化存储器单元数量的关系。正规化存储器单元数量指的是，落在此电阻值的存储器单元的正规化百分比。由图3B可看出，经应用本发明实施例后，可被判定为状态11的存储器单元的百分比约为98.3％；可被判定为状态10的存储器单元的百分比约为97.4％可被判定为状态01的存储器单元的百分比约为98.9％；以及可被判定为状态00的存储器单元的百分比约为99.9％。由图3B可看出，在本发明实施例中，可以有效地将绝大部份存储器单元编程至所需要的状态，故而，存储器装置的性能可获得改善。
图3C则显示应用本发明实施例的脉冲数量(i或j值)与正规化存储器单元数量的关系。如图3C所示，以状态01来看，绝大部份的存储器单元可在脉冲数量为3(j＝3)即被编程至状态01；相似地，以状态10来看，绝大部份的存储器单元可在脉冲数量为4(i＝4)即被编程至状态10。故而，由图3C可看出，本发明实施例的确可以大幅减少所需要脉冲数量，故而，能降低功率消耗并减少写入延迟。
现请参考图4，其显示根据本发明一实施例的所施加的脉冲电流的另一种可能波形图。图4的设定脉冲SET_P与重设脉冲RESET_P的波形基本上可以相同或相似于图3A，故其细节在此省略。
在图4中，递增式脉冲设定检验电流S_IN1’、S_IN2’…、S_INi’的脉冲宽度比如固定为40ns，且其为方波，故而，图4的递增式脉冲设定检验电流也可称为递增式方波脉冲设定检验电流。在这些递增式脉冲设定检验电流S_IN1’、S_IN2’…、S_INi’中，递增式脉冲设定检验电流S_IN1’具有最低初始电流值(比如是25μA)，递增式脉冲设定检验电流S_IN2’具有第二低初始电流值(比如是25μA+2μA＝27μA)；依此类推。递增式脉冲设定检验电流的最大可允许初始电流值不可超过熔化电流。由图式可看出，在后的递增式脉冲设定检验电流S_INi’的初始电流高于在前的递增式脉冲设定检验电流S_IN(i-1)’。
相同脉冲设定检验电流S_ID1’、S_ID2’、…、S_IDj’如图4所示。在此，相同脉冲设定检验电流S_ID1’、S_ID2’、…、S_IDj’的脉冲宽度比如固定为40ns，且其为方波，故而，图4的相同脉冲设定检验电流S_ID1’、S_ID2’、…、S_IDj’也可称为相同方波脉冲设定检验电流。这些相同脉冲设定检验电流S_ID1’、S_ID2’、…、S_IDj’具有相同初始电流值(比如是45μA)。在此假设相同脉冲设定检验电流的最大可允许初始电流值为45μA，请注意，相同脉冲设定检验电流的最大可允许初始电流值不可以超过熔化电流。其实，各相同脉冲设定检验电流S_ID1’、S_ID2’、…、S_IDj’乃是相同的。
此外，在上例中，设定检验电流S_ID/S_ID’/S_IN/S_IN’虽以阶梯波形或方波为例做说明，但本发明并不受限于此。比如，在本发明其他可能实施例中，设定检验电流S_ID/S_ID’/S_IN/S_IN’的波形也可为三角波、梯形等皆可。其原则乃是：以递增式脉冲设定检验电流S_IN/S_IN’而言，愈后面的递增式脉冲设定检验电流/S_IN’的初始电流愈高。以相同脉冲设定检验电流S_ID/S_ID’而言，所有的相同脉冲设定检验电流S_ID/S_ID’皆相同。
图5显示阻抗值-电流值的关系值，以解释「熔化电流」。图5的左边子图代表，当施加脉冲宽度为40ns的脉冲时，阻抗值对电流值(由10μA变化至100μA)的情形。在图5的中间子图代表，当施加脉冲宽度为160ns的脉冲时，阻抗值对电流值(由10μA变化至100μA)的情形。图5的右边子图代表，当施加脉冲宽度为480ns的脉冲时，阻抗值对电流值(由10μA变化至100μA)的情形。由图5的中间子图与右边子图可看出，当操作电流超过某一临界值(约50μA)时，阻抗值会由低阻值急剧变化成高阻值，将此临界值称为熔化电流Imelt。也就是说，如果所施加的操作电流超过熔化电流Imelt的话，则阻抗值会由低阻抗值急剧变成高阻抗值。
故而，在本发明实施例中，为避免阻抗值的急剧变化，在要将存储器阵列编程至状态01与状态10时，所施加的电流不可以超过熔化电流Imelt。
如上所述，在本发明上述实施例中，存储器装置具有短写入延迟(shortwritelatency)，低写入耗能(lowwritepowerconsumption)、高性能(highperformance)、高可靠度(highreliability)、快速与正确编程等优点。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (15)

1.一种存储器装置的操作方法，包括：
决定该存储器装置的一操作状态；
当决定该存储器装置操作于一第一操作状态时，施加一重设脉冲至该存储器装置；
当决定该存储器装置操作于一第二操作状态时，施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器装置，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流；
当决定该存储器装置操作于一第三操作状态时，施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器装置，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
当决定该存储器装置操作于一第四操作状态时，施加一设定脉冲至该存储器装置。
2.根据权利要求1所述的存储器装置的操作方法，其中，
根据一输入数据来决定该存储器装置的该操作状态。
3.根据权利要求1所述的存储器装置的操作方法，其中，
该重设脉冲包括一单一阶梯式重设脉冲，以让该存储器装置的多个存储器单元被编程为非结晶形；以及
该设定脉冲包括一单一阶梯式设定脉冲。
4.根据权利要求1所述的存储器装置的操作方法，其中，
处于该第一操作状态下的多个存储器单元具有一最高阻抗值；
于该第二操作状态下的该些存储器单元具有一第二高阻抗值；
于该第三操作状态下的该些存储器单元具有一第三高阻抗值；以及
于该第四操作状态下的该些存储器单元具有一最低阻抗值。
5.根据权利要求1所述的存储器装置的操作方法，其中，
当决定该存储器装置操作于该第二操作状态时，于施加该重设脉冲与该第一递增式脉冲设定检验电流至该存储器装置之后，检查该存储器装置是否已被编程至该第二操作状态；
如果否，则施加一第二递增式脉冲设定检验电流至该存储器装置之后，并检查该存储器装置是否已被编程至该第二操作状态；
该第二递增式脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
该第二递增式脉冲设定检验电流的该最大可允许电流高于该第一递增式脉冲设定检验电流的该最大可允许电流。
6.根据权利要求5所述的存储器装置的操作方法，其中，
该第一与该第二递增式脉冲设定检验电流由下列群组选出：阶梯式脉冲，方波脉冲，三角波脉冲，梯形脉冲。
7.根据权利要求1所述的存储器装置的操作方法，其中，
当决定该存储器装置操作于该第三操作状态时，于施加该重设脉冲与该第一相同脉冲设定检验电流至该存储器装置之后，检查该存储器装置是否已被编程至该第三操作状态；
如果否，则施加一第二相同脉冲设定检验电流至该存储器装置之后，并检查该存储器装置是否已被编程至该第三操作状态；
该第二相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
该第二相同脉冲设定检验电流相同于该第一递增式脉冲设定检验电流。
8.根据权利要求7所述的存储器装置的操作方法，其中，
该第一与该第二相同脉冲设定检验电流由下列群组选出：阶梯式脉冲，方波脉冲，三角波脉冲，梯形脉冲。
9.一种存储器装置，包括：
一存储器阵列；
一控制电路，根据一输入数据来决定该存储器阵列的一操作状态；以及
一脉冲产生电路，耦接至该存储器阵列与该控制电路，受控于该控制电路，
其中，
当该控制电路决定该存储器阵列操作于一第一操作状态时，该脉冲产生电路施加一重设脉冲至该存储器阵列；
当该控制电路决定该存储器阵列操作于一第二操作状态时，该脉冲产生电路施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器阵列，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流；
当该控制电路决定该存储器阵列操作于一第三操作状态时，该脉冲产生电路施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器阵列，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
当该控制电路决定该存储器阵列操作于一第四操作状态时，该脉冲产生电路施加一设定脉冲至该存储器阵列。
10.根据权利要求9所述的存储器装置，其中，
该重设脉冲包括一单一阶梯式重设脉冲，以让该存储器阵列的多个存储器单元被编程为非结晶形；以及
该设定脉冲包括一单一阶梯式设定脉冲。
11.根据权利要求9所述的存储器装置，其中，
处于该第一操作状态下的多个存储器单元具有一最高阻抗值；
于该第二操作状态下的该些存储器单元具有一第二高阻抗值；
于该第三操作状态下的该些存储器单元具有一第三高阻抗值；以及
于该第四操作状态下的该些存储器单元具有一最低阻抗值。
12.根据权利要求9所述的存储器装置，其中，
当该控制电路决定该存储器阵列操作于该第二操作状态时，于该脉冲产生电路施加该重设脉冲与该第一递增式脉冲设定检验电流至该存储器阵列之后，该控制电路检查该存储器阵列是否已被编程至该第二操作状态；
如果否，则于该脉冲产生电路施加一第二递增式脉冲设定检验电流至该存储器阵列之后，该控制电路检查该存储器阵列是否已被编程至该第二操作状态；
该第二递增式脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
该第二递增式脉冲设定检验电流的该最大可允许电流高于该第一递增式脉冲设定检验电流的该最大可允许电流。
13.根据权利要求12所述的存储器装置，其中，
该第一与该第二递增式脉冲设定检验电流由下列群组选出：阶梯式脉冲，方波脉冲，三角波脉冲，梯形脉冲。
14.根据权利要求9所述的存储器装置，其中，
当该控制电路决定该存储器阵列操作于该第三操作状态时，于该脉冲产生电路施加该重设脉冲与该第一相同脉冲设定检验电流至该存储器阵列之后，该控制电路检查该存储器阵列是否已被编程至该第三操作状态；
如果否，则于该脉冲产生电路施加一第二相同脉冲设定检验电流至该存储器阵列之后，该控制电路检查该存储器阵列是否已被编程至该第三操作状态；
该第二相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及
该第二相同脉冲设定检验电流相同于该第一递增式脉冲设定检验电流。
15.根据权利要求14所述的存储器装置，其中，
该第一与该第二相同脉冲设定检验电流由下列群组选出：阶梯式脉冲，方波脉冲，三角波脉冲，梯形脉冲。
CN201510361901.8A 2015-01-25 2015-06-26 存储器装置与其操作方法 Active CN105825891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562107489P 2015-01-25 2015-01-25
US62/107,489 2015-01-25

Publications (2)

Publication Number Publication Date
CN105825891A true CN105825891A (zh) 2016-08-03
CN105825891B CN105825891B (zh) 2020-01-07

Family

ID=55754724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510361901.8A Active CN105825891B (zh) 2015-01-25 2015-06-26 存储器装置与其操作方法

Country Status (3)

Country Link
US (1) US9324428B1 (zh)
CN (1) CN105825891B (zh)
TW (1) TWI559324B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017528862A (ja) * 2014-07-24 2017-09-28 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 相変化メモリのためのデータ記憶方法および制御装置
KR20170031746A (ko) 2014-07-24 2017-03-21 후아웨이 테크놀러지 컴퍼니 리미티드 데이터 저장 방법 및 상변화 메모리
CN105448332A (zh) * 2014-09-16 2016-03-30 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN109215709B (zh) * 2017-07-03 2020-12-22 华邦电子股份有限公司 电阻式存储器装置及其电阻式存储单元的设定方法
US12029143B2 (en) * 2020-01-31 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and programming method thereof
US11978511B2 (en) * 2021-07-23 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory cell and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822235A (zh) * 2005-02-18 2006-08-23 台湾积体电路制造股份有限公司 测定方法及测定系统
CN101577142A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 多级切换的电阻式随机存取存储器及其操作方法
US20100027326A1 (en) * 2008-07-30 2010-02-04 Ho Jung Kim Memory device, memory system having the same, and programming method of a memory cell
CN102290106A (zh) * 2011-07-06 2011-12-21 华中科技大学 一种相变存储单元阵列的测试装置
CN103928042A (zh) * 2013-01-16 2014-07-16 旺宏电子股份有限公司 一种操作多位存储单元的方法
CN104042334A (zh) * 2013-03-14 2014-09-17 柯惠有限合伙公司 用于电弧检测和曳力调节的系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
TW201003655A (en) * 2008-07-01 2010-01-16 Univ Nat Chunghsing Multi-stage programmable phase-change memory cell method and phase-change memory
KR101532584B1 (ko) * 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822235A (zh) * 2005-02-18 2006-08-23 台湾积体电路制造股份有限公司 测定方法及测定系统
CN101577142A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 多级切换的电阻式随机存取存储器及其操作方法
US20100027326A1 (en) * 2008-07-30 2010-02-04 Ho Jung Kim Memory device, memory system having the same, and programming method of a memory cell
CN102290106A (zh) * 2011-07-06 2011-12-21 华中科技大学 一种相变存储单元阵列的测试装置
CN103928042A (zh) * 2013-01-16 2014-07-16 旺宏电子股份有限公司 一种操作多位存储单元的方法
CN104042334A (zh) * 2013-03-14 2014-09-17 柯惠有限合伙公司 用于电弧检测和曳力调节的系统和方法

Also Published As

Publication number Publication date
US9324428B1 (en) 2016-04-26
TW201627999A (zh) 2016-08-01
TWI559324B (zh) 2016-11-21
CN105825891B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN105825891B (zh) 存储器装置与其操作方法
US10530347B2 (en) Receiver-side setup and hold time calibration for source synchronous systems
US8467226B2 (en) Programming an array of resistance random access memory cells using unipolar pulses
US7907437B2 (en) Resistance variable memory device and method of writing data
JP6154986B2 (ja) 不揮発性メモリ装置およびその動作方法
KR101310991B1 (ko) 상변화 메모리를 위한 판독 분포 관리
KR101430295B1 (ko) 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어
CN111263963B (zh) 用于读取和写入优化的解码器电路中的电阻和栅极控制
WO2016050170A1 (zh) 阻变随机存储器的存储阵列编程方法和装置
US9905300B2 (en) Memory device with variable trim parameters
JP2001067884A5 (zh)
KR20100058166A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10311921B1 (en) Multiple-mode current sources for sense operations
KR20110088906A (ko) 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN104919528A (zh) 写入到自旋矩磁随机存取存储器的方法
US11735259B2 (en) Read method, write method and memory circuit using the same
JP5968868B2 (ja) 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
CN105374385A (zh) 半导体存储器装置
US10650889B1 (en) Energy efficient phase change random access memory cell array write via controller-side aggregation management
US10818351B1 (en) Phase-change random access memory (PRAM) write disturb mitigation
JP6906660B1 (ja) 抵抗変化型メモリ保存装置およびその操作方法
US10579759B2 (en) Apparatus for modeling resistive memory devices
CN112750475A (zh) 用于存储电路的读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant