CN105812089B - 适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 - Google Patents
适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 Download PDFInfo
- Publication number
- CN105812089B CN105812089B CN201410848255.3A CN201410848255A CN105812089B CN 105812089 B CN105812089 B CN 105812089B CN 201410848255 A CN201410848255 A CN 201410848255A CN 105812089 B CN105812089 B CN 105812089B
- Authority
- CN
- China
- Prior art keywords
- data
- candidate site
- feedback shift
- bout
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000872 buffer Substances 0.000 claims abstract description 116
- 230000015654 memory Effects 0.000 claims abstract description 54
- 238000006073 displacement reaction Methods 0.000 claims description 22
- 238000003672 processing method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 238000013508 migration Methods 0.000 claims 4
- 230000005012 migration Effects 0.000 claims 4
- 230000006399 behavior Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 235000013399 edible fruits Nutrition 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明揭露了一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：一缓存器，用来暂存多个数据符号；一存储器，耦接该缓存器；一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，依据该目标地址将该目标数据写入该存储器，以及依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。
Description
技术领域
本发明是关于解交错(de-interleaving)的电路与方法，尤其是关于应用于第二代地面数字视频广播(digital video broadcasting-terrestrial,DVB-T2)系统的解交错程序的数据处理电路与方法。
背景技术
依据第二代地面数字视频广播系统的规范(请参考文件：ETSI EN 302755:"Digital Video Broadcasting(DVB)；Frame structure channel coding and modulationfor a second generation digital terrestrial television broadcasting system(DVB-T2)"，以下简称规范文件)所产生及传送的正交分频多工(orthogonal frequencydivision multiplexing，OFDM)的信号，在发射端经由交错处理，对应地，在接收端必须进行解交错处理。其中在接收端至少包含频率解交错程序(frequency de-interleaving)以及单元解交错程序(cell de-interleaving)。在频率解交错程序中，对正交分频多工的一符号(symbol)的所有数据单元(data cell)进行解交错，而在单元解交错程序中，则对正交分频多工的一向前误差校正(forward error correction，FEC)区块(block)的所有数据单元(data cell)进行解交错。任何用于第二代地面数字视频广播系统的接收电路或系统皆必须遵循该规范来完成解交错程序，因此有必要提出一种有效率的数据处理电路及方法来完成该程序，再者，若该数据处理电路及方法能同时处理频率解交错程序以及单元解交错程序，更可进一步提升电路及系统的效能。
发明内容
鉴于先前技术的不足，本发明的一目的在于提供一种数据处理电路与方法以及相对应的地址产生器，以处理第二代地面数字视频广播的系统接收端的解交错程序。
本发明揭露一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：一缓存器，用来暂存多个数据符号(data symbol)；一存储器，耦接该缓存器；一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，依据该目标地址将该目标数据写入该存储器，以及依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。
本发明另揭露了一种数据处理方法，用来执行第二代地面数字视频广播系统的解交错程序，包含：(a)提供一存储器；(b)以一缓存器暂存多个数据符号；(c)依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及(d)自该缓存器读出该些数据符号的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。
本发明的数据处理电路与方法以及相对应的地址产生器能够于一回合的运算中产生两个候选地址，并判断候选地址的适当性后输出其中之一。在一个较佳的实施例中，如果两个候选地址皆适当，则下一回合可以直接取用前一回合中未输出的候选地址，以增加指令周期；在另一个较佳的实施例中，每回合皆产生两个候选地址，且其中必有一个候选地址为适当，以避免若在一回合中只产生一个地址，且该地址不适当，必须耗费时间重新计算地址。
有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
图1为本发明的数据处理电路的一实施例的示意图；
图2a及图2b为不同快速傅立叶变换模式的奇符号与偶符号写入及读出存储器的示意图；
图3为本发明的地址产生器的一实施例的电路图；
图4为本发明的一地址产生方法的算法的流程图；
图5a及图5b为本发明的另一地址产生方法的算法的流程图；
图6为本发明的地址产生器的另一实施例的电路图；
图7为本发明的地址产生器的另一实施例的电路图；
图8a及图8b为本发明的另一地址产生方法的算法的流程图；以及
图9为本发明的数据处理方法的一实施例的流程图。
符号说明
100 数据处理电路
110 缓存器
120 存储器
130 存储器控制单元
140 地址产生器
300、600、700 地址产生器
310、610、710 线性回授移位缓存器
712 多工器
320、720 逻辑电路
322、324、722、724 逻辑单元
330、340、730、740 交换电路
350、750 控制单元
S405～S470、S502～S580、S802～S880、S910～S940 步骤
具体实施方式
以下说明内容的技术用语系参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释系以本说明书的说明或定义为准。
本发明的揭露内容包含数据处理电路与方法，用来处理第二代地面数字视频广播系统的解交错程序，在实施为可能的前提下，本技术领域具有通常知识者能够依本说明书的揭露内容来选择等效的元件或步骤来实现本发明，亦即本发明的实施并不限于后叙的实施例。
请参阅图1，其系本发明的数据处理电路的一实施例的示意图。数据处理电路100包含缓存器110、存储器120、存储器控制单元130以及地址产生器140。数据处理电路100对数据符号进行解交错运算，最后产生解交错后的输出数据。缓存器110，例如先进先出(First-In-First-Out，FIFO)缓存器，用来暂存数据符号。地址产生器140依据临界值Ndata及设定值产生多个地址，并且于判断地址的适当性之后，输出一目标地址。对频率解交错程序而言，设定值是快速傅立叶变换(Fast Fourier Transform，FFT)的模式，例如有1K、2K、4K、8K、16K及32K等模式，临界值Ndata为上述各模式所对应的有效数据单元(availabledata cell)的个数，而且相同的模式下，不同的数据符号属性可能有不同的临界值Ndata，举例来说，依据第二代地面数字视频广播系统的规范，在1K模式中，P2符号的有效数据单元的个数可能为558(单输入单输出系统)或546(多输入单输出系统)，一般符号的有效数据单元的个数可能为764、768、798、804及818，帧结束符号(frame closing symbol)的有效数据单元的个数可能为568、710及780，其他模式对应其他数据符号属性的有效数据单元的个数可以从规范文件中表格47～49中找到；对单元解交错程序而言，设定值是向前误差校正(forward error correction，FEC)区块(block)的编号，而临界值Ndata则是该区块所包含的单元个数。存储器控制单元130耦接缓存器110、地址产生器140以及存储器120，依据目标地址控制将缓存器110的数据写入存储器120或自存储器120读出数据。
请参阅图2a及图2b，其系不同快速傅立叶变换模式的奇符号与偶符号写入及读出存储器的示意图。在32K的模式中，奇符号及偶符号共享同一块存储器空间，如果目前待写入的数据符号(暂存于缓存器110中)属于偶符号，则先依序(例如依据由小至大的顺序)将先前的奇符号数据读出，并且同时将偶符号数据依同样顺序写入；而如果目前待写入的数据符号属于奇符号，则先依序(地址产生器140产生的交错地址)将先前的偶符号数据读出，并且同时将奇符号数据依同样的交错顺序写入。图2b中显示1K～16K的模式中，存储器的配置方式不同于32K，奇符号数据及偶符号数据使用不同的存储器空间。如果目前待写入的数据符号属于偶符号，则一方面依序(例如依据由小至大的顺序)将先前的奇符号数据读出，一方面交错写入偶符号数据；而如果目前待写入的数据符号属于奇符号，则一方面依序将先前的偶符号数据读出，一方面交错写入奇符号数据。
以下将详述地址产生器140的电路及其产生交错地址的算法。请参阅图3，其系本发明的地址产生器的一实施例的电路图。地址产生器300包含线性回授移位缓存器(linearfeedback shift register)310、逻辑电路320、交换电路(permutation circuit)330及340以及控制单元350。本实施例以模式4K为例，线性回授移位缓存器310包含13个缓存单元(分别为R’0～R’12)，各缓存单元储存一位的数据，所以线性回授移位缓存器310所储存的二进制数据总共13位，并且每次移位时数据向低位处(R’0)移位二个位(即R’12的数据移至R’10，R’11的数据移至R’9，以此类推)。逻辑电路320耦接线性回授移位缓存器310，其取出部分缓存单元的数据来做逻辑运算以得到回授数据，并将回授数据传送至线性回授移位缓存器310。各模式的逻辑电路320必须依据表一的运算逻辑操作：
表一：
每个模式缓存单元的个数为Nr+1。因此图3中的逻辑单元322取缓存单元R'0及R′2的值做异或(XOR)运算后产生回授值输出至缓存单元R’11，逻辑单元324取缓存单元R’1及R′3的值做异或运算后产生回授值输出至缓存单元R’12。由上表可知，无论任何模式，逻辑电路320皆包含两个逻辑单元，每个逻辑单元连接相同个数的缓存单元，并且其中一逻辑单元所连接的缓存单元与另一逻辑单元所连接的缓存单元相邻，以本实施例来说，缓存单元R'0与R'2分别与缓存单元R’1与R'3相邻，又例如16K模式中，缓存单元R'0、R’1、R'4、R’5、R'9、R’11分别与缓存单元R’1、R'2、R'5、R'6、R’10、R’12相邻。
交换电路330耦接缓存单元R’0～R’10，交换电路340耦接缓存单元R’1～R’11，分别依据交换方法将其耦接的缓存单元的数据做转换以产生第一转换数据及第二转换数据，第一转换数据及第二转换数据各包含11位的二进制数据。其中交换电路330依据下表来转换数据，下面表二的第一列代表数据符号的位位置，第二列为当原始资为OFDM的偶符号时转换后的位置，第三列为当数据符号为OFDM的奇符号时转换后的位置，举例来说，偶符号时，原本第8位(R’8)的值在转换后到了第5位，奇符号时则到了第7位。
表二：
| R’i位位置 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| Ri，q位位置(H0) | 7 | 10 | 5 | 8 | 1 | 2 | 4 | 9 | 0 | 3 | 6 |
| Ri，q位位置(H1) | 6 | 2 | 7 | 10 | 8 | 0 | 3 | 4 | 1 | 9 | 5 |
而交换电路340则依据表三来转换数据。
表三：
| R'i位位置 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 |
| Ri，b位位置(H0) | 7 | 10 | 5 | 8 | 1 | 2 | 4 | 9 | 0 | 3 | 6 |
| Ri，b位位置(H1) | 6 | 2 | 7 | 10 | 8 | 0 | 3 | 4 | 1 | 9 | 5 |
之后控制单元350于第一转换数据及第二转换数据的最高位各加上一位的数据(分别为二进制0及二进制1)，以分别产生第一及第二候选地址(12位的数据)，然后判断第一及第二候选地址是否适当，也就是判断第一及第二候选地址是否小于临界值Ndata，最后输出目标地址H(p)。
上述图3实施例的控制电路350可以依据以下两种算法来控制目标地址H(p)的产生流程。
算法一：
请参阅图4，其系上述的地址产生方法的算法的流程图，图4所示的地址产生方法可由图3的位置产生器300执行。上述的算式可以归纳成以下的步骤流程：
步骤S405：初始回合参数i及参数p，令两者皆为0。回合参数i用来控制算法中循环的运行，参数p的值为0～(Ndata-1)；
步骤S407：初始线性回授移位缓存器310的值。当p<2，令初始线性回授移位缓存器310的值为0(意即将缓存单元R’0～R’12的值全部填0)。
步骤S410：当p＝2，令初始线性回授移位缓存器310的值为1(意即将缓存单元R’1～R’12的值全部填0，缓存单元R’0的值填1)；
步骤S420：控制单元350判断回合参数i为奇数或偶数；若为偶数，前往步骤S430，若为奇数，则前往步骤S480；
步骤S430：逻辑电路320计算R’i(Nr)及R’i(Nr-1)的值。以本实施例为例，逻辑单元322取R’0和R’2的值做异或运算，并将结果存至R’11；逻辑单元324取R’1和R’3的值做异或运算，并将结果存至R’12；
步骤S432：交换电路330依据交换方法(意即上述的表二及表三)，将线性回授移位缓存器310的部分缓存单元的值(11位)做转换以产生第一转换数据(11位，其值为Ra)，交换电路340依据交换方法，将线性回授移位缓存器310的部分缓存单元的值(11位)做转换以产生第二转换数据(11位，其值为Rb)；
步骤S434：控制单元350在第一转换数据的最高位加上一位的数据(数据0)以形成第一候选地址(12位，其值为Ha)，以及在第二转换数据的最高位加上一位的数据(数据1)以形成第二候选地址(12位，其值为Hb)，并且储存第一候选地址及第二候选地址。很明显的Hb>Ha；
步骤S436：控制单元350输出Ha所对应的候选地址作为目标地址H(p)；因为根据规范文件，临界值Ndata必大于2Nr-1，而Ra及Rb必小于2Nr-1，因此Ha所对应的候选地址必定为适当的地址(Ha<Ndata)，所以此步骤不用先判断Ha是否小于Ndata，而可直接输出其所对应的候选地址作为目标地址H(p)；
步骤S438：控制单元350控制线性回授移位缓存器310移位。本实施例中，在一次移位中，线性回授移位缓存器310的值将移动两个缓存单元；
步骤S440：控制单元350判断第二候选地址是否适当，即判断Hb是否小于临界值Ndata。若是，前往步骤S450，若否，则往步骤S452；
步骤S450：控制单元350将回合参数i加1，回合参数i成为奇数；
步骤S452：控制单元350将回合参数i加2，回合参数i成为偶数；
步骤S460：控制单元350将参数p加1；
步骤S470：判断回合参数i是否小于最大值Mmax(＝2Nr)，且参数p是否小于临界值Ndata。若回合参数i小于最大值Mmax且参数p小于临界值Ndata，代表解交错程序尚未完成，前往步骤S410，否则结束流程。
步骤S480：控制单元350输出Hb所对应的候选地址作为目标地址H(p)。当步骤S440判断第二候选地址为适当，回合参数i加1(步骤S450)，下一回合时回合参数i为奇数，便进入步骤S480，将上一回合所产生的第二候选地址作为目标地址并输出；以及
步骤S490：控制单元350将回合参数i加1。
上述的步骤S440中，控制单元350判断值较大的候选地址是否适当，也就是判断Hb是否小于临界值Ndata，如果小于临界值Ndata，代表候选地址为适当，可被采用，反之则否。如果候选地址适当，步骤S450控制单元350使回合参数i加1(回合参数i成为奇数)，之后在步骤S480直接输出上一回合所产生的候选地址；然而如果候选地址不适当，则步骤S452控制单元350使回合参数i加2(回合参数i成为偶数)，下一回合重新执行偶数回合的步骤(步骤S430～步骤S438)。也就是说，在本实施例中，控制单元350在奇数回合中不产生新的候选地址亦不使线性回授移位缓存器310移位；而在偶数回合中控制线性回授移位缓存器310移位(步骤S438)，使交换电路330及340产生新的转换数据，进一步产生新的候选地址。
表四为2K模式下OFDM为偶符号，临界值Ndata等于1118时，示范本方法的回合参数i、参数p、Ha、Hb与目标地址H(p)的对应情形的一实施例。
如表四所示，此实施例中当回合参数i为0、2、4时，各产生两个候选地址(其值分别为Ha及Hb)，并且输出当中值较小的一个(Ha)作为目标地址H(p)，以及在次一回合中(回合参数i为1、3、5)输出另一个候选地址，因为Hb皆小于Ndata(＝1118)。当回合参数i为6，该回合输出Ha所对应的候选地址；然而，因为本回合的Hb(＝1280)大于Ndata(＝1118)，所以本回合Hb不会被采用，因此，跳过回合参数i＝7以忽略Hb所对应的候选地址，并令下一回合的回合参数i为8，以产生新的两个候选地址。
以下介绍算法二：
算法二：
请参阅图5a及图5b，其系上述的地址产生方法的算法的流程图，图5a及图5b所示的地址产生方法可由图3的位置产生器300执行。上述的算式可以归纳成以下的步骤流程：
步骤S502：初始回合参数i及参数p，令两者皆为0。回合参数用来控制算法中循环的运行，参数p的值为0～(Ndata-1)；
步骤S504：初始线性回授移位缓存器310的值。当p<2，令初始线性回授移位缓存器310的值为0(意即将缓存单元R’0～R’12的值全部填0)；
步骤S506：当p＝2，设定线性回授移位缓存器310的值为1(意即将缓存单元R’1～R’12的值全部填0，缓存单元R’0的值填1)；
步骤S508：判断p是否小于等于2；如果是，前往步骤S510，否则前往步骤S520；
步骤S510：计算R’i(Nr-1)。逻辑电路依据表一计算R’i(Nr-1)。以本实施例为例，逻辑单元322将缓存单元R’0及R’2的值做异或运算，得到R’11。
步骤S512：交换电路330依据交换方法(即上述的表二)，将线性回授移位缓存器310的部分缓存单元的值(11位)做转换以产生转换数据(11位，其值为Ra)；
步骤S514：控制单元350依据回合参数i在转换数据的最高位加上一位的数据(数据0或1)以形成第一候选地址(12位)，并输出该候选地址以作为目标地址；当回合参数i为1时，控制单元350在转换数据的最高位加上一位的数据(数据1)，当回合参数i为0及2时则加上一位的数据(数据0)；
步骤S516：将回合参数i加1，将参数p加1；
步骤S518：控制单元350控制线性回授移位缓存器310移位两个缓存单元，然后回到步骤S506；
步骤S519：设定线性回授移位缓存器310的值为1024(意即将缓存单元R’0～R’9的值全部填0，缓存单元R’10的值填1)；
步骤S520：控制单元350判断回合参数i为奇数或偶数；若为奇数，前往步骤S530，若为偶数，则前往步骤S590；
步骤S530：逻辑电路320计算R’i(Nr)及R’i(Nr-1)的值。以本实施例为例，逻辑单元322取R’0和R’2的值做异或运算，并将结果存至R’11；逻辑单元324取R’1和R’3的值做异或运算，并将结果存至R’12；
步骤S532：交换电路330依据交换方法(即上述的表二)，将线性回授移位缓存器310的部分缓存单元的值(11位)做转换以产生第一转换数据(11位，其值为Ra)，交换电路340依据交换方法(即上述的表三)，将线性回授移位缓存器310的部分缓存单元的值(11位)做转换以产生第二转换数据(11位，其值为Rb)；
步骤S534：控制单元350在第一转换数据的最高位加上一位的数据(数据1)以形成第一候选地址(12位，其值为Ha)，以及在第二转换数据的最高位加上一位的数据(数据0)以形成第二候选地址(12位，其值为Hb)，由于Ra与Rb均小于2Nr-1，Hb＝Rb，很明显的，Ha>Hb。因为临界值Ndata必大于2Nr-1，而Hb＝Rb必小于2Nr-1，因此Hb所对应的第二候选地址必定为适当的地址，所以本步骤至少会产生一个适当的候选地址；
步骤S536：控制单元350判断第一候选地址是否适当，即判断Ha是否小于临界值Ndata。若是，前往步骤S540，若否，则往步骤S550；。
步骤S540：控制单元350输出第一候选地址；
步骤S542：将回合参数i加1(回合参数i成为偶数)；
步骤S550：控制单元350输出第二候选地址；
步骤S552：将回合参数i加2(回合参数i成为奇数)；
步骤S560：控制线性回授移位缓存器310移位。本实施例中，在一次移位中，线性回授移位缓存器310的值将移动两个缓存单元；
步骤S570：控制单元350将参数p加1；
步骤S580：判断回合参数i是否小于最大值Mmax(＝2Nr)，且参数p是否小于临界值Ndata。若回合参数i小于最大值Mmax且参数p小于临界值Ndata，代表解交错程序尚未完成，前往步骤S520，否则结束流程。
步骤S590：输出前一回合中所产生的第二候选地址；以及
步骤S595：将回合参数i加1。
步骤S536中的控制单元350判断值较大的候选地址是否适当，如果是，代表两个候选地址皆适当，皆可被采用，反之则只有较小的候选地址适当。如果较大的候选地址适当，控制单元350将其输出以作为目标地址(步骤S540)，并且使回合参数i加1(步骤S542)(回合参数i成为偶数)，下一回合在步骤S590便直接输出上本回合所产生的较小的候选地址；然而如果较大的候选地址不适当(只有较小的适当)，则控制单元350输出较小的候选地址作为目标地址(步骤S550)，并使回合参数i加2(步骤S552)(回合参数i成为奇数)，下一回合重新执行奇数回合的步骤(步骤S530～步骤S560)。也就是说，在本实施例中，控制单元350在偶数回合中不产生新的候选地址亦不控制线性回授移位缓存器310移位；而在奇数回合中控制线性回授移位缓存器310移位(步骤S560)，使交换电路330及340产生新的转换数据，进一步产生新的候选地址。
表五为2K模式下OFDM为偶符号，临界值Ndata等于1118时，本方法的回合参数i、参数p、Ha、Hb与目标地址H(p)的对应情形。
当回合参数i为0、1、2时，执行步骤S506～步骤S518，各产生一个地址作为目标地址。当回合参数i为3、5时，各产生两个候选地址(其值分别为Ha及Hb)，并且输出当中值较大的一个(Ha)作为目标地址H(p)，以及在次一回合中(回合参数i为4、6)输出另一个候选地址(因为Hb皆小于Ndata)。当回合参数i为7，因为该回合Ha(＝1280)大于Ndata(＝1118)，所以改为输出Hb所对应的候选地址，并且由于此一回合(i＝7)没有预先产生适当的候选地址供回合参数i＝8时使用，因此跳过回合参数i＝8，使回合参数i变为9，以产生新的两个候选地址。
请注意，依据规范文件，下一回合的线性回授移位缓存器的值(R’i+1)与本回合的线性回授移位缓存器的值(R’i)的关系式R′i+1＝F×R′i如下(以模式4K为例)：
然而本实施例的线性回授移位缓存器310每次移位两个缓存单元，所以下一回合的线性回授移位缓存器的值(R’i+1)与本回合的线性回授移位缓存器的值(R’i)的关系式R′i+1＝F×F×R′i＝F2×R′i如下：
亦即次一回合缓存单元R’i+1(9)的值为本回合缓存单元R’i(0)及缓存单元R’i(2)异或运算的结果，次一回合缓存单元R’i+1(10)的值为本回合R’i(1)及R’i(3)异或运算的结果，次一回合其他缓存单元的值，为本回合移位两个缓存单元的结果。因此可以将图3的电路进一步简化为图6所示的电路。请参阅图6，其系本发明的地址产生器的另一实施例的电路图。图3的线性回授移位缓存器310依据上述的方程式简化为线性回授移位缓存器610，因此可以减少缓存单元的个数，进一步减化电路的成本及复杂度。请注意，逻辑单元322的输出直接耦接交换电路340，也就是说交换电路340取用缓存单元R’1～R’10的10位数据加上逻辑单元322所输出的1位数据共11位的数据做运算。而逻辑单元324的输出则改为耦接缓存单元R’10。
请参阅图7，其系本发明的地址产生器的另一实施例的电路图。位置产生器700包含线性回授移位缓存器710、逻辑电路720、交换电路730及740以及控制单元750。本实施例同样以模式4K为例，线性回授移位缓存器710包含13个缓存单元(分别为R’0～R’12)以及11个多工器(multiplexer，MUX)712，各多工器用来选择将下一个缓存单元的值，或是下下一个缓存单元的值，传送至其输出端所耦接的缓存单元，整体来说，因为加入了多工器712，所以线性回授移位缓存器710的每次移位可以选择将数据由高位往低位移位一个缓存单元或是两个缓存单元。逻辑电路720耦接线性回授移位缓存器710，其取出部分缓存单元的数据来做逻辑运算以得到回授数据，并将回授数据传送至线性回授移位缓存器710。逻辑电路720同样依据表一的运算逻辑操作，同样的，在本实施例中，逻辑单元722所耦接的缓存单元与逻辑单元724所耦接的缓存单元各自相邻，即，R’0与R’2分别与R’1与R’3相邻。
交换电路730耦接缓存单元R’0～R’11，交换电路740耦接缓存单元R’2～R’12，分别依据交换方法将其耦接的缓存单元的数据做转换以产生第一转换数据及第二转换数据，第一转换数据及第二转换数据各包含11位的二进制数据。其中交换电路730及740依据表六来转换数据：
表六
当p小于等于2时，每一回合仅有交换电路730依据表六将缓存单元R’0～R’10的数据做转换以产生转换数据(11位)，当p大于2时，每一回合交换电路730及交换电路740同时依据表六产生转换数据，此时交换电路730利用缓存单元R’1～R’11的数据产生第一转换数据(11位)，交换电路740利用缓存单元R’2～R’12的数据产生第二转换数据(11位)，之后控制单元750再将第一转换数据及第二转换数据的最高位加上一位的数据，而产生第一候选地址(12位)及第二候选地址(12位)，并且择一输出作为目标地址H(p)。
上述的控制电路750可以依据以下的算法来控制目标地址H(p)的产生流程。
算法：
请参阅图8，其系上述的地址产生方法的算法的流程图，图8所示的地址产生方法可由图7的位置产生器700执行。上述的算式可以归纳成以下的步骤流程：
步骤S802：初始回合参数i及参数p，令两者皆为0。回合参数i用来控制算法中循环的运行，参数p的值为0～(Ndata-1)；
步骤S804：初始线性回授移位缓存器710的值。令初始线性回授移位缓存器710的值为0(意即将缓存单元R’0～R’12的值全部填0)；
步骤S806：若p＝2，令初始线性回授移位缓存器710的值为1(意即将缓存单元R’1～R’12的值全部填0，缓存单元R’0的值填1)；
步骤S808：判断p是否小于等于2；如果是，前往步骤S810，否则前往步骤S820；
步骤S810：交换电路730依据交换方法(即上述表六p<＝2的部分)，将线性回授移位缓存器710的部分缓存单元的值(R’0～R’10)做转换以产生转换数据(11位)；
步骤S812：控制单元750选择性地在转换数据的最高位加上一位的数据(数据0或1)，以产生目标地址H(p)。当回合参数i为1时，控制单元750在转换数据的最高位加上一位的数据(数据1)，使其成为12位的目标地址，当回合参数i为0及2时则加上一位的数据(数据0)；
步骤S814：逻辑电路720计算R’i(Nr)及R’i(Nr-1)的值。以本实施例为例，逻辑单元722取R’0和R’2的值做异或运算，并将结果存至R’11；逻辑单元724取R’1和R’3的值做异或运算，并将结果存至R’12；
步骤S816：控制单元750将回合参数i及参数p各加1，回到步骤S806；
步骤S820：交换电路730依据交换方法(即上述表六p>2的部分)，将线性回授移位缓存器710的部分缓存单元(R’1～R’11)的值做转换以产生第一转换数据(11位，其值为Ra)，交换电路740依据交换方法，将线性回授移位缓存器710的部分缓存单元(R’2～R’12)的值做转换以产生第二转换数据(11位，其值为Rb)；
步骤S830：当回合参数i为奇数时，控制单元750将第一转换数据的最高位加上一位的数据(数据1)，以形成第一候选地址(12位，其值为Ha)，将第二转换数据的最高位加上一位的数据(数据0)，以形成第二候选地址(12位，其值为Hb)；当回合参数i为偶数时，控制单元750将第一转换数据的最高位加上一位的数据(数据0)，以形成第一候选地址(12位，其值为Ha)，将第二转换数据的最高位加上一位的数据(数据1)，以形成第二候选地址(12位，其值为Hb)；
步骤S840：控制单元750判断第一候选地址是否适当，即判断Ha是否小于临界值Ndata，并据以产生控制信号，以指示第一候选地址是否适当(或第二候选地址是否适当)。如果第一候选地址适当(Ha<Ndata)，前往步骤S850，否则前往步骤S860；
步骤S850：控制单元750输出第一候选地址作为目标地址；
步骤S852：控制单元750控制线性回授移位缓存器710将数据向低位(R’0)移位一个缓存单元，也就是控制单元750以控制信号控制多工器712选择对应逻辑1的值输出；
步骤S854：逻辑电路720计算R’i(Nr)及R’i(Nr-1)的值。以本实施例为例，逻辑单元722取R’0和R’2的值做异或运算，并将结果存至R’11；逻辑单元724取R’1和R’3的值做异或运算，并将结果存至R’12；
步骤S856：控制单元750将回合参数i加1；
步骤S860：控制单元750输出第二候选地址作为目标地址；
步骤S862：控制单元750控制线性回授移位缓存器710将数据向低位(R’0)移位二个缓存单元，也就是控制单元750以控制信号控制多工器712选择对应逻辑0的值输出；
步骤S864：逻辑电路720计算R’i+1(Nr)及R’i+1(Nr-1)的值。以本实施例为例，逻辑单元722取R’0和R’2的值做异或运算，并将结果存至R’11；逻辑单元724取R’1和R’3的值做异或运算，并将结果存至R’12；
步骤S866：控制单元750将回合参数i加2；
步骤S870：控制单元750将参数p加1；
步骤S880：如果回合参数i小于最大值Mmax(＝2Nr)，且参数p小于临界值Ndata，则前往步骤S820，否则结束流程。
本实施例使用两个交换电路在每一回合产生两个候选地址，并且选择一个作为目标地址。因为两个候选地址必有一个为适当，所以能够避免当一回合只产生一个候选地址，而该候选地址不适当时，必须在下一回合重新产生候选地址。因此本实施例可以提升整个解交错程序的效能。
除前述的数据处理装置外，本发明亦相对应地揭露了一种数据处理方法，应用于第二代地面数字视频广播系统的解交错程序。请参阅图9，其系本发明的数据处理方法的一实施例的流程图。本方法由前揭数据处理电路100或其等效装置来执行。如图9所示，本发明数据处理方法的一实施例包含下列步骤：
步骤S910：提供一存储器；
步骤S920：以一缓存器暂存多个数据符号。数据符号为即将进行解交错程序的数据；
步骤S930：依据一运算逻辑及一交换方法产生多个地址，并自该些地址中选择一目标地址输出。运算逻辑如表一所示，各模式有不同的运算逻辑；交换方法如表二、表三或表六所示(以模式4K为例)；在此步骤中，每一回合都会产生二个以上的候选地址，并且从中选取一个适当的候选地址输出。在一个较佳的实施例中，在奇数或偶数回合时产生两个候选地址，并且储存，其中一个候选地址在当回合作为目标地址输出，另一个候选地址在下一回合作为目标地址输出(如果另一候选地址为适当)；在另一个较佳的实施例中，无论奇数回合或偶数回合皆产生两个候选地址，选取其中一个作为目标地址输出；以及
步骤S940：自该缓存器读出该些数据符号的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，以对该些数据符号执行解交错运算。如上揭所述，在进行解交错运算时，不同模式以及不同正交分频多工符号(奇符号或偶符号)时，将数据写入或读出存储器的顺序不同，因此此步骤有时依序将数据写入/读出存储器，有时依据上一步骤所产生的目标地址将将数据写入/读出存储器，以完成解交错的程序。
由于本技术领域具有通常知识者可藉由图1、图3、图6及图7的装置发明的揭露内容来了解图4、图5a及5b、图8a及8b及图9的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明的揭露要求及可实施性的前提下，重复的说明在此予以节略。请注意，前揭图示中，元件的形状、尺寸、比例以及步骤的顺序等仅为示意，系供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。另外，本技术领域人士可依本发明的揭露内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加本发明实施时的弹性。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。
Claims (24)
1.一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：
一缓存器，用来暂存多个数据符号；
一存储器，耦接该缓存器；
一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及
一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的；
该地址产生器包含：
一控制单元；
一线性回授移位缓存器，耦接于该控制单元，该线性回授移位缓存器包含多个缓存单元，用来储存一二进制数据，并受该控制单元控制以使该二进制数据一次移位两个缓存单元；
一逻辑电路，耦接该线性回授移位缓存器，用来依据该运算逻辑及该线性回授移位缓存器的部分缓存单元的数据，产生一回授数据，并输出该回授数据至该线性回授移位缓存器；
一第一交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据该交换方法转换该二进制数据的部分数据，以产生一第一转换数据；以及
一第二交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据该交换方法转换该二进制数据的部分数据，以产生一第二转换数据；
其中该控制单元依据该第一转换数据及第二转换数据产生该些地址，并判断该些地址至少其一是否可作为该目标地址。
2.如权利要求1所述的数据处理电路，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，该控制单元依据一回合参数控制该回授移位缓存器的移位，当该第一候选地址及该第二候选地址皆适当时，该控制单元于此回合输出该第一候选地址，以及于次一回合暂停移位该回授移位缓存器并且输出该第二候选地址。
3.如权利要求1所述的数据处理电路，其特征在于，该控制单元依据一回合参数控制该回授移位缓存器的移位，当该些地址仅有其中之一适当时，该控制单元于此回合输出该适当地址，以及于次一回合控制该回授移位缓存器移位，使该第一交换电路及该第二交换电路分别更新该第一转换数据及该第二转换数据。
4.如权利要求3所述的数据处理电路，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，该控制单元当该回合参数为偶数时控制该回授移位缓存器移位，并于该偶数回合输出该第一候选地址及该第二候选地址中数值较小者，并且依据该第一候选地址以及该第二候选地址中数值较大者的适当性决定下一回合参数。
5.如权利要求3所述的数据处理电路，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，该控制单元当该回合参数为奇数时控制该回授移位缓存器移位，以及于该奇数回合依据该第一候选地址及该第二候选地址中数值较大者的适当性决定输出该第一候选地址或该第二候选地址，并决定下一回合参数。
6.如权利要求1所述的数据处理电路，其特征在于，该逻辑电路包含：
一第一逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的值依据该运算逻辑做运算；
一第二逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的值依据该运算逻辑做运算；
其中，该第一逻辑单元所对应的K个缓存单元各与该第二逻辑单元所对应的K个缓存单元相邻，K为正整数。
7.如权利要求1所述的数据处理电路，其特征在于，该线性回授移位缓存器依移位方向包含第一至第M个缓存单元，M为正整数，该第一交换电路及该第二交换电路各耦接(M-2)个缓存单元，以转换该二进制数据中的M位的数据，其中该第一交换电路耦接第三至第M个缓存单元，以及该第二交换电路耦接第二至第(M-1)个缓存单元。
8.如权利要求1所述的数据处理电路，其特征在于，该线性回授移位缓存器依移位方向包含第一至第N个缓存单元，N为正整数，该第一交换电路耦接该N个缓存单元，以转换该二进制数据，该第二交换电路耦接第一至第(N-1)个缓存单元，并且更耦接该逻辑电路，以转换该二进制数据中的(N-1)位及该逻辑电路所提供的一位共N位的数据。
9.一种数据处理电路，用来执行第二代地面数字视频广播系统的解交错程序，包含：
一缓存器，用来暂存多个数据符号；
一存储器，耦接该缓存器；
一地址产生器，依据一运算逻辑及一交换方法产生多个地址，并自该些地址中取一目标地址输出；以及
一存储器控制单元，耦接该存储器、该缓存器及该地址产生器，用来自该缓存器读出该些数据符号中的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的；
该地址产生器包含：
一控制单元；
一线性回授移位缓存器，耦接该控制单元，该线性回授移位缓存器包含多个缓存单元，用来储存一二进制数据，并受该控制单元控制以使该二进制数据一次移位一个或两个缓存单元；
一逻辑电路，耦接该线性回授移位缓存器，用来依据该运算逻辑及该线性回授移位缓存器的部分缓存单元的数据，产生一回授数据，并输出该回授数据至该线性回授移位缓存器；
一第一交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据该交换方法转换该二进制数据的部分数据，以产生一第一转换数据；
一第二交换电路，耦接该线性回授移位缓存器以及该控制单元，用来依据该交换方法转换该二进制数据的部分数据，以产生一第二转换数据，其中该控制单元依据该第一转换数据及第二转换数据产生该些地址，以及判断该些地址的适当性以产生一控制信号；以及
多个选择单元，分别与部分该些缓存单元配对，并且依据该控制信号选择其所配对的缓存单元的前一或前二缓存单元的值作为其所配对的缓存单元移位后的新值。
10.如权利要求9所述的数据处理电路，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，若该控制信号指示该第一候选地址适当，则该控制单元控制该线性回授移位缓存器移位一个缓存单元，否则该控制单元控制该线性回授移位缓存器移位两个缓存单元。
11.如权利要求9所述的数据处理电路，其特征在于，该逻辑电路包含：
一第一逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的值依据该运算逻辑做运算；
一第二逻辑单元，耦接该线性回授移位缓存器，用来取K个缓存单元的值依据该运算逻辑做运算；
其中，该第一逻辑单元所对应的K个缓存单元各与该第二逻辑单元所对应的K个缓存单元相邻，K为正整数。
12.如权利要求9所述的数据处理电路，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，当回合参数为偶数时，该控制单元使该第一候选地址的最高位为1且使该第二候选地址的最高位为0，而当该回合参数为奇数时，该控制单元使该第一候选地址的最高位为0且使该第二候选地址的最高位为1。
13.如权利要求12所述的数据处理电路，其特征在于，该线性回授移位缓存器依移位方向包含第一至第M个缓存单元，M为正整数，该第一交换电路耦接第二至第M个缓存单元，该第二交换电路耦接第一至第(M-2)个缓存单元。
14.如权利要求13所述的数据处理电路，其特征在于，当该回合参数小于等于一默认值时，该第一交换电路依据第三至第M个缓存单元的值产生该第一转换数据，当该回合参数大于该默认值时，该第一交换电路依据第二至第(M-1)个缓存单元的值产生该第一转换数据。
15.如权利要求9所述的数据处理电路，其特征在于，该解交错程序为正交分频多工的频率解交错程序，并且该些数据符号对应一正交分频多工的一符号的所有数据单元。
16.如权利要求9所述的数据处理电路，其特征在于，该解交错程序为正交分频多工的单元解交错程序，并且该些数据符号对应一正交分频多工的一向前误差校正区块的所有数据单元。
17.一种数据处理方法，用来执行第二代地面数字视频广播系统的解交错程序，包含：
(a)提供一存储器；
(b)以一缓存器暂存多个数据符号；
(c1)提供一线性回授移位缓存器以储存一二进制数据，该线性回授移位缓存器包含多个缓存单元；
(c2)依据运算逻辑及该线性回授移位缓存器的部分缓存单元的数据，产生一回授数据，并将该回授数据传送至该线性回授移位缓存器；
(c3)依据交换方法转换该二进制数据的部分数据，以产生一第一转换数据；
(c4)依据该交换方法转换该二进制数据的部分数据，以产生一第二转换数据；以及
(c5)控制该线性回授移位缓存器的移位、依据该第一转换数据及第二转换数据产生一些地址，并判断该些地址至少其一是否可作为目标地址；
其中，该线性回授移位缓存器于每次移位将数据移位两个缓存单元；以及(d)自该缓存器读出该些数据符号的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。
18.如权利要求17所述的数据处理方法，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，步骤(c5)依据一回合参数控制该回授移位缓存器的移位，当该第一候选地址及该第二候选地址皆适当时，于此回合输出该第一候选地址，以及于次一回合暂停移位该回授移位缓存器并且输出该第二候选地址。
19.如权利要求17所述的数据处理方法，其特征在于，步骤(c5)依据一回合参数控制该回授移位缓存器的移位，当该些地址仅有其中之一适当时，于此回合输出该适当的地址，以及于次一回合控制该回授移位缓存器移位，使步骤(c3)及步骤(c4)分别更新该第一转换数据及该第二转换数据。
20.如权利要求19所述的数据处理方法，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，步骤(c5)中当该回合参数为偶数时控制该回授移位缓存器移位，并于该偶数回合输出该第一候选地址及该第二候选地址中数值较小者，并且依据该第一候选地址以及该第二候选地址中数值较大者的适当性决定下一回合参数。
21.如权利要求19所述的数据处理方法，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，步骤(c5)中当该回合参数为奇数时控制该回授移位缓存器移位，以及于该奇数回合依据该第一候选地址及该第二候选地址中数值较大者的适当性决定输出该第一候选地址或该第二候选地址，并决定下一回合参数。
22.一种数据处理方法，用来执行第二代地面数字视频广播系统的解交错程序，包含：
(a)提供一存储器；
(b)以一缓存器暂存多个数据符号；
(c1)提供一线性回授移位缓存器以储存一二进制数据，该线性回授移位缓存器包含多个缓存单元；
(c2)依据运算逻辑及该线性回授移位缓存器的部分缓存单元的数据，产生一回授数据，并将该回授数据传送至该线性回授移位缓存器；
(c3)依据交换方法转换该二进制数据的部分数据，以产生一第一转换数据；
(c4)依据该交换方法转换该二进制数据的部分数据，以产生一第二转换数据；
(c5)控制该线性回授移位缓存器的移位、依据该第一转换数据及第二转换数据产生一些地址，以及判断该些地址的适当性以产生一控制信号；以及
(c6)依据该控制信号将该线性回授移位缓存器的数据移位一或两个缓存单元；以及
(d)自该缓存器读出该些数据符号的一目标数据，选择性地依据该目标地址将该目标数据写入该存储器，以及选择性地依据该目标地址自该存储器读出该目标数据，直到该些数据符号自该存储器读出时是被解交错的。
23.如权利要求22所述的数据处理方法，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，若该控制信号指示该第一候选地址适当，则步骤(c6)控制该线性回授移位缓存器移位一个缓存单元，否则步骤(c6)控制该线性回授移位缓存器移位二个缓存单元。
24.如权利要求22所述的数据处理方法，其特征在于，该些地址包括一第一候选地址以及一第二候选地址，步骤(c5)依据一回合参数将该第一及第二转换数据转换为该第一候选地址及该第二候选地址，其中当该回合参数为偶数时，该第一候选地址的最高位为1且该第二候选地址的最高位为0，而当该回合参数为奇数时，该第一候选地址的最高位为0且该第二候选地址的最高位为1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410848255.3A CN105812089B (zh) | 2014-12-31 | 2014-12-31 | 适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410848255.3A CN105812089B (zh) | 2014-12-31 | 2014-12-31 | 适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105812089A CN105812089A (zh) | 2016-07-27 |
| CN105812089B true CN105812089B (zh) | 2018-12-18 |
Family
ID=56421488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410848255.3A Expired - Fee Related CN105812089B (zh) | 2014-12-31 | 2014-12-31 | 适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105812089B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1228176A (zh) * | 1996-07-26 | 1999-09-08 | 齐尼思电子公司 | 数据解旋转和解交错器 |
| CN1937751A (zh) * | 2005-09-23 | 2007-03-28 | 凌阳科技股份有限公司 | 回旋交错及去交错的电路与方法 |
| CN101068112A (zh) * | 2006-05-02 | 2007-11-07 | 联发科技股份有限公司 | 回旋式交错器/反交错器及地址产生器 |
| CN101267212A (zh) * | 2008-02-14 | 2008-09-17 | 威盛电子股份有限公司 | 群组位交错器及其方法 |
| CN101937330A (zh) * | 2010-09-03 | 2011-01-05 | 钰创科技股份有限公司 | 数据处理电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10206727A1 (de) * | 2002-02-18 | 2003-08-28 | Infineon Technologies Ag | Kombinierter Ver-und Entschachteler sowie Turbo-Decodierer mit kombiniertem Ver-und Entschachteler |
-
2014
- 2014-12-31 CN CN201410848255.3A patent/CN105812089B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1228176A (zh) * | 1996-07-26 | 1999-09-08 | 齐尼思电子公司 | 数据解旋转和解交错器 |
| CN1937751A (zh) * | 2005-09-23 | 2007-03-28 | 凌阳科技股份有限公司 | 回旋交错及去交错的电路与方法 |
| CN101068112A (zh) * | 2006-05-02 | 2007-11-07 | 联发科技股份有限公司 | 回旋式交错器/反交错器及地址产生器 |
| CN101267212A (zh) * | 2008-02-14 | 2008-09-17 | 威盛电子股份有限公司 | 群组位交错器及其方法 |
| CN101937330A (zh) * | 2010-09-03 | 2011-01-05 | 钰创科技股份有限公司 | 数据处理电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105812089A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103678190B (zh) | 用于数字信号处理的基于片区的交织和解交织 | |
| Chen et al. | An indexed-scaling pipelined FFT processor for OFDM-based WPAN applications | |
| CN104933008B (zh) | 可重构系统和可重构阵列结构及其应用 | |
| CN103677663B (zh) | 用于数字信号处理的存储器地址生成 | |
| CN105335331B (zh) | 一种基于大规模粗粒度可重构处理器的sha256实现方法及系统 | |
| CN102857324B (zh) | 基于查找表的深空通信中ldpc串行编码器和编码方法 | |
| Luo et al. | Design and implementation of area-optimized AES based on FPGA | |
| CN104462689A (zh) | 线性最近邻量子电路生成器 | |
| CN104601473A (zh) | 一种带约束的多目标路径的路由生成方法及系统 | |
| CN105577325A (zh) | 一种应用于正交分频复用传输系统的并行处理交织器 | |
| CN102780628A (zh) | 面向多核微处理器的片上互连网络路由方法 | |
| CN102075197A (zh) | 一种ldpc译码方法 | |
| CN106686735A (zh) | 物理下行共享信道资源映射方法 | |
| CN105812089B (zh) | 适用于第二代地面数字视频广播系统的解交错程序的数据处理电路及方法 | |
| CN103853524A (zh) | 一种乘法器装置和实现乘法运算的方法 | |
| CN105183701A (zh) | 1536点fft处理方式及相关设备 | |
| CN109039583B (zh) | 复用轮变换电路、aes加密电路及加密方法 | |
| CN107612891B (zh) | 一种数据压缩加密电路 | |
| Upadhyaya et al. | Design of a novel FSM based reconfigurable multimode interleaver for WLAN application | |
| CN102868495B (zh) | 基于查找表的近地通信中ldpc串行编码器和编码方法 | |
| CN102347833B (zh) | 一种基于ram共享技术的可重构s盒电路结构 | |
| CN102437896B (zh) | 一种比特交织及星座映射的方法及装置 | |
| CN109033847B (zh) | Aes加密运算单元、aes加密电路及其加密方法 | |
| CN108566271B (zh) | 复用轮变换电路、aes加密电路及其加密方法 | |
| Aziz et al. | Memory efficient implementation of AES S-boxes on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191218 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MEDIATEK Inc. Address before: Taiwan Hsinchu County Tai Yuan Street China jhubei City, No. 26 4 floor 1 Patentee before: MSTAR SEMICONDUCTOR Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181218 |