CN105810588A - 一种后栅工艺mos器件的制备方法 - Google Patents

一种后栅工艺mos器件的制备方法 Download PDF

Info

Publication number
CN105810588A
CN105810588A CN201610166118.0A CN201610166118A CN105810588A CN 105810588 A CN105810588 A CN 105810588A CN 201610166118 A CN201610166118 A CN 201610166118A CN 105810588 A CN105810588 A CN 105810588A
Authority
CN
China
Prior art keywords
metal
layer
work function
semiconductor substrate
function layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610166118.0A
Other languages
English (en)
Other versions
CN105810588B (zh
Inventor
高建峰
白国斌
殷华湘
李俊峰
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610166118.0A priority Critical patent/CN105810588B/zh
Publication of CN105810588A publication Critical patent/CN105810588A/zh
Application granted granted Critical
Publication of CN105810588B publication Critical patent/CN105810588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种后栅工艺MOS器件的制备方法，包括：在半导体衬底上形成MOS器件的假栅沟槽，假栅沟槽底部覆盖有假栅氧化层；去除假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面；在半导体衬底上表面上形成金属栅极氧化层；在金属栅极氧化层上形成高介电常数介质层；利用MOCVD工艺在高介电常数介质层上形成金属功函数层；原位处理金属功函数层；向假栅沟槽内填充金属，以在处理后的金属功函数层上形成金属栅电极层；用化学机械研磨法对金属栅电极层进行平坦化，形成金属栅极。该方法形成的金属功函数层的台阶覆盖率较好，能够增大假栅沟槽内的金属栅材料的填充空间，能够满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。

Description

一种后栅工艺MOS器件的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种后栅工艺MOS器件的制备方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，特征尺寸的不断缩小要求栅介质层厚度不断减薄，而栅极漏电流则随着栅介质厚度的减薄呈指数增大。因此，为了降低栅极漏电流，高K栅介质材料和与之兼容的金属栅材料进入到MOS器件中。
另一方面，为了避免金属栅极的金属材料对晶体管其他结构的影响，针对包括高K栅介质和金属栅的MOS器件通常采用后栅工艺(Gatelast，也称为栅极替代工艺)制作，这是因为后栅工艺不需要栅极承受很高的退火温度。目前，后栅工艺被认为是主流HKMG工艺(高K绝缘层+金属栅极工艺，HighKMetalGate)。但是，后栅工艺涉及到金属功函数层在假栅去除后的填充问题。
目前，通常采用溅射沉积方法向假栅沟槽内填充金属功函数层，但溅射沉积方法由于其较差的沟槽底部阶梯覆盖率，难以满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。
发明内容
有鉴于此，本发明提供了一种后栅工艺MOS器件的制备方法，以提高金属功函数层的台阶覆盖率，进而满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。
为了达到上述发明目的，本发明采用了如下技术方案：
一种后栅工艺MOS器件的制备方法，包括：
在半导体衬底上形成MOS器件的假栅沟槽，所述假栅沟槽底部覆盖有假栅氧化层；
去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面；
在所述半导体衬底上表面上形成金属栅极氧化层；
在所述金属栅极氧化层上形成高介电常数介质层；
利用MOCVD工艺在所述高介电常数介质层上形成金属功函数层；
原位处理所述金属功函数层；
向假栅沟槽内填充金属，以在处理后的金属功函数层上形成金属栅电极层；
用化学机械研磨法对所述金属栅电极层进行平坦化，形成金属栅极。
可选地，所述去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面，具体为：
采用稀释的氢氟酸HF去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面。
可选地，所述在所述半导体衬底上表面上形成金属栅极氧化层，具体为：
采用含O3的去离子水处理半导体衬底上表面，以在所述半导体衬底上表面上形成金属栅极氧化层。
可选地，所述在所述金属栅极氧化层上形成高介电常数介质层之后，所述利用MOCVD工艺在高介电常数介质层上形成金属功函数层之前，还包括：
退火处理形成的高介电常数介质层。
可选地，所述金属功函数层的材料为氮化钛。
可选地，所述利用MOCVD工艺在退火处理后的高介电常数介质层上形成金属功函数层的工艺参数具体为：
化学源：四次二甲基胺基钛；
生长温度：400℃；
腔体压力：5Torr；
沉积时间：4～15秒；
He携带气体：375sccm；
He稀释气体：225sccm；
N2流量：1000sccm。
可选地，所述原位处理所述金属功函数层，具体包括：
利用H2和N2等离子体原位处理所述金属功函数层。
可选地，所述利用H2和N2等离子体原位处理所述金属功函数层的工艺参数具体为：
射频功率：200～400W；
处理时间：4～15秒；
H2流量：450sccm；
N2流量：300sccm；
处理温度：400℃；
腔体压力：1.3Torr。
可选地，所述向假栅沟槽内填充金属，具体包括：
采用原子层沉积钨工艺向假栅沟槽内填充金属。
可选地，所述MOS器件为PMOS器件。
相较于现有技术，本发明具有以下有益效果：
本发明提供的后栅工艺MOS器件的制备方法中，利用MOCVD工艺形成金属功函数层，而且，为了提高MOCVD工艺形成的金属功函数层的性能，本发明还进一步对沉积后的金属功函数层进行原位处理，从而使得处理后的金属功函数层的性能能够满足MOS器件的要求。由于MOCVD工艺本身具有很好的台阶覆盖率，因而本发明利用MOCVD工艺形成的金属功函数层的台阶覆盖率较好，能够增大假栅沟槽内的金属栅材料的填充空间。而且通过对沉积的金属功函数层的原位处理来提高其性能，从而能够使得金属功函数层的沉积工艺应用到22纳米以下的MOS器件中，因而，本发明提供的后栅MOS器件的制备方法能够满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。
附图说明
为了清楚地理解本发明的具体实施方式，下面将描述本发明具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本发明的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。
图1是本发明实施例提供的后栅工艺MOS器件的制备方法流程示意图；
图2至图8是本发明实施例提供的后栅工艺MOS器件的制备方法一系列制程对应的结构剖面图；
图9是本发明实施例提供的对MOCVD工艺沉积时间对等效氧化层厚度EOT和平带电压Vfb的影响示意图；
图10是本发明实施例提供的等离子处理功率、时间对PMOS器件的等效氧化层厚度EOT和平带电压Vfb的影响示意图。
具体实施方式
为使本发明的发明目的、技术方案和技术效果更加清楚、完整，下面结合附图对本发明的具体实施方式进行详细描述。
图1是本发明实施例提供的后栅工艺MOS器件的制备方法流程示意图。如图1所示，该方法包括以下步骤：
S101、在半导体衬底上形成MOS器件的假栅沟槽，所述假栅沟槽底部覆盖有假栅氧化层：
该制程对应的结构剖面示意图如图2所示。该结构包括：半导体衬底21、形成于半导体衬底靠近上表面侧的STI沟道22，在STI沟道22内填充有二氧化硅23，在半导体衬底21表面的部分区域覆盖有掩膜层SiN24。形成于半导体衬底21上的MOS器件的假栅沟槽25，在该假栅沟槽25底部覆盖有假栅氧化层26。
需要说明的是，在本发明实施例中，可以通过以假栅氧化层26的上表面作为刻蚀停止层，刻蚀已经形成的MOS器件的假栅结构，从而在假栅结构处形成假栅沟槽25。作为示例，假栅结构可以由多晶硅制成。
本发明实施例中，MOS器件可以为PMOS器件，也可以为NMOS器件。
作为示例，在本发明实施例中，半导体衬底可以为本领域常用的硅衬底。
S102、去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面：
该制程对应的结构剖面示意图如图3所示。
由于在形成假栅沟槽的过程中，刻蚀假栅的工艺会对假栅氧化层的性能造成一定破坏，为了保证后续形成的后栅工艺MOS器件的性能，需要去除假栅沟槽底部的假栅氧化层26，直至露出半导体衬底上表面。
需要说明的是，可以采用本领域惯用的技术手段如干法刻蚀或湿法腐蚀方法去除假栅沟槽底部的假栅氧化层。
作为示例，本发明实施例可以采用稀释的氢氟酸HF溶液去除假栅氧化层。其中，稀释的氢氟酸溶液中，去离子水与HF酸的体积比可以为100:1。
S103、在所述半导体衬底上表面上形成金属栅极氧化层：
该制程对应的结构剖面示意图如图4所示。
该步骤可以采用本领域常规技术手段如氧化法等在半导体衬底上表面上形成金属栅极氧化层27。
作为示例，本步骤可以采用含有臭氧O3的去离子水对半导体衬底表面进行处理，从而在半导体衬底上表面上形成金属栅极氧化层27。
作为更具体示例，去离子水中含有臭氧的浓度可以为10ppm，去离子水对半导体衬底表面处理的时长可以为3-12秒。
S104、在金属栅极氧化层上形成高介电常数介质层：
该制程对应的结构剖面示意图如图5所示。
本步骤可以采用本领域惯用的技术手段在金属栅极氧化层27上形成高介电常数介质层28。作为示例，该高介电常数介质层的厚度可以为2-4纳米。
在本发明实施例中，采用的高介电常数介质层的材料可以为HfO2、HfSiON、HfALON、ZrO、HfLaON中的至少一种。
作为示例，由于原子层沉积工艺ALD工艺具有非常好的台阶覆盖性，本发明实施例可以采用在金属栅极氧化层上形成高介电常数介质层28。其中，高介电常数介质层28的厚度可以由ALD的生长循环次数来精确控制。
作为一个具体示例，当高介电常数介质层为HfO2，且采用ALD工艺制备时，其工艺参数可以具体如下：
沉积温度：300℃；
化学源1：TEMAH[(CH3)C2H5)N]4Hf，源加热温度80℃；
化学源2：H2O液体源(自身蒸汽压，不用载气)。
S105、退火处理高介电常数介质层：
为了提高高介电性能介质层的性能，还可以对上述形成的高介电常数介质层进行高温退火处理。
作为示例，所述退火处理所述高介电常数介质层的工艺参数具体为：
退火温度即基座温度为450℃，退火时间为15秒，退火压力为50Torr，退火气氛为He。
S106、利用MOCVD工艺在高介电常数介质层上形成金属功函数层：
该制程对应的结构剖面示意图如图6所示。
需要说明的是，氮化钛TiN由于具有较低的电阻率、较稳定的化学特性(热稳定和抗蚀性好)、较高的功函数4.7eV～5.2eV之间)等优点被广泛研究，而且已经被验证很适合直接用来做MOS器件的金属功函数层的材料。
作为示例，本发明实施例中，金属功函数层29可以为TiN。作为更具体示例，利用MOCVD工艺在高介电常数介质层上形成金属功函数层的工艺参数可以具体为：
化学源：四次二甲基胺基钛(TDMAT)
生长温度：400℃；
腔体压力：5Torr；
沉积时间：4～15秒；
He携带气体：375sccm；
He稀释气体：225sccm；
N2流量：1000sccm。
其中，生长温度为MOCVD工艺腔内的温度。
需要说明的是，金属功函数层的厚度为MOS器件性能影响较大。而影响金属功函数层厚度的因素为MOCVD工艺的沉积时间。为了清楚地理解金属功函数层厚度对MOS器件性能的影响，本发明以TiN作为金属功函数层的示例，利用PMOS器件的电容结构进行了C-V测试，对MOCVD工艺沉积时间对等效氧化层厚度EOT和平带电压Vfb的影响做了大量时间，实验结果如图9所示。
从图9可知，EOT随着沉积时间即金属功函数层厚度的增加而降低，但比没有MOCVDTiN薄膜的电容结构的EOT大很多；而Vfb(FlatbandVoltage)随着沉积时间即金属功函数层厚度的增加而增加，但超过7s后，Vfb的增加变的很缓慢，基本处于饱和，所以可以知，MOCVDTiN作为功函数层的临界沉积时间为7s左右。
S107、原位处理所述金属功函数层：
需要说明的是，MOCVD工艺形成的金属功函数层上可能会存在一些结构缺陷，为了提高MOCVD工艺形成的金属功函数层的性能，本发明实施例可以原位处理金属功函数层。
作为示例，本发明实施例可以采用H2和N2等离子体原位处理金属功函数层29。
其中，利用H2和N2等离子体原位处理所述金属功函数层的工艺参数具体为：
射频功率：200～400W；
处理时间：4～15秒；
H2流量：450sccm
N2流量：300sccm
处理温度：400℃；
腔体压力：1.3Torr。
其中，等离子体处理的功率和时间对金属功函数层性能的影响较大。为了清楚地理解等离子体处理的功率和时间对MOS器件性能的影响，本发明以TiN作为金属功函数层的示例，利用PMOS器件的电容结构进行了C-V测试，对等离子体处理的功率、时间对等效氧化层厚度EOT和平带电压Vfb的影响做了大量时间，实验结果如图10所示。
从图10可知EOT随着等离子体处理时间的增加，基本线性增加，且功率越大，斜率越大；而Vfb对等离子体处理时间有极限最大值，超过一定值，即不在增加，且等离子体处理功率对Vfb的影响在处理时间超过11s后，差别不是很大。
S108、向假栅沟槽内填充金属，以在原位处理后的金属功函数层上形成金属栅电极层：
该制程对应的结构剖面示意图如图7所示。
本步骤可以采用本领域惯用的技术手段向假栅沟槽25内填充金属，以假栅沟槽内形成金属栅电极层210。
作为示例，本发明可以采用原子层沉积工艺向假栅沟槽25内填充金属。填充的金属可以为钨或铝。
当填充的金属为钨时，原子层沉积的具体工艺参数为：
沉积温度：400℃；
化学源1：WF6；
化学源2：BH3。
S109、用化学机械研磨法对金属栅电极层进行平坦化，形成金属栅极：
该制程对应的结构剖面示意图如图8所示。其中，图8中的211即为金属栅极。
需要说明的是，在平坦化的终点为露出形成于半导体衬底上的掩膜层。
以上步骤即为本发明实施例提供的后栅MOS器件的制备方法流程。在该制备方法中，利用MOCVD工艺形成金属功函数层，而且，为了提高MOCVD工艺形成的金属功函数层的性能，本发明还进一步对沉积后的金属功函数层进行原位处理，从而使得处理后的金属功函数层的性能能够满足MOS器件的要求。由于MOCVD工艺本身具有很好的台阶覆盖率，因而本发明利用MOCVD工艺形成的金属功函数层的台阶覆盖率相较于现有技术中利用溅射沉积工艺形成的金属功函数层的台阶覆盖率较好，如此能够增大假栅沟槽内的金属栅材料的填充空间。而且通过对沉积的金属功函数层的原位处理来提高其性能，从而能够使得金属功函数层的沉积工艺应用到22纳米以下的MOS器件中，因而，本发明提供的后栅MOS器件的制备方法能够满足日益缩小的假栅沟槽特征尺寸对MOS器件性能的要求。
此外，本发明提供的制备方法具有工艺简单方便、与CMOS工艺兼容性好的特点。
为了检验通过本发明提供的制备方法制备出的MOS器件的性能，本发明实施例还测试了以TiN为金属功函数层的PMOS器件的WAT测试数据，具体如表1所示。其中，PMOS器件为22nmPMOS器件。
表1
其中，Vtlin的测试条件为Vd＝-0.05v，Vb＝Vs＝GND，Vg从0.3V扫描到-1.3V，每个间距为50mV，当Id＝-0.1μA(W/L)时，得到的Vg＝Vt；
Vtsat的测试条件为：Vd＝-1V，Vb＝Vs＝GND，Vg从0.3V扫描到-1.3V，每个间距为50mV，当Id＝-0.1μA(W/L)时，得到的Vg＝Vt；
DIBL＝(Vtlin-Vtsat)/(1.1*VDDN-0.05)，测试条件为：Vd＝-0.05V，Vs＝Vb＝0，Vg的范围为0～0.8VDDN；
Swing＝500*(Vg1-Vg2)，测试条件为：Vd＝-0.05，Vs＝Vb＝0，Vg的范围为0～-1.8V，Vg1的测试条件为Id＝-10nA*(W/L)，Vg2的测试条件为Id＝-0.1nA*(W/L)；
Ion/Ioff的测试条件为：Vb＝Vs＝GND，Vd＝Vg＝-1.0V，Id＝Ion；Vb＝Vs＝GND，Vd＝-1.0V，Vg＝0V，Id＝Ioff；
由表1可以看出，根据本实施例制备的以TiN为金属功函数层的pMOS器件能满足22nmPMOS器件的电性能要求。
以上为本发明的优选实施例。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种后栅工艺MOS器件的制备方法，其特征在于，包括：
在半导体衬底上形成MOS器件的假栅沟槽，所述假栅沟槽底部覆盖有假栅氧化层；
去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面；
在所述半导体衬底上表面上形成金属栅极氧化层；
在所述金属栅极氧化层上形成高介电常数介质层；
利用MOCVD工艺在所述高介电常数介质层上形成金属功函数层；
原位处理所述金属功函数层；
向假栅沟槽内填充金属，以在处理后的金属功函数层上形成金属栅电极层；
用化学机械研磨法对所述金属栅电极层进行平坦化，形成金属栅极。
2.根据权利要求1所述的方法，其特征在于，所述去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面，具体为：
采用稀释的氢氟酸HF去除所述假栅沟槽底部的假栅氧化层，直至露出半导体衬底上表面。
3.根据权利要求1所述的方法，其特征在于，所述在所述半导体衬底上表面上形成金属栅极氧化层，具体为：
采用含O3的去离子水处理半导体衬底上表面，以在所述半导体衬底上表面上形成金属栅极氧化层。
4.根据权利要求1所述的方法，其特征在于，所述在所述金属栅极氧化层上形成高介电常数介质层之后，所述利用MOCVD工艺在高介电常数介质层上形成金属功函数层之前，还包括：
退火处理形成的高介电常数介质层。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述金属功函数层的材料为氮化钛。
6.根据权利要求5所述的方法，其特征在于，所述利用MOCVD工艺在退火处理后的高介电常数介质层上形成金属功函数层的工艺参数具体为：
化学源：四次二甲基胺基钛；
生长温度：400℃；
腔体压力：5Torr；
沉积时间：4～15秒；
He携带气体：375sccm；
He稀释气体：225sccm；
N2流量：1000sccm。
7.根据权利要求5所述的方法，其特征在于，所述原位处理所述金属功函数层，具体包括：
利用H2和N2等离子体原位处理所述金属功函数层。
8.根据权利要求7所述的方法，其特征在于，所述利用H2和N2等离子体原位处理所述金属功函数层的工艺参数具体为：
射频功率：200～400W；
处理时间：4～15秒；
H2流量：450sccm；
N2流量：300sccm；
处理温度：400℃；
腔体压力：1.3Torr。
9.根据权利要求1-4任一项所述的方法，其特征在于，所述向假栅沟槽内填充金属，具体包括：
采用原子层沉积钨工艺向假栅沟槽内填充金属。
10.根据权利要求1-4任一项所述的方法，其特征在于，所述MOS器件为PMOS器件。
CN201610166118.0A 2016-03-22 2016-03-22 一种后栅工艺mos器件的制备方法 Active CN105810588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610166118.0A CN105810588B (zh) 2016-03-22 2016-03-22 一种后栅工艺mos器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610166118.0A CN105810588B (zh) 2016-03-22 2016-03-22 一种后栅工艺mos器件的制备方法

Publications (2)

Publication Number Publication Date
CN105810588A true CN105810588A (zh) 2016-07-27
CN105810588B CN105810588B (zh) 2018-11-30

Family

ID=56453504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610166118.0A Active CN105810588B (zh) 2016-03-22 2016-03-22 一种后栅工艺mos器件的制备方法

Country Status (1)

Country Link
CN (1) CN105810588B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752282A (zh) * 2004-09-21 2006-03-29 上海华虹Nec电子有限公司 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
US20060138570A1 (en) * 2004-12-23 2006-06-29 Kim Jae H Semiconductor device and fabricating method thereof
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104916538A (zh) * 2014-03-11 2015-09-16 中国科学院微电子研究所 一种半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1752282A (zh) * 2004-09-21 2006-03-29 上海华虹Nec电子有限公司 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
US20060138570A1 (en) * 2004-12-23 2006-06-29 Kim Jae H Semiconductor device and fabricating method thereof
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104916538A (zh) * 2014-03-11 2015-09-16 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN105810588B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
KR102195673B1 (ko) 원자층 증착 방법들 및 그것의 구조물들
US10553498B2 (en) Integrated circuit with replacement gate stacks and method of forming same
US8497212B2 (en) Filling narrow openings using ion beam etch
TWI453820B (zh) 半導體裝置及其方法
US20180261459A1 (en) System for pre-deposition treatment of a work-function metal layer
US10854725B2 (en) Atomic layer deposition methods and structures thereof
US8053849B2 (en) Replacement metal gate transistors with reduced gate oxide leakage
US20080135952A1 (en) Method for making a semiconductor device having a high-k dielectric layer and a metal gate electrode
JP2008219006A (ja) Ｃｍｏｓ半導体素子及びその製造方法
US20150137273A1 (en) Method and device for self-aligned contact on a non-recessed metal gate
US7465618B2 (en) Semiconductor device and method for fabricating the same
US7335562B2 (en) Method of manufacturing semiconductor device
US9177868B2 (en) Annealing oxide gate dielectric layers for replacement metal gate field effect transistors
US7060571B1 (en) Semiconductor device with metal gate and high-k tantalum oxide or tantalum oxynitride gate dielectric
TWI619176B (zh) 半導體裝置的製造方法、高介電常數介電結構及其製造方法
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
US10672669B2 (en) Structure for improving dielectric reliability of CMOS device
US6783997B2 (en) Gate structure and method
CN106206721B (zh) Nmos晶体管及其制作方法
CN105810588A (zh) 一种后栅工艺mos器件的制备方法
US20150093889A1 (en) Methods for removing a native oxide layer from germanium susbtrates in the fabrication of integrated circuits
US20160111290A1 (en) CMOS Vt CONTROL INTEGRATION BY MODIFICATION OF METAL-CONTAINING GATE ELECTRODES
US20150093887A1 (en) Methods for removing a native oxide layer from germanium susbtrates in the fabrication of integrated circuitsi
JP2008177591A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant