CN105794005A - 光电子部件 - Google Patents
光电子部件 Download PDFInfo
- Publication number
- CN105794005A CN105794005A CN201480067839.5A CN201480067839A CN105794005A CN 105794005 A CN105794005 A CN 105794005A CN 201480067839 A CN201480067839 A CN 201480067839A CN 105794005 A CN105794005 A CN 105794005A
- Authority
- CN
- China
- Prior art keywords
- lead frame
- semiconductor chip
- alignment opening
- optoelectronic component
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 132
- 238000000465 moulding Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 48
- 230000005855 radiation Effects 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 28
- 238000006243 chemical reaction Methods 0.000 description 27
- 239000010410 layer Substances 0.000 description 19
- 230000003287 optical effect Effects 0.000 description 16
- 150000001875 compounds Chemical class 0.000 description 12
- 238000004382 potting Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000003466 welding Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000994 depressogenic effect Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004049 embossing Methods 0.000 description 3
- 239000000206 moulding compound Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 241001025261 Neoraja caerulea Species 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及一种光电子部件,其包括引线框架、连接到所述引线框架的模制构件以及布置在所述引线框架上的光电子半导体芯片。所述引线框架具有对准孔。所述模制构件具有凹部,通过所述凹部,所述引线框架在所述对准孔的区域中被暴露。本发明还涉及一种用于产生光电子部件的方法。
Description
本发明涉及一种光电子部件,并且涉及一种用于产生光电子部件的方法。
本专利申请要求德国专利申请102013225552.7的优先权,该德国专利申请的公开内容据此通过引用结合。
光电子部件可以包括一个或多个光电子半导体芯片和用作壳体的载体(carrier)。所述半导体芯片可以被配置成产生光辐射。所述半导体芯片可以是发光二极管(LED)芯片。用于辐射转换(radiationconversion)的转换元件可以被布置在发光二极管芯片上。载体可以包括引线框架(leadframe),所述引线框架具有绕它注射模制的模制体(moldedbody),所述引线框架形成后侧连接面。在这种配置中,所述部件适于表面安装(SMT,表面安装技术)。在这种情况下,所述部件可以被放置到印有焊料(solder)的印刷电路板上,并且可以执行回流焊接过程,以便将所述部件焊接到所述印刷电路板上。在焊接过程中,SMT部件可以浮动(float)到印刷电路板上的最终位置。
例如,可表面安装的光电子部件可以被用于机动车的前大灯中或投影仪中。在这样的应用中,所述部件可以与设置在下游的辅助光学单元结合。通常,努力相对于所述部件的发光面以高精度来布置辅助光学单元。为了实现较小的公差并且抑制因焊接期间的浮动而引起的偏差,可以考虑将所述部件尽可能精确地定位在印刷电路板上并且在焊接过程期间使它固定。(通常为半导体芯片的)发光面的位置在这里是关键的。前者通常无法借助于图像识别来精确地检测。因此,利用例如模制体上的标记、部件边缘之类的其他特征,在所述其他特征的基础上来执行定位。然而,这样的特征在它们相对于半导体芯片的位置上同样可能变动(fluctuate),其结果是总体上可产生非最优的公差链(tolerancechain)。
本发明的目的在于为改进的光电子部件指定一种解决方案。
该目的借助于专利的独立权利要求的特征来实现。本发明的另外的有利实施例在从属权利要求中指定。
依据本发明的一个方面,提出了一种光电子部件。所述光电子部件包括引线框架、连接到所述引线框架的模制体以及布置在所述引线框架上的光电子半导体芯片。所述引线框架包括对准开口。所述模制体包括凹部,通过所述凹部在所述对准开口的区域中暴露所述引线框架。
例如,可适于表面安装(SMT,表面安装技术)的光电子部件可以被用于机动车的前大灯中或投影仪中。对于这种可能的应用,所述部件被配置成发出光辐射。在这种情况下,所述部件的光电子半导体芯片被配置成产生光辐射。可替代地,还可以考虑所述部件的如下实施例,即:其中,光电子半导体芯片被配置成检测或吸收光辐射。
所述部件可以按照如下方式形成,即:布置在引线框架上的光电子半导体芯片和存在于引线框架处的对准开口相对于彼此包括精确的位置。这可以多种方式利用,以使得能够以短的公差链来实现精确的对准。
例如,所述光电子部件可以高精度焊接到印刷电路板上。为此,所述部件可以借助于所述对准开口被精确地放置到印刷电路板上,并且可以在回流焊接过程期间被固定。以这种方式,光电子半导体芯片可以以高精度在印刷电路板上采用预定的位置。对于用于产生光辐射的半导体芯片的配置,对半导体芯片所提供的发光面而言,相对应地可以在印刷电路板上采用预定的位置。
此外,所述对准开口还可以被用于在其基础上相对于半导体芯片以高精度来布置另一部件部分。作为示例,在用于产生光辐射的半导体芯片的配置中,所述对准开口可以被用于相对于半导体芯片所提供的发光面精确地布置辅助光学单元。
可以按照各种方式来实现在光电子半导体芯片和引线框架的对准开口之间的限定的相对位置的存在。例如,在产生所述部件期间执行的在引线框架上布置半导体芯片的过程中,可以使半导体芯片直接在对准开口处对准。作为结果可以获得最短的可能公差链。
所述光电子部件还可以按照如下方式来产生,即:在引线框架上布置光电子半导体芯片的过程使用在完成的部件中不再存在的引线框架的至少一个其他对准结构来执行。对准开口可以与另一对准结构一起产生,并且因此相对于另一对准结构可以包括精确的位置,在适当的情况下具有最小的允许偏差(tolerancedeviation)。因此,这相对应地也适用于对准开口和半导体芯片之间的相对位置。
另一优点在于,与常规的部件(没有对准开口)相比,具有对准开口的光电子部件的配置不能导致附加的制造成本。这是因为在产生所述部件的背景下,所述对准开口可与引线框架的结构的其余部分一起产生。
此外,所述对准开口还可以被用于固定光电子部件。所述固定可以在其上可布置所述光电子部件的印刷电路板上执行。所述固定可以例如借助于螺钉、销或可插入到所述对准开口中的某种其他固定装置来产生。
此外,所述对准开口或通过其来暴露所述对准开口的所述模制体的凹部例如还可以被用于使另一部件部分(例如,辅助光学单元)在所述光电子部件处机械地对准和/或将它固定到所述部件。为此,例如,可插入到所述凹部中或可插入到所述对准开口中的对准销或某种其他合适的对准或固定结构可以存在于所述部件部分处或辅助光学单元处。
下面更详细地描述所述光电子部件的另外的可能的实施例。
在一个可能的实施例中,所述引线框架的对准开口是圆形的。作为结果可以促进精确的对准。这是因为圆形的对准开口的中点可以被用作用于对准的参考点。所述中点的位置可不依赖于对准开口的尺寸。
但是,对所述对准开口而言,也可以包括偏离圆形形状的形状。一个可能的示例为十字形形状。
所述模制体的所述凹部可以包括各种形状,通过所述凹部引线框架的对准开口是可见的,使得这可被用于对准。作为示例,例如圆形或椭圆形的圆整(round)的几何构型是可能的。这样的配置使得能够简单地产生所述光电子部件。作为示例,所述模制体可以借助于模制过程来产生。圆整的凹部使得能够实现在所述模制过程之后从模具的简单释放。
所述模制体可以包括暴露引线框架的另一凹部。在该凹部内,光电子半导体芯片可以被布置在引线框架上。
所述光电子半导体芯片可以是配置成产生光辐射的发光二极管(LED)芯片。在适当的情况下,用于辐射转换的转换元件可以被布置在所述半导体芯片上。
在另一实施例中,所述光电子部件包括多个光电子半导体芯片,例如其中的两个光电子半导体芯片。所述多个半导体芯片相对于所述对准开口可以相对应地包括限定的精确位置。所述多个半导体芯片可以在所述模制体的共同的凹部中被布置在引线框架上。所述多个半导体芯片可以被配置成产生或检测光辐射。在用于产生辐射的半导体芯片的配置中,用于辐射转换的专用的转换元件可以被布置在半导体芯片中的每一个上。
所述引线框架可以包括多个引线框架部段或被结构化成多个引线框架部段。所述多个引线框架部段或其一部分可以与彼此电隔离,并且经由所述模制体机械地连接。所述多个引线框架部段可以在所述光电子部件的后侧处形成连接面,利用所述连接面,所述部件可以被焊接到印刷电路板上。如上文所指出的,所述对准开口可以与引线框架的结构的其余部分一起产生,并且因此,与所述部件的后侧连接面一起产生。
所述对准开口可位于连接面的区域中。
所述对准开口可在仅形成用于对准开口的分开的引线框架部段处产生。但是,所述对准开口也可以产生在例如还用于承载和/或接触半导体芯片的引线框架部段处。为此,可以考虑以下配置。
在另一实施例中,所提供的是,所述引线框架包括第一引线框架部段和第二引线框架部段。光电子半导体芯片至少被布置在第一引线框架部段上。
对于上面提到的实施例,例如,可提供的是,所述光电子半导体芯片包括前侧接触部和后侧接触部,并且所述半导体芯片被布置在第一引线框架部段上。利用所述后侧接触部,所述半导体芯片可以被电气和机械地连接到第一引线框架部段。连接可以借助于经由例如焊料层(solderlayer)或导电粘合剂层的合适的连接来产生。所述半导体芯片的前侧接触部可以借助于例如形式为接合线(bondwire)的合适的连接结构来电连接到第二引线框架部段。
对所述光电子半导体芯片而言,还可以考虑其他配置。例如,半导体芯片可包括两个前侧接触部。在这种情况下,半导体芯片可以被布置在第一引线框架部段上,并且所述两个前侧接触部中的一个可以借助于连接结构电连接到第一引线框架部段。所述两个前侧接触部中的另一个可以借助于另一连接结构电连接到第二引线框架部段。所述连接结构可以接合线的形式存在。
此外,例如,所述光电子半导体芯片还可包括两个后侧接触部。在这种情况下,所述半导体芯片可以是所谓的倒装芯片(flip-chip)。在该配置中,半导体芯片可以被布置在第一引线框架部段和第二引线框架部段上。利用所述后侧接触部中的一个,半导体芯片可以被电气和机械地连接到第一引线框架部段,并且利用另一后侧接触部,半导体芯片可以被电气和机械地连接到第二引线框架部段。所述连接在每种情况下可借助于合适的连接层来产生,例如焊料层或导电粘合剂的层。
如果所述光电子部件包括多个光电子半导体芯片,则所述部件的引线框架可以包括适于所述多个光电子半导体芯片的若干引线框架部段或用于所述多个半导体芯片的多个第一和第二引线框架部段。每个半导体芯片可以被布置在至少一个引线框架部段上,并且以上述方式电连接到两个引线框架部段。
可以提供的是,对准开口形成在第一引线框架部段和第二引线框架部段中的一个处,或形成在多个第一引线框架部段和多个第二引线框架部段中的一者处。
此外,可设想引线框架包括另一引线框架部段,在所述另一引线框架部段处形成对准开口。在该配置中,可以考虑在将所述光电子部件焊接到印刷电路板上的过程期间不将所述另一引线框架部段用于焊接。
在另一实施例中,引线框架包括多个对准开口。可以在所述部件的所有的所述多个对准开口的基础上执行上面提到的对准过程,例如一个或多个光电子半导体芯片在引线框架上的对准,所述光电子部件在印刷电路板上的对准和/或另一部件部分或辅助光学单元相对于所述部件的对准。作为结果,对准过程在每种情况下可以以高的精度和可靠性来执行。例如,所述引线框架的所述多个对准开口可以各自是圆形的。此外,例如,所述部件的引线框架可形成有三个对准开口。
在包括多个对准开口的光电子部件的配置中,上面相对于(单个)对准开口来描述的特征和细节可类似地适用。此外,所述多个对准开口中的一部分或全部可以被设置在不同的引线框架部段上。所述多个对准开口中的一部分或全部也可以被形成在共同的引线框架部段处。此外,对多个对准开口而言,相应地专用的暴露凹部可以形成在所述模制体中,或者,对所述多个对准开口中的一部分或全部而言,共同的凹部可以被设置在所述模制体中。
在另一实施例中,所述引线框架为通过蚀刻形成的引线框架。在蚀刻的过程中,所述对准开口(或多个对准开口)可以与引线框架的结构的其余部分一起产生。作为结果,所述对准开口(或多个对准开口)可以被限定,并且由此,以高精度定位在引线框架处。
所述光电子部件可以包括另外的部件部分。作为示例,其内可布置至少一个半导体芯片的所述模制体的凹部可用灌封料(pottingcompound)来填充。这可以是反射性灌封料。所述凹部可以按照如下方式用反射性灌封料来填充,即:仅暴露所述至少一个半导体芯片的前侧或布置在其上的至少一个转换元件的前侧。作为结果可实现的是,在配置成发光的所述部件的操作期间,光发射仅经由所述前侧(或多个前侧)发生。
依据本发明的另一方面,提出了一种用于产生光电子部件的方法。所述部件包括上述构造或依据上文所述的一个或多个配置的构造。所述方法包括提供引线框架。所提供的引线框架包括对准开口。此外,所述方法还包括形成连接到所述引线框架的模制体。所述模制体包括凹部,通过所述凹部在所述对准开口的区域中暴露所述引线框架。此外,所述方法还包括将光电子半导体芯片布置在所述引线框架上。
依据所述方法产生的光电子部件可以证明从多个观点来看是有利的。所述对准开口和所述光电子半导体芯片相对于彼此可以包括精确的位置。因此,基于所述对准开口,可以以半导体芯片在印刷电路板上的预定的位置来执行所述部件在印刷电路板上的精确安装。借助于所述对准开口,此外还可以例如以相对于半导体芯片的高精度来定位另一部件部分,例如辅助光学单元。
在所述方法的一个可能的实施例中,当在引线框架上布置光电子半导体芯片时,引线框架的对准开口被用于使光电子半导体芯片对准。如果如上所指出的,所述对准开口也在将所述光电子部件布置在印刷电路板上时和在定位另一部件部分或辅助光学单元时被使用,则以这种方式可使得可获得最短的可能公差链。
在所述方法的另一实施例中,提供引线框架包括提供金属初始层并且结构化所述金属初始层。作为结果产生的引线框架可包括多个引线框架部段。对准开口在所述结构化期间形成。作为结果,所述对准开口可以以高精度限定在引线框架处。
这例如涉及一种可能的配置,其中,结构化包括所述金属初始层的前侧和后侧蚀刻。在这种情况下,所述对准开口通过后侧蚀刻形成。所述引线框架的后侧连接面可以通过所述后侧蚀刻同时地形成,利用所述后侧连接面,所述部件可以被焊接到印刷电路板上。因此,所述对准开口可以相对于连接面以精确的位置产生。
提供和/或结构化所述引线框架还可以替代性地以其他方式来执行。作为示例,所述金属初始层的机械结构化是可能的,其中,例如可以使用例如冲压和/或压花(embossing)之类的过程。以这种方式,所述对准开口也可与引线框架的结构的其余部分一起形成,并且因此,与引线框架的后侧连接面一起形成。
在结构化之后,此外还可以执行利用金属涂层来涂覆引线框架的过程。例如,所述涂层可以通过电化学沉积或电镀来产生。由于所述涂层,引线框架可适于焊接和连接接合线。例如,对于由铜构成的金属初始层,可以考虑形成所述涂层。所述涂层可以包括例如由Ni、Pd、Au构成的层堆叠。
形成所述模制体可以包括绕结构化的引线框架注射模制由塑料材料构成壳体混合物(housingcompound)或模塑料(compoundcomposed)。为此可以执行模制过程。在该配置中,引线框架和模塑料的布置结构可以是所谓的预成型壳体(premoldhousing)。
上面关于所述光电子部件所说明的另外的特征和细节同样可以被用于所述产生方法中。例如,可以提供具有多个对准开口的引线框架,使得基于所述部件的多个对准开口可以执行精确的对准。此外,所述部件可被实现为具有多个光电子半导体芯片。所述模制体可以按照如下方式形成,即:所述模制体包括暴露引线框架的另一凹部,在所述另一凹部内,一个或多个半导体芯片可以被布置在引线框架上。所述另一凹部可用灌封料来填充,例如用反射性灌封料。
对于所述方法,此外还关注以如下方式来执行所述方法的可能性,即:产生包括多个光电子部件的连续的组装件(continuousassemblage),所述多个光电子部件各自包括至少一个光电子半导体芯片。在这种情况下,引线框架可设有分配给单个部件的多个对准开口。在每种情况下,可给部件分配一个或多个对准开口。此外,所述模制体可以被产生为具有用于对准开口和用于半导体芯片的多个凹部。在产生连续的组装件之后,所述组装件可以被单件化(singulate)成分开的光电子部件。
在组装件中的多个光电子部件的并行生产期间,引线框架可设有分配给所有的所述部件用于限定半导体芯片的位置的附加的对准结构。这样的全局或通用的对准结构同样可以以引线框架中的开口的形式存在。通用对准结构可以与个别地分配给所述部件的对准开口一起形成,其结果是,这些部件可以相对于彼此以小的允许偏差来定位。在引线框架上布置半导体芯片可以使用通用对准结构来执行。由于所述通用对准结构和个别的对准开口相对于彼此可以精确地定位,因此以这种方式,半导体芯片相对于所述部件的个别对准开口也可以采用精确的位置。在单件化(singulation)期间,不仅所述部件可以被分离,而且所述组装件的具有通用对准结构的部分也可以与所述部件分离。因为半导体芯片和所述部件的对准开口相对于彼此可以精确地定位,所以所述对准开口可以在精确对准的背景下使用。
可替代地,可以借助于所述部件的个别对准开口来执行在引线框架上布置半导体芯片的过程。以这种方式可以排除形成具有通用对准结构的引线框架的过程。
除了例如在明确的相关或不相容的替代方案的情况下,可以个别地或替代性地按照彼此的任何期望的组合来采用上面所解释的和/或在从属权利要求中表示的本发明的有利的实施例和改进方案。
本发明的上述性质、特征和优点以及实现它们的方式结合对示例性实施例的以下描述将变得更清楚并且将更清楚地理解,所述示例性实施例结合附图来更详细地解释,在附图中:
图1示出了在引线框架的分开的部段中具有对准开口的光电子部件的侧视图;
图2示出了图1的光电子部件的前侧的平面图图示;以及
图3示出了另一光电子部件的侧视图,其中,对准开口形成在设置用于承载半导体芯片的引线框架的部段中。
可表面安装的光电子部件的可能的实施例参照以下附图来描述。它们被配置成使得能够以高的精度和可靠性来对准。例如,这包括在印刷电路板上的精确安装。另一示例是辅助光学单元的精确布置。
附图中示出和下面描述的实施例可以借助于从半导体技术以及从光电子部件的制造已知的过程来产生。也可使用在该领域中惯用的材料,并且因此,将仅部分地论述它们。以相同的方式,可以设想的是,在所示和所述的部件部分旁边,在所述部件中可存在另外的部件部分和结构。此外,还要指出的是,附图仅具有示意性的性质并且未按比例绘制。在此意义上,附图中所示的部件部分和结构可以用扩大的尺寸或减小的尺寸示出,以便提供更好的理解。
图1示出了可表面安装的光电子部件100的示意性侧视图。图2中示出了部件100的前侧的示意性平面图图示。以所谓的封装(package)的形式实现的SMT部件100包括用于产生光辐射的两个光电子半导体芯片150和用作壳体的载体。所述载体包括金属的引线框架110,其具有绕它注射模制的壳体或模制体140。
金属的引线框架110包括多个引线框架部段111、112、113、114、115、116、117。如图2中所示,引线框架部段111、112、113、114、115、116、117部分地被模制体140(和半导体芯片150)掩盖。引线框架部段111、112、113、114、115、116、117可以与彼此电隔离,并且经由模制体140机械地连接。
四个引线框架部段111、112、114、115用于承载和电连接两个半导体芯片150(参见图2)。在平面图中为圆形的对准开口130在每种情况下形成在其他三个引线框架部段113、116、117处。在精确对准方面可以采用部件100的三个对准开口130。这可以利用如下事实,即:对准开口130相对于在产生部件100期间用于确定或限定半导体芯片150在部件100中的位置的结构可包括最小的允许偏差。下面进一步更加详细地描述这方面的另外的细节。
存在于图2中的部件100的左手侧的区域中的三个引线框架部段111、112、113的配置从图1中的一侧被示意性地示出。引线框架部段111、112、113在部件100的后侧处终止于与模制体140齐平,并且在该区域中形成暴露的连接面125(焊盘)。此外,引线框架部段111、112、113以阶梯状的方式侧向地形成在边缘处,并且包括边缘的或在边缘周向延伸的开孔119。该结构使得模制体140能够互相啮合在引线框架110上,并且因此,使得能够实现机械固定的连接。模制体140或其局部区域在边缘以及在开孔119的区域中邻接引线框架部段111、112、113,如图1中所示,并且还可以覆盖引线框架部段111、112、113在前侧上边缘处的一部分。在其他引线框架部段114、115、116、117中也存在类似的配置(边缘阶梯状形状,暴露的连接面125等),所述其他引线框架部段未从该侧示出。经由引线框架部段111、112、113、114、115、116、117的连接面125,引线框架110、并且因此部件100可以被焊接到印刷电路板(未图示)上。
如图2中所示,模制体140包括四个凹部141、143、146、147,其结果是,引线框架部段111、112、113、114、115、116、117在与后侧相对的前侧处部分地暴露。相对于设有对准开口130的三个引线框架部段113、116、117,模制体140包括三个相关联的凹部或腔143、146、147(也参见图1针对引线框架部段113)。凹部143、146、147包括在平面图中圆整的或椭圆形的几何构型。通过凹部143、146、147,引线框架部段113、116、117在对准开口130的区域中暴露。以这种方式,对准开口130在前侧或芯片侧处是可见的,并且可被用于对准。
经由另一凹部141,用于承载和连接半导体芯片150的引线框架部段111、112、114、115在前侧上部分地暴露。与其他凹部143、146、147相比,凹部141在平面图中包括更复杂的轮廓。凹部141包括暴露引线框架部段111、114的矩形的局部区域,以及沿其他引线框架部段112、115的方向(即,在图2中向上)延伸并且暴露引线框架部段112、115的两个局部区域。
参照图1,变得清楚的是,设置用于半导体芯片150中的一个的引线框架部段111、112经由模制体140的凹部141在前侧上暴露。此外,图1还示出了连接到引线框架部段111、112的模制体140的局部区域241存在于凹部141的区域中,并且存在于邻接引线框架部段111、112或在引线框架部段111、112之间的区域中。模制体140的局部区域241包括比模制体140围绕凹部141的部分小的高度或层厚度。
模制体140在凹部141的区域中的具有相同的(较小的)层厚度的类似的局部区域242也存在于其他引线框架部段114、115之间,并且被连接到引线框架部段114、115(仅在图2中示出)。模制体140的局部区域241、242在平面图中包括不同的轮廓。
如另外在图2中示出的,模制体140的另一局部区域243位于引线框架110的引线框架部段111、114之间。模制体140的局部区域243包括在平面图中细的条形轮廓。局部区域243在前侧上可以终止于与引线框架部段111、114齐平。
部件100的光电子半导体芯片150被配置成产生光辐射。如图2中所示,用于辐射转换的层状的转换元件155被布置在半导体芯片150中的每一个上。转换元件155可以借助于辐射透射式的粘合剂(radiation-transmissiveadhesive)来固定在半导体芯片150上。光电子半导体芯片150可以是发光二极管芯片。半导体芯片150可以是表面发射器,其通过薄膜技术产生,并且其中,所产生的辐射的相当大的部分可以经由前侧面(发光侧)发出,并且由此,可以被耦接到布置在该位置处的转换元件155中。
光电子半导体芯片150可以按照惯用的方式产生,并且包括部件部分(未示出),例如具有用于产生辐射的活性区(activezone)的半导体层序列。此外,半导体芯片150在每种情况下还包括后侧接触部和前侧接触部,经由所述后侧接触部和所述前侧接触部,用于产生辐射的电能可以被供给到半导体芯片150。所述后侧接触部用于将半导体芯片150布置在引线框架110上。图2中所示的前侧接触部作为用于连接接合线159的接合焊盘(bondpad)而存在。
图1从一侧示出了半导体芯片150中的一个(在图2中的左侧上)的接触。相关的半导体芯片150在前侧上被布置在引线框架部段111上。在这种情况下,半导体芯片150的后侧接触部借助于连接层158电气和机械地连接到引线框架部段111。连接层158例如为焊料层或导电粘合剂的层。半导体芯片150的前侧接触部借助于接合线159连接到引线框架部段112。接合线159在模制体140的局部区域241之上延伸。
类似的状态对于两个半导体芯片150中的另一个(参见图2中的右侧上)也存在。该半导体芯片150被布置成在引线框架部段114上具有相关联的后侧接触部。此外,半导体芯片150的前侧接触部借助于另一接合线159连接到引线框架部段115。接合线159在模制体140的另一局部区域242之上延伸。
布置在半导体芯片150上的前侧上的转换元件155各自在角部处包括开孔,如图2中所示。以这种方式,形成在半导体芯片150的角部处的半导体芯片150的前侧接触部是可自由地接近的,以便与接合线159接触。
半导体芯片150以主要方式产生的光辐射可以借助于转换元件155来至少部分地转换。例如,半导体芯片150所发射的主要光辐射可为蓝光辐射。借助于转换元件155,主要光辐射可以被至少部分地转换成一个其他的或多个其他的波长范围中的一个或多个光辐射,例如在绿至红的光谱范围中。以这种方式,可以产生具有期望的颜色的光辐射,例如白光辐射,所述光辐射可通过转换元件155来发射。在该配置中,部件100例如可以被用在机动车的前大灯中。
此外,还可以考虑以如下方式来形成光电子部件100,即:仅经由转换元件155的前侧来发射辐射。这可以通过用反射性灌封料160填充的模制体140的凹部141来实现,如基于图1中的虚线所示。灌封料160可以包括辐射透射式的基本材料(例如,有机硅)和包含在其中的反射性粒子(例如,TiO2粒子)。半导体芯片150和转换元件155以如下方式被灌封料160围绕,即:仅转换元件155的前侧是暴露的。灌封料160一直延伸到转换元件155的前侧看,并且也存在于半导体芯片150和转换元件155之间。
关于图1,要指出的是,与图1中所选的图示不同,在凹部141外的模制体140可包括较大的厚度。在这种情况下,模制体140可凸出到转换元件155的前侧之外,并且因此,凸出到灌封料160之外。
下面描述一种用于产生光电子部件100的可能的制造方法。所述方法涉及形成包括多个相同类型的部件100的连续的组装件,所述连续的组装件随后被单件化分割。要指出的是,将不会再次详细描述关于所述部件的个别部件部分和结构的上文已提到的方面。替代的是,对上面的描述进行参考。
在所述方法中,提供了由铜构成的金属初始层。所述初始层被结构化为引线框架110。对于待生产的部件100中的每一个,结构化的引线框架110包括引线框架部段111、112、113、114、115、116、117,以及用于将引线框架部段111、112、113、114、115、116、117保持在一起的连接结构(未图示)。在这种情况下,不同的部件100的引线框架部段111、112、113、114、115、116、117以合适的方式来连接。
所述结构化通过金属初始层的前侧和后侧蚀刻来执行。参照图1来说明的引线框架部段111、112、113、114、115、116、117的具有开孔119的侧向的阶梯状形状以这种方式产生。焊接或连接面125的形状通过后侧蚀刻来限定。
在引线框架部段113、116、117的情况下,凹陷部135通过前侧蚀刻形成(参见图1针对引线框架部段113)。前侧凹陷部135可以是矩形的(参见图2)。前侧凹陷部135包括比对准开口130大的侧向尺寸。对准开口130通过后侧蚀刻形成,并且因此,与后侧连接面125一起形成。以这种方式,对准开口130可以相对于连接面125以精确的位置产生。
结构化的引线框架110可以包括设有全局或通用的对准结构(未图示)的一个或多个另外的部段(例如,在边缘处)。所述通用对准结构同样可以以开口的形式存在,并且通过后侧蚀刻来产生。以这种方式,通用对准结构和与单个部件100相关联的(在每种情况下为三个)对准开口130可以精确地并且相对于彼此以小的允许偏差来定位。
在结构化之后,由铜构成的引线框架110通过电镀设有金属涂层(未图示)。这用于确保引线框架110适于接合线159的焊接和连接。所述涂层可以是由Ni、Pd、Au构成的层堆叠。
之后,产生连接到引线框架110的模制体140。为此执行模制过程,在模制过程中,由合适的绝缘塑料材料构成的并且形成模制体140的模塑料或壳体混合物绕引线框架110注射模制成型。模制体140包括每个部件100四个凹部141、143、146、147,经由所述四个凹部141、143、146、147,引线框架110在前侧上部分地暴露。凹部143、146、147的椭圆形的或圆整的配置,而且同样,具有部分地圆整的角部或边缘的凹部141(参见图2)的椭圆形的或圆整的配置,使得能够实现在模制过程之后从模具的简单移除。
随后执行如下过程:例如,在引线框架110的引线框架部段111、114上布置光电子半导体芯片150;在半导体芯片150上布置转换元件155;连接接合线159;以及用灌封料160来填充凹部141。之后,连续的组装件被单件化分割成分开的光电子部件100。模制体140和引线框架110的引线框架110或连接结构在该过程中被分开。引线框架110的具有上面提到的通用对准结构的一个或多个部分同样被分离。
可以使用所述通用对准结构来执行在引线框架110上布置半导体芯片150的过程。由于所述通用对准结构相对于对准开口130精确地产生,因此用于每个部件100的对准开口130相对于相关联的半导体芯片150可以包括精确的位置,并且因此,相对于半导体芯片150的发光面或转换元件155的发光前侧面包括精确的位置。此性质使得能够实现所制造的部件100的精确对准。
此外,还可以直接使用个别地分配给单个部件100的对准开口130来执行在引线框架110上布置半导体芯片150的过程。以这种方式可实现的是,相对于彼此以高精度来定位对准开口130和半导体芯片150或发光面。这使得能够实现具有最短的可能公差链的对准。还可排除利用通用对准结构来形成引线框架110的过程。
在光电子部件100以这种方式来制造的情况下,相对于半导体芯片150包括精确的位置的对准开口130从多个观点来看可使得能够实现精确的对准。
作为示例,可以为执行印刷电路板的填入提供具有基于三个对准开口130(未图示)的高精度的光电子部件100。待填入的印刷电路板包括对应于焊盘(solderingpad)125的接触焊盘(landingpads)。为了安装,印刷电路板的接触焊盘可设有或印有焊料。部件100可通过连接面125放置到印刷电路板上,并且在回流焊接过程中可以电气和机械地连接到印刷电路板。精确的定位可以通过部件100来实现,所述部件100使用对准开口130来精确地放置到印刷电路板上,并且在焊接过程期间被固定。以这种方式,半导体芯片150和部件100的发光面可以以高精度在印刷电路板上采用预定的位置。
对精确的对准而言,对准开口130的圆形形状也可证明是有利的。这是因为对准开口130的中点可被用于对准。对准开口130的中点的位置不依赖于相关的对准开口130的尺寸。以这种方式可实现的是,对准开口130的生产决定(production-dictated)的尺寸偏差对精确对准没有或具有可忽略的影响。
此外,对准开口130还可以被用于固定包括引线框架130和模制体140的壳体,并且因此,将部件100固定印刷电路板上。作为示例,为了固定的目的,可以使用螺钉、销或可插入到对准开口130中的其他固定装置(未图示)。
根据应用,可以考虑将光电子部件100与设置在部件100的下游的辅助光学单元(未图示)结合。例如,所述辅助光学单元可以包括透镜和/或反射镜。借助于对准开口130,可以相对于半导体芯片150,并且因此,相对于发光面,以高精度来布置辅助光学单元。例如,辅助光学单元可以被布置在部件100、印刷电路板或某一其他部件部分上。
此外,对准开口130和经由其暴露对准开口130的模制体140的凹部113、116、117还可以被用于使辅助光学单元在光电子部件100处机械地对准和/或将它固定到部件100。为此,例如,可以被插入到凹部113、116、117中或插入到对准开口130中的对准销或其他结构可以被设置在辅助光学单元处。
光电子部件100可以按照如下方式如上所述产生,即:使引线框架部段111、112、113、114、115、116、117彼此分离。作为结果,对于将部件100焊接到印刷电路板上,可以仅使用四个引线框架部段111、112、114、115的焊盘125,所述四个引线框架部段111、112、114、115被用于承载和电连接两个半导体芯片150。与之相比,对于设有对准开口130或其焊盘125的其他三个引线框架部段113、116、117,可以排除这样的使用。
可以实现一种部件,其中,与部件100不同,引线框架部段被部分地结合或连接到彼此。
为了说明这样的变体,图3示出了另一光电子部件101的示意性侧视图。部件101构成上文所说明的部件100的修改方案。因此,下面将不会再次详细描述相对应的特征以及相同和相同地作用的部件部分、可能的生产等。关于这些的细节,替代性地请参考上文的描述。此外,要指出的是,部件101在平面图中可以包括与图2类似的形状。
在图3中的部件101的情况下,引线框架部段111被实施为使得与部件100相比它较大,并且附加地包括对准开口130。这里,引线框架部段111也用于承载半导体芯片150。部件101的引线框架部段111对应于在部件100的情况下分开地存在的部段111、113的结合。此外,部件111还包括用于连接接合线159的引线框架部段112。
例如,部件101的引线框架部段111可以以平面部段的形式存在。此外,可以考虑以如下方式来形成部件101,即:引线框架部段111包括用于承载半导体芯片150的第一局部部段和具有对准开口130的第二局部部段。这两个局部部段可以借助于合适的连接结构来连接,所述连接结构仅在图3中所示的区域中示出。这样的配置也可以适用于部件101的另外的引线框架部段。
在这方面要指出的是,如部件100一样,部件101可以包括另外的引线框架部段,例如用于另一半导体芯片150(参见图2)的部段114、115。在这种情况下,部件101的引线框架部段115可以按照部件100的部段115、117的连接的配置或结合的形式来实现,和/或引线框架部段114可以按照部段114、116的连接的配置或结合的形式来实现。
参照附图所说明的实施例构成了本发明的优选实施例或示例性实施例。除所述和所描绘的实施例之外,可包括特征的另外的修改和/或组合的另外的实施例是可预期的。例如,可以使用其他材料来代替上文所指示的材料,以及通过其他指示来替代关于光辐射的颜色的上文的指示。
在另一可能的应用中,可以实现包括仅一个光电子半导体芯片的部件,或者包括多于两个光电子半导体芯片的部件。
对于对准开口,也可考虑其他数量。因此,部件可以被实现为具有少于或多于三个对准开口。仅包括一个对准开口的部件的配置也是可能的。
此外,在这方面,还关注形成具有偏离圆形形状的结构的一个或多个对准开口的可能性。一个可能的示例为在平面图中为十字形的对准开口。
此外,还可以实现如下部件,即:其中,使用其他半导体芯片来代替半导体芯片150。例如,它们包括具有两个前侧接触部的半导体芯片或具有两个后侧接触部的半导体芯片。具有两个前侧接触部的半导体芯片可以被布置在引线框架部段上,并且一个前侧接触部可以借助于接合线连接到相同的引线框架部段。另一个前侧接触部可以借助于另一接合线连接到另一引线框架部段。具有两个后侧接触部的半导体芯片可以被布置成在两个引线框架部段上具有后侧接触部。所述后侧接触部可以借助于相对应的连接层电气和机械地连接到相关联的引线框架部段。
另一可能的修改方案为包括配置成检测或吸收光辐射的至少一个光电子半导体芯片的部件。
对于生产方法,也可以考虑修改方案。例如,可以通过机械地结构化金属初始层来提供引线框架。例如,在这种情况下可以使用例如冲压和/或压花之类的过程。以这种方式,也可以与引线框架的结构的其余部分一起形成对准开口(以及,在适当的情况下,通用对准结构)。
此外,还关注上述部件及其可能的修改方案也可被用于不同于汽车行业的领域中的可能性。例如,用在投影仪中是可能的。为此,例如,可以考虑形成包括用于产生不同颜色的光辐射(例如,RGB,即,红、绿和蓝)的多个半导体芯片或三个半导体芯片的部件。在这种情况下,可以不使用转换元件,或者一个或多个转换元件可以仅被布置在一个或多个个别的半导体芯片上(例如,为了通过蓝色主要辐射的辐射转换来产生绿色的混合辐射)。在这样的配置中,也可以为精确对准而使用所述部件的引线框架中的(至少一个)对准开口,例如,用于将所述部件定位在印刷电路板上,以及相对于所述部件定位辅助光学单元。
尽管已借助于优选的示例性实施例更具体地图示并且详细地描述了本发明,不过本发明不受所公开的示例限制,并且本领域技术人员从其可得到其他变型,而不脱离本发明的保护范围。
附图标记列表
100、101部件
110引线框架
111、112引线框架部段
113、114引线框架部段
115、116引线框架部段
117引线框架部段
119开孔
125连接面
130对准开口
135凹陷部
140模制体
141、143凹部
146、147凹部
150半导体芯片
155转换元件
158连接层
159接合线
160灌封料
241、242局部区域
243局部区域
Claims (15)
1.一种光电子部件(100、101),包括引线框架(110)、连接到所述引线框架(110)的模制体(140)和布置在所述引线框架(110)上的光电子半导体芯片(150),其中,所述引线框架(110)包括对准开口(130),并且其中,所述模制体(140)包括凹部(143、146、147),通过所述凹部(143、146、147),所述引线框架(110)在所述对准开口(130)的区域中被暴露。
2.根据权利要求1所述的光电子部件,
其特征在于,所述光电子半导体芯片(150)被配置成产生光辐射。
3.根据前述权利要求中任一项所述的光电子部件,
其特征在于,所述对准开口(130)是圆形的。
4.根据前述权利要求中任一项所述的光电子部件,
其特征在于,所述引线框架(110)包括第一引线框架部段(111、114)和第二引线框架部段(112、115),其中,所述光电子半导体芯片(150)至少被布置在所述第一引线框架部段(111、114)上。
5.根据权利要求4所述的光电子部件,
其特征在于,所述对准开口(130)形成在所述第一引线框架部段(111、114)和所述第二引线框架部段(112、115)中的一个处。
6.根据权利要求4所述的光电子部件,
其特征在于,所述引线框架(110)包括另一引线框架部段(113、116、117),所述对准开口(130)在所述另一引线框架部段(113、116、117)处形成。
7.根据前述权利要求中任一项所述的光电子部件,
其特征在于,所述引线框架(110)包括多个对准开口(130)。
8.根据前述权利要求中任一项所述的光电子部件,
其特征在于,所述模制体(140)包括暴露所述引线框架(110)的另一凹部(141),在所述另一凹部内,所述光电子半导体芯片(150)被布置在所述引线框架(110)上。
9.根据前述权利要求中任一项所述的光电子部件,
其特征在于,所述引线框架(110)包括在所述光电子部件的后侧处构成连接面(125)的多个引线框架部段(111、112、113、114、115、116、117)。
10.根据权利要求9所述的光电子部件,
其特征在于,所述对准开口(130)位于连接面(125)的区域中。
11.一种用于产生根据前述权利要求中任一项所述的光电子部件的方法,包括以下方法步骤:
提供引线框架(110),其中,所述引线框架(110)包括对准开口(130);
形成连接到所述引线框架(110)的模制体(140),其中,所述模制体(140)包括凹部(143、146、147),通过所述凹部(143、146、147),所述引线框架(110)在所述对准开口(130)的区域中被暴露;以及
在所述引线框架(110)上布置光电子半导体芯片(150)。
12.根据权利要求11所述的方法,
其特征在于,当在所述引线框架(110)上布置所述光电子半导体芯片(150)时,所述引线框架(110)的对准开口(130)被用于使所述光电子半导体芯片(150)对准。
13.根据权利要求11或12所述的方法,
其特征在于,提供所述引线框架(110)包括提供金属初始层和结构化所述金属初始层,并且其中,所述对准开口(130)在所述结构化期间形成。
14.根据权利要求13所述的方法,
其特征在于,结构化包括所述金属初始层的前侧和后侧蚀刻,并且其中,所述对准开口(130)通过所述后侧蚀刻形成。
15.根据权利要求11至14中任一项所述的方法,
其特征在于,所述模制体(140)以如下方式形成,即:所述模制体(140)包括暴露所述引线框架(110)的另一凹部(141),并且其中,所述光电子半导体芯片(150)在所述另一凹部(141)内被布置在所述引线框架(110)上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013225552.7 | 2013-12-11 | ||
DE102013225552.7A DE102013225552A1 (de) | 2013-12-11 | 2013-12-11 | Optoelektronisches Bauelement |
PCT/EP2014/077182 WO2015086665A1 (de) | 2013-12-11 | 2014-12-10 | Optoelektronisches bauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105794005A true CN105794005A (zh) | 2016-07-20 |
CN105794005B CN105794005B (zh) | 2019-06-21 |
Family
ID=52134134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480067839.5A Active CN105794005B (zh) | 2013-12-11 | 2014-12-10 | 光电子部件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9620694B2 (zh) |
CN (1) | CN105794005B (zh) |
DE (2) | DE102013225552A1 (zh) |
WO (1) | WO2015086665A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108574035A (zh) * | 2017-03-14 | 2018-09-25 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017104722A1 (de) * | 2017-03-07 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von seitenemittierenden Bauelementen und seitenemittierendes Bauelement |
DE102019104436A1 (de) * | 2019-02-21 | 2020-08-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils |
US11444227B2 (en) * | 2019-10-01 | 2022-09-13 | Dominant Opto Technologies Sdn Bhd | Light emitting diode package with substrate configuration having enhanced structural integrity |
DE102019127783A1 (de) * | 2019-10-15 | 2021-04-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauelement und verfahren zur herstellung eines solchen |
CN112897451B (zh) * | 2021-01-19 | 2023-12-22 | 潍坊歌尔微电子有限公司 | 传感器封装结构及其制作方法和电子设备 |
TWI820389B (zh) * | 2021-02-08 | 2023-11-01 | 隆達電子股份有限公司 | 發光元件封裝體、顯示裝置及製造顯示裝置的方法 |
DE102022112609A1 (de) | 2022-05-19 | 2023-11-23 | Ams-Osram International Gmbh | Gehäuse und leiterrahmeneinheit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1618133A (zh) * | 2001-11-19 | 2005-05-18 | 三洋电机株式会社 | 化合物半导体发光元件及其制造方法 |
CN1684284A (zh) * | 2004-02-25 | 2005-10-19 | 夏普株式会社 | 光半导体器件及采用该器件的电子装置 |
US20060220048A1 (en) * | 2005-03-30 | 2006-10-05 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and semiconductor light emitting unit |
CN101794856A (zh) * | 2009-01-30 | 2010-08-04 | 索尼公司 | 光学元件封装件及其制造方法 |
CN102104104A (zh) * | 2009-12-16 | 2011-06-22 | 光州Intops株式会社 | 发光二极管封装及其制造方法 |
JP2013077727A (ja) * | 2011-09-30 | 2013-04-25 | Toppan Printing Co Ltd | Led発光素子用リードフレーム基板 |
CN103367600A (zh) * | 2012-04-09 | 2013-10-23 | Lg伊诺特有限公司 | 发光灯 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100631903B1 (ko) | 2005-02-17 | 2006-10-11 | 삼성전기주식회사 | 고출력 led 하우징 및 그 제조 방법 |
US7675145B2 (en) * | 2006-03-28 | 2010-03-09 | Cree Hong Kong Limited | Apparatus, system and method for use in mounting electronic elements |
KR100880638B1 (ko) * | 2007-07-06 | 2009-01-30 | 엘지전자 주식회사 | 발광 소자 패키지 |
US9041042B2 (en) * | 2010-09-20 | 2015-05-26 | Cree, Inc. | High density multi-chip LED devices |
US7791089B2 (en) * | 2008-08-26 | 2010-09-07 | Albeo Technologies, Inc. | LED packaging methods and LED-based lighting products |
JP5217800B2 (ja) * | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
DE102010023815A1 (de) * | 2010-06-15 | 2011-12-15 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements |
EP2418700B1 (en) * | 2010-08-09 | 2017-11-01 | LG Innotek Co., Ltd. | Light emitting device |
JP2012124249A (ja) * | 2010-12-07 | 2012-06-28 | Toshiba Corp | Ledパッケージ及びその製造方法 |
DE102012207519A1 (de) * | 2012-05-07 | 2013-11-07 | Osram Opto Semiconductors Gmbh | Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung |
-
2013
- 2013-12-11 DE DE102013225552.7A patent/DE102013225552A1/de not_active Withdrawn
-
2014
- 2014-12-10 DE DE112014005652.9T patent/DE112014005652A5/de active Pending
- 2014-12-10 WO PCT/EP2014/077182 patent/WO2015086665A1/de active Application Filing
- 2014-12-10 CN CN201480067839.5A patent/CN105794005B/zh active Active
- 2014-12-10 US US15/102,904 patent/US9620694B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1618133A (zh) * | 2001-11-19 | 2005-05-18 | 三洋电机株式会社 | 化合物半导体发光元件及其制造方法 |
CN1684284A (zh) * | 2004-02-25 | 2005-10-19 | 夏普株式会社 | 光半导体器件及采用该器件的电子装置 |
US20060220048A1 (en) * | 2005-03-30 | 2006-10-05 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and semiconductor light emitting unit |
CN101794856A (zh) * | 2009-01-30 | 2010-08-04 | 索尼公司 | 光学元件封装件及其制造方法 |
CN102104104A (zh) * | 2009-12-16 | 2011-06-22 | 光州Intops株式会社 | 发光二极管封装及其制造方法 |
JP2013077727A (ja) * | 2011-09-30 | 2013-04-25 | Toppan Printing Co Ltd | Led発光素子用リードフレーム基板 |
CN103367600A (zh) * | 2012-04-09 | 2013-10-23 | Lg伊诺特有限公司 | 发光灯 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108574035A (zh) * | 2017-03-14 | 2018-09-25 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
CN108574035B (zh) * | 2017-03-14 | 2022-07-26 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
Also Published As
Publication number | Publication date |
---|---|
US9620694B2 (en) | 2017-04-11 |
DE112014005652A5 (de) | 2016-09-01 |
WO2015086665A1 (de) | 2015-06-18 |
CN105794005B (zh) | 2019-06-21 |
US20160308102A1 (en) | 2016-10-20 |
DE102013225552A1 (de) | 2015-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105794005A (zh) | 光电子部件 | |
EP2899762B1 (en) | Light emitting device package | |
US8901592B2 (en) | Optoelectronic component and method for producing it | |
US20170288108A1 (en) | Light-emitting diode device | |
CN111448673B (zh) | 光电子器件的制造 | |
US20140042471A1 (en) | Light-emitting apparatus and manufacturing method thereof | |
JP2009506556A (ja) | 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法 | |
EP2158617B1 (en) | Light emitting device package and manufacturing method thereof | |
CN109424911B (zh) | 灯具单元及车辆用灯具 | |
CN105322074A (zh) | 发光装置及其制造方法 | |
CN116210095A (zh) | 光电子半导体器件和制造方法 | |
CN108496250A (zh) | 多芯片组件的制造 | |
KR20130110212A (ko) | 다수의 반도체 소자를 제조하기 위한 제조 방법 | |
US20210336101A1 (en) | Optoelectronic Device and Method for Manufacturing Optoelectronic Devices | |
US20170092690A1 (en) | Led illuminator and method of making the same | |
KR20170106347A (ko) | 다수의 광전자 반도체 컴포넌트를 제조하기 위한 방법 및 광전자 반도체 컴포넌트 | |
US20230280021A1 (en) | Lighting device and a method of manufacturing a lighting device | |
US9876155B2 (en) | Optoelectronic component and method for the production thereof | |
US9461438B2 (en) | Housing for laser diodes and method for producing a housing | |
US11367813B2 (en) | Resin package and semiconductor light-emitting device | |
US20120106171A1 (en) | Led package structure | |
US11424226B2 (en) | Light-emitting device and method for producing a plurality of light-emitting devices | |
US10396259B2 (en) | Radiation-emitting semiconductor component and production method of a plurality of semiconductor components | |
JP7206505B2 (ja) | 発光装置及びその製造方法 | |
KR20120116595A (ko) | 발광다이오드 패키지의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |