CN105788785A - 一种低温漂大功率电阻及其制备方法 - Google Patents
一种低温漂大功率电阻及其制备方法 Download PDFInfo
- Publication number
- CN105788785A CN105788785A CN201410836614.3A CN201410836614A CN105788785A CN 105788785 A CN105788785 A CN 105788785A CN 201410836614 A CN201410836614 A CN 201410836614A CN 105788785 A CN105788785 A CN 105788785A
- Authority
- CN
- China
- Prior art keywords
- resistance
- sub
- thickness
- conductor
- slurry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Surface Heating Bodies (AREA)
- Resistance Heating (AREA)
Abstract
本发明适用于电子器件制造领域，提供了一种低温漂大功率电阻及其制备方法，该电阻包括：两引脚、基板、在基板上形成的两引脚导体、以及在基板上形成的第一子电阻；第一子电阻为矩形，其两短边分别与两引脚导体连接，且第一子电阻由具有第一厚度的电阻浆料膜完全覆盖在第一电阻区域以及具有第二厚度的电阻浆料膜部分叠加覆盖在具有第一厚度的电阻浆料膜上形成；引脚通过浸锡与引脚导体对应连接。本发明通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
Description
技术领域
本发明属于电子器件制造领域，尤其涉及一种低温漂大功率电阻及其制备方法。
背景技术
随着电子行业的迅猛发张，各种电子设备均趋于精确化设计，使得产品能够在各种环境下稳定、精确的工作，进而对电子元器件的温度特性也有这越来越高的要求。
电阻作为常用电子元件广泛应用于各种电子设备中，其中针对于不同电路可以选用不同类型的电阻，通常在全温度范围(-55℃～125℃)内或高电压(3000V)下，需要使用大功率高压电阻，现有的大功率高压电阻在全温度范围内(-55℃～125℃)的温度特性基本上都大于±100ppm/℃，在装机使用中会导致高压电源输出采样受温度影响波动较大，无法满足客户使用要求。
发明内容
本发明实施例的目的在于提供一种低温漂大功率电阻，旨在解决现有大功率电阻在全温度范围内的温度特性差的问题。
本发明实施例是这样实现的，一种低温漂大功率电阻，所述电阻包括：
两引脚、基板、在所述基板上形成的两引脚导体、以及在所述基板上形成的第一子电阻；
所述第一子电阻为矩形，其两短边分别与两引脚导体连接，且所述第一子电阻由具有第一厚度的电阻浆料膜完全覆盖在第一电阻区域以及具有第二厚度的电阻浆料膜部分叠加覆盖在具有第一厚度的电阻浆料膜上形成；
所述引脚通过浸锡与所述引脚导体对应连接。
本发明实施例的另一目的在于提供一种低温漂大功率电阻的制备方法，所述方法包括下述步骤：
在基板上形成两引脚导体；
在基板上的第一电阻区域刷涂导体浆料，形成具有第一厚度的电阻浆料膜；
对具有第一厚度的电阻浆料膜烘干、烧结；
在具有第一厚度的电阻浆料膜上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜；
对具有第二厚度的电阻浆料膜烘干、烧结，使得在所述第一电阻区域中，所述具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第一子电阻，所述第一子电阻为矩形，其两短边分别与两引脚导体连接；
插装两引脚，并通过浸锡使所述引脚与所述引脚导体对应连接。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
附图说明
图1a为本发明第一实施例提供的低温漂大功率电阻的俯视结构图；
图1b为本发明第一实施例提供的低温漂大功率电阻的侧视结构图；
图2为本发明第一实施例提供的低温漂大功率电阻中第一子电阻的侧视结构图；
图3为本发明第二实施例提供的低温漂大功率电阻的俯视结构图；
图4为本发明第三实施例提供的低温漂大功率电阻的方法流程图；
图5为本发明第四实施例提供的低温漂大功率电阻的方法流程图；
图6为本发明第五实施例提供的低温漂大功率电阻的方法流程图；
图7为本发明实施例提供的低温漂大功率电阻的温度系数曲线图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
以下结合具体实施例对本发明的实现进行详细描述：
图1a、图1b分别示出了本发明第一实施例提供的低温漂大功率电阻的俯视结构和侧视结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该低温漂大功率电阻包括：
引脚1a、引脚1b、基板2、在基板上形成的两引脚导体3a、3b，以及在基板上形成的第一子电阻4；
第一子电阻4为矩形，其两短边分别与两引脚导体1a、1b连接，且第一子电阻4由具有第一厚度的电阻浆料膜5完全覆盖在第一电阻区域以及具有第二厚度的电阻浆料膜6部分叠加覆盖在具有第一厚度的电阻浆料膜5上形成，第一子电阻4的侧视结构参见图2；
引脚1a、引脚1b分别通过浸锡与引脚导体3a、引脚导体3b对应连接。
优选地，片式无源电阻器件基板2的厚度A1范围为0.85mm-1.00mm。
在本发明实施例中，具有第二厚度的电阻浆料膜6所形成的图形优选采用对称的图形，以使电阻加电时发热均匀。
在本发明实施例中，通过在电阻图形中设置不同电阻浆料膜的厚度改善电阻的温度特性，可以通过两次或者更多次的刷涂，每次刷涂面积不同，进而实现不同区域具有不同厚度的电阻浆料膜，通过不同膜厚区域比例保证电阻在全温度范围内(-55℃～125℃)的温度特性都在±25ppm/℃以内，其具体温度特性参数参见图7，其中曲线1为采用整体两次印刷浆料所形成的电阻的温度系数曲线，曲线2为采用整体一次印刷浆料所形成的电阻的温度系数曲线，曲线3为本发明实施例提供的采用部分两次印刷浆料所形成的电阻的温度系数曲线，很明显可以看出，曲线3在-55℃～125℃的温度范围内温度系数的正负波动最小，温度特性最好。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
图3示出了本发明第二实施例提供的低温漂大功率电阻的俯视结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该低温漂大功率电阻还包括：
第二子电阻7、第三子电阻8和多个连接导体9；
第二子电阻7、第三子电阻8和连接导体9形成于基板2上，第二子电阻7、第三子电阻8均为矩形；
第一子电阻4的一短边与一引脚导体3a连接，第一子电阻4的另一短边与第二子电阻7的一边通过一连接导体9连接，第二子电阻7的相对一边通过另一连接导体9与第三子电阻8的一边连接，第三子电阻8的相对一边与另一引脚导体3b连接；
第一子电阻4与第二子电阻7成直角连接；
第二子电阻7与第三子电阻8成直角连接；
第二子电阻7由具有第一厚度的电阻浆料膜5完全覆盖在第二电阻区域以及具有第二厚度的电阻浆料膜6部分叠加覆盖在具有第一厚度的电阻浆料膜5上形成；
第三子电阻8由具有第一厚度的电阻浆料膜5完全覆盖在第三电阻区域以及具有第二厚度的电阻浆料膜6部分叠加覆盖在具有第一厚度的电阻浆料膜5上形成。
在本发明实施例中，具有第二厚度的电阻浆料膜6可以涂覆于多个子电阻中的任一具有第一厚度的电阻浆料膜5上，并且具有第二厚度的电阻浆料膜6所形成的图形优选采用对称的图形，以使电阻加电时发热均匀。
作为本发明一优选实施例，该低温漂大功率电阻还可以包括一防潮膜，防潮膜通过将防潮材料完全涂覆于形成引脚导体和子电阻后的基板上制成。
作为本发明一优选实施例，该基板2可以为三氧化二铝陶瓷基板，也可以为氧化铍陶瓷基板。
作为本发明一优选实施例，该电阻浆料膜5或6可以通过将电阻浆料采用丝网印刷技术刷涂形成；该电阻浆料可以选用氧化钌电阻浆料。
在本发明实施例中，第一厚度优选为为10-20微米，特别是16微米；第二厚度优选为10-20微米，特别是16微米，并且，上述厚度均指干膜厚度。
在本发明实施例中，由于产品尺寸有限制，所以电阻要做成弯曲的才能够达到规定的阻值。而弯曲部分也做成电阻的话会不稳定，所以将电阻分解为多个子电阻串联，每个电阻都是规则的矩形，并通过连接导体连接。
能够想到的，子电阻的数量并不限于实施例中的数量，当电阻的尺寸要求更大时，可以采用更多个子电阻通过连接导体串联，此处并不限定子电阻的数量。
本发明实施例提供的低温漂大功率电阻可以适用于各种电路，尤其适用于高压电源的采样电路，应用本发明实施例提供的低温漂大功率电阻的高压电源的采样电路，在军温范围(-55℃～125℃)内使用，能够降低高压电源输出电压温度漂移率，具有高耐压、低温漂、体积小等特点。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
图4示出了本发明第三实施例提供的低温漂大功率电阻的制备方法的流程示意，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，结合图1a、图1b，该低温漂大功率电阻的制备方法包括下述步骤：
在步骤S101中，在基板2上形成两引脚导体3a、3b；
在步骤S102中，在基板2上的第一电阻区域刷涂导体浆料，形成具有第一厚度的电阻浆料膜5；
在步骤S103中，对具有第一厚度的电阻浆料膜5烘干、烧结；
在步骤S104中，在具有第一厚度的电阻浆料膜5上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜6；
在步骤S105中，对具有第二厚度的电阻浆料膜6烘干、烧结，使得在第一电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第一子电阻4，第一子电阻4为矩形，其两短边分别与两引脚导体3a、3b连接；
在步骤S106中，插装两引脚1a、1b，并通过浸锡使引脚1a、1b与引脚导体3a、3b对应连接。
优选地，片式无源电阻器件基板2的厚度A1范围为0.85mm-1.00mm。
在本发明实施例中，具有第二厚度的电阻浆料膜6所形成的图形优选采用对称的图形，以使电阻加电时发热均匀。
在本发明实施例中，通过在电阻图形中设置不同电阻浆料膜的厚度改善电阻的温度特性，可以通过两次或者更多次的刷涂，每次刷涂面积不同，进而实现不同区域具有不同厚度的电阻浆料膜，通过不同膜厚区域比例保证电阻在全温度范围内(-55℃～125℃)的温度特性都在±25ppm/℃以内，其具体温度特性参数参见图7。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
图5示出了本发明第四实施例提供的低温漂大功率电阻的制备方法的流程示意，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，结合图1a、图1b，该低温漂大功率电阻的制备方法包括下述步骤：
在步骤S201中，在基板2上形成两引脚导体3a、3b和多个连接导体；
在步骤S202中，在基板2上的第一、第二、第三电阻区域刷涂导体浆料，分别形成具有第一厚度的电阻浆料膜5；
在步骤S203中，对第一、第二、第三电阻区域中的具有第一厚度的电阻浆料膜5烘干、烧结；
在步骤S204中，分别对第一、第二、第三电阻区域中的具有第一厚度的电阻浆料膜5上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜6；
在步骤S205中，对第一、第二、第三电阻区域中的具有第二厚度的电阻浆料膜6烘干、烧结，使得在第一电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第一子电阻4，使得在第二电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第二子电阻7，在第三电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第三子电阻8，第一、第二、第三子电阻为矩形，第一子电阻4的一短边与一引脚导体3a连接，第一子电阻4的另一短边与第二子电阻7的一边通过一连接导体9连接，第二子电阻7的相对一边通过另一连接导体9与第三子电阻8的一边连接，第三子电阻8的相对一边与另一引脚导体3b连接，第一子电阻4与第二子电阻7成直角连接，第二子电阻7与第三子电阻8成直角连接；
在步骤S206中，插装两引脚1a、1b，并通过浸锡使引脚1a、1b与引脚导体3a、3b对应连接。
在本发明实施例中，由于产品尺寸有限制，所以电阻要做成弯曲的才能够达到规定的阻值。而弯曲部分也做成电阻的话会不稳定，所以将电阻分解为多个子电阻串联，每个电阻都是规则的矩形，并通过连接导体连接。
在本发明实施例中，具有第二厚度的电阻浆料膜6可以涂覆于多个子电阻中的任一具有第一厚度的电阻浆料膜5上，并且具有第二厚度的电阻浆料膜6所形成的图形优选采用对称的图形，以使电阻加电时发热均匀。
本发明实施例提供的低温漂大功率电阻可以适用于各种电路，尤其适用于高压电源的采样电路，应用本发明实施例提供的低温漂大功率电阻的高压电源的采样电路，在军温范围(-55℃～125℃)内使用，能够降低高压电源输出电压温度漂移率，具有高耐压、低温漂、体积小等特点。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
图6示出了本发明第五实施例提供的低温漂大功率电阻的制备方法的流程示意，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，结合图1a、图1b，该低温漂大功率电阻的制备方法包括下述步骤：
在步骤S301中，在基板2上形成两引脚导体3a、3b和多个连接导体；
在步骤S302中，在基板2上的第一、第二、第三电阻区域刷涂导体浆料，分别形成具有第一厚度的电阻浆料膜5；
在步骤S303中，对第一、第二、第三电阻区域中的具有第一厚度的电阻浆料膜5烘干、烧结；
在步骤S304中，分别对第一、第二、第三电阻区域中的具有第一厚度的电阻浆料膜5上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜6；
在步骤S305中，对第一、第二、第三电阻区域中的具有第二厚度的电阻浆料膜6烘干、烧结，使得在第一电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第一子电阻4，使得在第二电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第二子电阻7，在第三电阻区域中，具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第三子电阻8，第一、第二、第三子电阻为矩形，第一子电阻4的一短边与一引脚导体3a连接，第一子电阻4的另一短边与第二子电阻7的一边通过一连接导体9连接，第二子电阻7的相对一边通过另一连接导体9与第三子电阻8的一边连接，第三子电阻8的相对一边与另一引脚导体3b连接，第一子电阻4与第二子电阻7成直角连接，第二子电阻7与第三子电阻8成直角连接；
在步骤S306中，插装两引脚1a、1b，并通过浸锡使引脚1a、1b与引脚导体3a、3b对应连接；
在步骤S307中，将防潮材料完全涂覆于形成引脚导体3a、3b和第一、第二、第三子电阻后的基板2上形成防潮膜。
作为本发明一优选实施例，该基板2可以为三氧化二铝陶瓷基板，也可以为氧化铍陶瓷基板。
作为本发明一优选实施例，该电阻浆料膜5或6可以通过将电阻浆料采用丝网印刷技术刷涂形成；该电阻浆料可以选用氧化钌电阻浆料。
在本发明实施例中，第一厚度优选为为10-20微米，特别是16微米；第二厚度优选为10-20微米，特别是16微米，并且，上述厚度均指干膜厚度。
本发明实施例通过改进厚膜印刷工艺流程，调整电阻印刷膜层厚度，通过不同膜厚区域比例改善电阻在全温度范围内(-55℃～125℃)的温度特性，使电阻的温度特性远远小于市场现有产品，而且温度应用范围广，能够满足用户装机使用要求。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种低温漂大功率电阻，其特征在于，所述电阻包括：
两引脚、基板、在所述基板上形成的两引脚导体、以及在所述基板上形成的第一子电阻；
所述第一子电阻为矩形，其两短边分别与两引脚导体连接，且所述第一子电阻由具有第一厚度的电阻浆料膜完全覆盖在第一电阻区域以及具有第二厚度的电阻浆料膜部分叠加覆盖在具有第一厚度的电阻浆料膜上形成；
所述引脚通过浸锡与所述引脚导体对应连接。
2.如权利要求1所述的电阻，其特征在于，所述电阻还包括：
第二子电阻、第三子电阻和多个连接导体；
所述第二、第三子电阻和所述连接导体形成于所述基板上，所述第二、第三子电阻均为矩形；
所述第一子电阻的一短边与一引脚导体连接，所述第一子电阻的另一短边与所述第二子电阻的一边通过一连接导体连接，所述第二子电阻的相对一边通过另一连接导体与所述第三子电阻的一边连接，所述第三子电阻的相对一边与另一引脚导体连接；
所述第一子电阻与所述第二子电阻成直角连接；
所述第二子电阻与所述第三子电阻成直角连接；
所述第二子电阻由具有第一厚度的电阻浆料膜完全覆盖在第二电阻区域以及具有第二厚度的电阻浆料膜部分叠加覆盖在具有第一厚度的电阻浆料膜上形成；
所述第三子电阻由具有第一厚度的电阻浆料膜完全覆盖在第三电阻区域以及具有第二厚度的电阻浆料膜部分叠加覆盖在具有第一厚度的电阻浆料膜上形成。
3.如权利要求1或2所述的电阻，其特征在于，所述电阻还包括一防潮膜，所述防潮膜通过将防潮材料完全涂覆于形成引脚导体和子电阻后的基板上制成。
4.如权利要求1或2所述的电阻，其特征在于，所述基板为三氧化二铝陶瓷基板或氧化铍陶瓷基板；
所述电阻浆料膜通过将电阻浆料采用丝网印刷技术刷涂形成，所述电阻浆料为氧化钌电阻浆料。
5.如权利要求1或2所述的电阻，其特征在于，所述第一厚度为10-20微米，第二厚度为10-20微米。
6.一种低温漂大功率电阻的制备方法，其特征在于，所述方法包括下述步骤：
在基板上形成两引脚导体；
在基板上的第一电阻区域刷涂导体浆料，形成具有第一厚度的电阻浆料膜；
对具有第一厚度的电阻浆料膜烘干、烧结；
在具有第一厚度的电阻浆料膜上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜；
对具有第二厚度的电阻浆料膜烘干、烧结，使得在所述第一电阻区域中，所述具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第一子电阻，所述第一子电阻为矩形，其两短边分别与两引脚导体连接；
插装两引脚，并通过浸锡使所述引脚与所述引脚导体对应连接。
7.如权利要求6所述的方法，其特征在于，所述在基板上形成两引脚导体的步骤同时，所述方法还包括下述步骤：
在基板上形成多个连接导体；
所述在基板上形成两引脚导体的步骤之后、所述对具有第一厚度的电阻浆料膜烘干、烧结步骤之前，所述方法还包括下述步骤：
在基板上的第二、第三电阻区域刷涂导体浆料，分别形成具有第一厚度的电阻浆料膜；
所述在具有第一厚度的电阻浆料膜上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜的步骤具体为：
分别对所述第一、第二、第三电阻区域中的具有第一厚度的电阻浆料膜上的部分区域再次刷涂导体浆料，形成具有第二厚度的电阻浆料膜；
所述对具有第二厚度的电阻浆料膜烘干、烧结步骤之后，使得在所述第二电阻区域中，所述具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第二子电阻，在所述第三电阻区域中，所述具有第一厚度的电阻浆料膜和部分叠加覆盖的具有第二厚度的电阻浆料膜形成第三子电阻，所述第二、第三子电阻为矩形，所述第一子电阻的一短边与一引脚导体连接，所述第一子电阻的另一短边与所述第二子电阻的一边通过一连接导体连接，所述第二子电阻的相对一边通过另一连接导体与所述第三子电阻的一边连接，所述第三子电阻的相对一边与另一引脚导体连接，所述第一子电阻与所述第二子电阻成直角连接，所述第二子电阻与所述第三子电阻成直角连接。
8.如权利要求6或7所述的方法，其特征在于，所述插装两引脚，并通过浸锡使所述引脚与所述引脚导体对应连接的步骤之后，所述方法还包括下述步骤：
将防潮材料完全涂覆于形成引脚导体和子电阻后的基板上形成防潮膜。
9.如权利要求6或7所述的方法，其特征在于，所述基板为三氧化二铝陶瓷基板或氧化铍陶瓷基板；
所述电阻浆料膜通过将电阻浆料采用丝网印刷技术刷涂形成，所述电阻浆料为氧化钌电阻浆料。
10.如权利要求6或7所述的方法，其特征在于，所述第一厚度为10-20微米，第二厚度为10-20微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410836614.3A CN105788785B (zh) | 2014-12-26 | 2014-12-26 | 一种低温漂大功率电阻及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410836614.3A CN105788785B (zh) | 2014-12-26 | 2014-12-26 | 一种低温漂大功率电阻及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105788785A true CN105788785A (zh) | 2016-07-20 |
| CN105788785B CN105788785B (zh) | 2018-03-02 |
Family
ID=56389805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410836614.3A Active CN105788785B (zh) | 2014-12-26 | 2014-12-26 | 一种低温漂大功率电阻及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105788785B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108520811A (zh) * | 2018-03-14 | 2018-09-11 | 成都明杰科技有限公司 | 一种降低阻值变化率的高精度电阻 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525498A (zh) * | 2003-02-28 | 2004-09-01 | 广东风华高新科技集团有限公司 | 片式网络电阻器的制备方法及其制备的片式网络电阻器 |
| CN101211683A (zh) * | 2006-12-29 | 2008-07-02 | 深圳市振华微电子有限公司 | 一种温度系数可精确设定的电阻器及其制造方法 |
| CN102820111A (zh) * | 2012-08-23 | 2012-12-12 | 中国振华集团云科电子有限公司 | 片式膜固定电阻器及其制造方法 |
| CN202816523U (zh) * | 2012-08-06 | 2013-03-20 | 成都默一科技有限公司 | 双电阻层片式电阻器 |
| CN103714926A (zh) * | 2013-12-31 | 2014-04-09 | 中航电测仪器股份有限公司 | 一种箔式精密电阻及其制造方法 |
| CN104093224A (zh) * | 2014-06-11 | 2014-10-08 | 浙江西德斯电气有限公司 | 基于大功率厚膜电阻电路的加热板及其并联丝网印刷方法 |
-
2014
- 2014-12-26 CN CN201410836614.3A patent/CN105788785B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525498A (zh) * | 2003-02-28 | 2004-09-01 | 广东风华高新科技集团有限公司 | 片式网络电阻器的制备方法及其制备的片式网络电阻器 |
| CN101211683A (zh) * | 2006-12-29 | 2008-07-02 | 深圳市振华微电子有限公司 | 一种温度系数可精确设定的电阻器及其制造方法 |
| CN202816523U (zh) * | 2012-08-06 | 2013-03-20 | 成都默一科技有限公司 | 双电阻层片式电阻器 |
| CN102820111A (zh) * | 2012-08-23 | 2012-12-12 | 中国振华集团云科电子有限公司 | 片式膜固定电阻器及其制造方法 |
| CN103714926A (zh) * | 2013-12-31 | 2014-04-09 | 中航电测仪器股份有限公司 | 一种箔式精密电阻及其制造方法 |
| CN104093224A (zh) * | 2014-06-11 | 2014-10-08 | 浙江西德斯电气有限公司 | 基于大功率厚膜电阻电路的加热板及其并联丝网印刷方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108520811A (zh) * | 2018-03-14 | 2018-09-11 | 成都明杰科技有限公司 | 一种降低阻值变化率的高精度电阻 |
| CN108520811B (zh) * | 2018-03-14 | 2020-10-30 | 深圳市吉利通电子有限公司 | 一种降低阻值变化率的高精度电阻 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105788785B (zh) | 2018-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576050B (zh) | 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板 | |
| CN106816312B (zh) | 多层陶瓷电子组件及其制造方法 | |
| CN103377826B (zh) | 多层陶瓷电子元件及其制造方法 | |
| US20150116896A1 (en) | Monolithic ceramic capacitor | |
| US20140262463A1 (en) | Embedded multilayer ceramic electronic component and printed circuit board having the same | |
| US8902039B2 (en) | Non-linear resistive element | |
| US10186475B2 (en) | Insulated busbar, insulated busbar fabrication method, and electronic apparatus | |
| KR102107030B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| CN106158314A (zh) | 芯片型线圈组件及其制造方法 | |
| CN105702453A (zh) | 层叠陶瓷电容器 | |
| CN105761933A (zh) | 多层陶瓷电子组件 | |
| CN105788785A (zh) | 一种低温漂大功率电阻及其制备方法 | |
| US8451085B1 (en) | Co-fired multi-layer stack chip resistor and manufacturing method | |
| CN104835644A (zh) | 脱模薄膜以及使用了其的层叠陶瓷电子部件的制造方法 | |
| US10642363B1 (en) | Tactile feedback module, method for making same, and touch device | |
| TWM618287U (zh) | 多層式壓敏電阻 | |
| US20140376151A1 (en) | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby | |
| TWI626754B (zh) | 用於提升介電常數的薄膜電容器及其製作方法 | |
| CN105702454A (zh) | 层叠陶瓷电容器 | |
| JP2016152300A (ja) | コンデンサモジュール | |
| TWI810594B (zh) | 多層式壓敏電阻及其製作方法 | |
| JP2015156406A (ja) | バリスタおよびその製造方法 | |
| JP5915567B2 (ja) | チップ型正特性サーミスタ素子 | |
| KR20130030548A (ko) | 적층 세라믹 전자 부품 | |
| TW201911348A (zh) | 多層式堆疊結構的製作設備以及薄膜電容器的製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |