CN105786076B - 一种具有输出阻抗自调节功能的mos管共栅共源电流源偏置电路 - Google Patents

Abstract

本发明涉及一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路，包括偏置电路，所述偏置电路输出偏置电压vcur和偏置电压vcas，所述偏置电路包括第一负反馈电路、第二负反馈电路和调节电路；所述第一反馈电路包括第三PMOS管、第四PMOS管、运算放大器A1、偏置电流源Iref_bias、可调电流源Iref_set和电阻R1，所述调节电路通过调节可调电流源Iref_set的电流值调节第一PMOS管的漏极电压。本发明能够在电流源级MOS管的V‑I曲线性能随着外界环境温度以及工艺的不同批次而有所变化时，自动调整电流源级MOS管的漏极电压使其维持较高的输出阻抗，从而使整个MOS管共栅共源电流源电路的输出阻抗维持较高的值，提高了MOS管共栅共源电流源电路输出阻抗性能的鲁棒性。

Description

一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置 电路

技术领域

本发明涉及一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路。它可以直接用于产生MOS晶体管共源共栅电流源电路的偏置电压。

背景技术

在采用CMOS工艺的电流舵DAC电路和高性能运算放大器电路设计中一般都需要高输出阻抗的电流源电路单元，采用如图1所示的共栅共源电流源结构通常具有较高的输出阻抗。图1中的cascode级MOS管（MP2）的栅极条宽通常较窄，可以使电流源输出节点具有较小的寄生电容；电流源级MOS管（MP1）的栅极条宽通常较宽（因此输出阻抗高），整个共栅共源电流源的输出阻抗主要由MP1的输出阻抗决定。为了获得较大的输出阻抗，MOS管MP1的漏极电压（VD）通常应设置在其V-I曲线的平坦区（图2中的②区）。同时考虑到尽量减小电源裕度的消耗，MP1的漏极电压（VD）应该设置到②区内靠近①区的地方（如图2中虚线圈所示的位置）。

MOS管的V-I曲线通常会随着外界环境温度以及工艺的不同批次有所变化，如图4所示，在状态1下设置好的漏极电压（VD）对状态2来说不再合适，在状态2下会超出②区，使得MP1的输出阻抗变小，从而使得整个共栅共源电流源的输出阻抗在状态2下变小。

发明内容

鉴于此，本发明的目的是提供一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路。

本发明的目的通过如下技术方案来实现的：一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路，包括MOS管共栅共源电流源电路和偏置电路，所述偏置电路输出偏置电压vcur和偏置电压vcas，MOS管共栅共源电流源电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极接电源VDD，第一PMOS管的漏极与第二PMOS管的源极连接，第一PMOS管的栅极接偏置电压vcur，所述第二PMOS管的栅极接偏置电压vcas，所述偏置电路包括第一负反馈电路、第二负反馈电路和调节电路；

所述第一负反馈电路包括第三PMOS管、第四PMOS管、运算放大器A1、偏置电流源Iref_bias、可调电流源Iref_set和电阻R1，其是，第三PMOS管的栅极与第一PMOS管的栅极连接，第二PMOS管的栅极与第四PMOS管的栅极连接，第三PMOS管的源极接电源VDD，第三PMOS管的漏极分别与第四PMOS管的源极、运算放大器A1的反相端连接，所述第四PMOS管的栅极与运算放大器A1的输出端连接，第四PMOS管的漏极分别与第三PMOS管的栅极、偏置电流源Iref_bias的电流流入端连接，偏置电流源Iref_bias的电流流出端接地，所述电阻R1的一端接电源VDD，电阻R1的另一端分别与运算放大器A1的同相端、可调电流源Iref_set的电流流入端连接，可调电流源Iref_set的电流流出端接地；

所述第二负反馈电路包括第五PMOS管、第六PMOS管、运算放大器A2、偏置电流源Iref_bias1、可调电流源Iref_set1和电阻R2，所述第五PMOS管的源极接电源VDD，第五PMOS管的栅极接偏置电压vcur，第五PMOS管的漏极分别与第六PMOS管的漏极、运算放大器A2的反相端连接，运算放大器A2的同相端分别与电阻R2的一端、可调电流源Iref_set1的电流流入端连接，电阻R2的另一端接电源VDD，可调电流源Iref_set1的电流流出端接地，第六PMOS管的漏极与偏置电流源Iref_bias1的电流流入端连接，偏置电流源Iref_bias1的电流流出端接地；

所述调节电路的调节端与偏置电流源Iref_bias的受控端连接，所述调节电路获取第三PMOS管的漏极电压V_D2、第五PMOS管的漏极电压V_D4、偏置电流源Iref_bias的输出电流和偏置电流源Iref_bias1的输出电流，通过调节可调电流源Iref_set的电流值调节第一PMOS管的漏极电压。

进一步，所述调节电路包括电流减法运算电路、电压减法运算电路、除法运算电路、电阻基准电路、电阻比较器以及调节控制电路，所述电流减法运算电路完成偏置电流源Iref_bias和偏置电流源Iref_bias1的减法运算，得到差值电流ΔI；

电压减法运算电路完成第三PMOS管的漏极电压V_D2和第五PMOS管的漏极电压V_D4的减法运算，得到差值电压ΔV；除法运算电路完成差值电压ΔV和差值电流ΔI的除法运算，得到等效阻抗R3；基准电阻R_REF为电阻元件；电阻比较器完成等效阻抗R3与基准电阻R_REF的比较功能；调节控制电路根据电阻比较器的输出值来调节可调电流源Iref_set的电流值。

由于采用了以上技术方案，本发明具有以下有益技术效果：

与常规的MOS管共栅共源电流源偏置电路相比，本发明的具有输出阻抗自调节功能的电流源偏置电路能够在电流源级MOS管的V-I曲线性能随着外界环境温度以及工艺的不同批次有所变化时，自动调节电流源级MOS管的漏极电压使其维持较高的输出阻抗（始终大于预先设置的基准电阻值），从而使整个MOS管共栅共源电流源电路的输出阻抗维持较高的值，提高了MOS管共栅共源电流源电路输出阻抗性能的鲁棒性。

说明书附图

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1是MOS管共栅共源电流源电路示意图；

图2是MOS管V-I特性曲线示意图；

图3是MOS管输出阻抗特性曲线示意图；

图4是MOS管V-I特性曲线因某些原因（温度、工艺等）变化对输出阻抗特性影响的示意图；

图5是本发明的具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路结构图；

图6是本发明的输出阻抗自调节效果示意图。

具体实施例

以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。

为了简化说明，以下用MP1代替第一PMOS管，MP2代替第二PMOS管，以此类推。

如图5所示，一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路，包括MOS管共栅共源电流源电路和偏置电路， MOS管共栅共源电流源电路包括MP1和MP2，所述MP1的源极接电源VDD，MP1的漏极与MP2的源极连接，所述偏置电路包括两个负反馈电路和调节电路，调节电路包括电流减法运算电路、电压减法运算电路、除法运算电路、电阻基准电路、电阻比较器以及调节控制电路。

如图5所示，PMOS管MP3、MP4、运算放大器A1、偏置电流源Iref_bias、可调电流源Iref_set和电阻R1构成一个运放负反馈电路。产生的偏置电压vcur连接到共栅共源电流源电路电流源级MOS管MP1的栅极作为偏置电压，偏置电压vcur还连接到MP5的栅极作为偏置电压。产生的偏置电压vcas连接到共栅共源电流源电路cascode级MOS管MP2的栅极作为偏置电压。MP3的漏极电压V_D2连接到电压减法运算电路的输入端，可调电流源Iref_set的输入连接调节控制电路的输出端。偏置电流源Iref_bias通过MOS电流镜电路复制后输入到电流减法运算电路。由于MP1和MP3的栅极电压相等（=vcur），MP2和MP4的栅极电压相等（=vcas），因此V_D≈V_D2。由于运放负反馈电路的作用使得V_D2≈V_D1，最终可以通过调节Iref_set的电流来调节V_D1和V_D2（间接调节V_D）。MP3可以用来模拟MP1的状态（MP3和MP1的尺寸相同，源级电压都为VDD，栅极电压都为vcur，漏极电压近似相等V_D≈V_D2）。

图5中PMOS管MP5、MP6、运算放大器A2、偏置电流源Iref_bias1、可调电流源Iref_set1和电阻R2构成一个运放负反馈电路。MP5的漏极电压V_D4连接到电压减法运算电路的输入。MP5的栅极连接偏置电压vcur。偏置电流源Iref_bias1通过MOS电流镜电路复制后输入到电流减法运算电路。该电路与左边的运放负反馈电路类似，由于电阻R2= =R1+ΔR、Iref_set1≈Iref_set，得到的电压V_D3（≈V_D4）与V_D2（≈V_D1≈V_D）的相对位置关系如图6所示。MP5可以用来模拟MP1在漏极电压等于V_D4时的状态（MP5和MP1的尺寸相同，源级电压都为VDD，栅极电压都为vcur，MP5的漏极电压等于V_D4、MP1的漏极电压等于V_D≈V_D1≈V_D2）。

电流减法运算电路的输入端分别连接偏置电流源Iref_bias（偏置电流源Iref_bias通过MOS电流镜电路复制的电流）和偏置电流源Iref_bias1（偏置电流源Iref_bias1通过MOS电流镜电路复制的电流），输出一个差值电流ΔI（=Iref_bias1-Iref_bias）。

电压减法运算电路的输入端连接到电压V_D2和电压V_D4，输出一个差值电压ΔV（=V_D4-V_D2）。除法运算电路的输入端连接到差值电压ΔV和差值电流ΔI，输出一个等效电阻R3（=ΔV/ΔI）。基准电阻R_REF连接电阻比较器的输入端。电阻比较器的输入端分别连接除法运算电路的输出R3和基准电阻R_REF，输出连接到调节控制电路的输入端。调节控制电路的输入端连接到电阻比较器的输出，输出连接到可调电流源Iref_set的输入端。

偏置电流源Iref_bias和Iref_bias1分别通过复制输入电流减法运算电路，完成电流减法运算，输出差值电流ΔI（=Iref_bias1-Iref_bias），ΔI的物理含义如图6中所示。

MP3和MP5的漏极电压（V_D2和V_D4）输入电压减法运算电路，完成电压减法运算，输出差值电压ΔV（=V_D4-V_D2），ΔV的物理含义如图6中所示。

差值电压ΔV和差值电流ΔI输入除法运算电路，完成电压除以电流的除法运算，输出一个等效电阻R3（=ΔV/ΔI）。如图6所示，R3的物理含义可以看成近似等于MOS管MP1在状态1时漏极电压为V_D2的等效阻抗。

在实施例中，运算放大器A1构成的负反馈电路实现用MOS管MP3来模拟MOS管MP1在漏极电压等于V_D时的状态，同时可以通过调节可调偏置电流源Iref_set的电流值来间接调节MP1的漏极电压V_D，负反馈电路采用常规模拟电路实现。

在实施例中，运算放大器A2构成的负反馈电路实现用MOS管MP5来模拟MOS管MP1在漏极电压等于V_D4时的状态，负反馈电路采用常规模拟电路实现。

在实施例中，用电流减法运算电路、电压减法运算电路、除法运算电路的组合来得到等效阻抗R3，R3的值近似等于MOS管MP1在状态1时漏极电压为V_D2的等效阻抗，采用常规模拟电路实现。

在实施例中，用电阻比较器和调节控制电路来根据比较器的结果来自动调节电流源Iref_set的电流值，从而间接调节MP1的漏极电压V_D，使MP1的输出阻抗保证大于基准电阻R_REF，采用常规模拟电路实现。

图5中电阻比较器完成等效阻抗R3与基准电阻值R_REF的比较，其中基准电阻值设置为MOS管处于②区内在所有状态下的最小电阻值。当等效阻抗R3小于基准电阻值时，电阻比较器输出通过调节控制电路来自动调节可调电流源Iref_set的电流值，使可调电流源Iref_set的电流值增大，造成的效果如图6所示，使V_D2向V_D4方向移动，V_D2变为V_D2*（因为V_D≈V_D2相当于间接调整V_D）。当等效阻抗R3大于基准电阻值时，电阻比较器的输出翻转，控制电路停止调节可调电流源Iref_set。如此可以保证等效阻抗R3的值始终大于基准电阻值，从而间接保证了MP1的输出阻抗始终大于基准电阻值。

以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (2)

1.一种具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路，包括MOS管共栅共源电流源电路和偏置电路，所述偏置电路输出偏置电压vcur和偏置电压vcas，MOS管共栅共源电流源电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极接电源VDD，第一PMOS管的漏极与第二PMOS管的源极连接，第一PMOS管的栅极接偏置电压vcur，所述第二PMOS管的栅极接偏置电压vcas，其特征在于：所述偏置电路包括第一负反馈电路、第二负反馈电路和调节电路；

所述第一负反馈电路包括第三PMOS管、第四PMOS管、运算放大器A1、偏置电流源Iref_bias、可调电流源Iref_set和电阻R1，其是，第三PMOS管的栅极与第一PMOS管的栅极连接，第二PMOS管的栅极与第四PMOS管的栅极连接，第三PMOS管的源极接电源VDD，第三PMOS管的漏极分别与第四PMOS管的源极、运算放大器A1的反相端连接，所述第四PMOS管的栅极与运算放大器A1的输出端连接，第四PMOS管的漏极分别与第三PMOS管的栅极、偏置电流源Iref_bias的电流流入端连接，偏置电流源Iref_bias的电流流出端接地，所述电阻R1的一端接电源VDD，电阻R1的另一端分别与运算放大器A1的同相端、可调电流源Iref_set的电流流入端连接，可调电流源Iref_set的电流流出端接地；

所述第二负反馈电路包括第五PMOS管、第六PMOS管、运算放大器A2、偏置电流源Iref_bias1、可调电流源Iref_set1和电阻R2，所述第五PMOS管的源极接电源VDD，第五PMOS管的栅极接偏置电压vcur，第五PMOS管的漏极分别与第六PMOS管的源极、运算放大器A2的反相端连接，运算放大器A2的同相端分别与电阻R2的一端、可调电流源Iref_set1的电流流入端连接，电阻R2的另一端接电源VDD，可调电流源Iref_set1的电流流出端接地，第六PMOS管的漏极与偏置电流源Iref_bias1的电流流入端连接，偏置电流源Iref_bias1的电流流出端接地；

所述调节电路的调节端与可调电流源Iref_set的受控端连接，所述调节电路获取第三PMOS管的漏极电压V_D2、第五PMOS管的漏极电压V_D4、偏置电流源Iref_bias的输出电流和偏置电流源Iref_bias1的输出电流，通过调节可调电流源Iref_set的电流值调节第一PMOS管的漏极电压。

2.根据权利要求1所述的具有输出阻抗自调节功能的MOS管共栅共源电流源偏置电路，其特征在于：所述调节电路包括电流减法运算电路、电压减法运算电路、除法运算电路、电阻基准电路、电阻比较器以及调节控制电路，所述电流减法运算电路完成偏置电流源Iref_bias和偏置电流源Iref_bias1的减法运算，得到差值电流ΔI；

电压减法运算电路完成第三PMOS管的漏极电压V_D2和第五PMOS管的漏极电压V_D4的减法运算，得到差值电压ΔV；

除法运算电路完成差值电压ΔV和差值电流ΔI的除法运算，得到等效阻抗R3；

基准电阻R_REF为电阻元件；

电阻比较器完成等效阻抗R3与基准电阻R_REF的比较功能；

调节控制电路根据电阻比较器的输出值来调节可调电流源Iref_set的电流值。