CN101453202A - 电压-电流转换器和压控振荡器 - Google Patents

电压-电流转换器和压控振荡器 Download PDF

Info

Publication number
CN101453202A
CN101453202A CNA2008101797078A CN200810179707A CN101453202A CN 101453202 A CN101453202 A CN 101453202A CN A2008101797078 A CNA2008101797078 A CN A2008101797078A CN 200810179707 A CN200810179707 A CN 200810179707A CN 101453202 A CN101453202 A CN 101453202A
Authority
CN
China
Prior art keywords
current
voltage
resistive element
nmos
input transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101797078A
Other languages
English (en)
Inventor
平井一之介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101453202A publication Critical patent/CN101453202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电压－电流转换器和压控振荡器，该电压－电流转换器用于将输入到输入端子的输入电压转换为电流以输出该电流，该电压－电流转换器包括：第一电流产生电路，包括输入晶体管，该输入晶体管具有连接到所述输入端子的栅极，并且根据在输入晶体管中流动的电流而产生输出电流；以及第二电流产生电路，包括晶体管，该晶体管的栅极具有与源极和漏极的电位不同的电位，该第二电流产生电路根据在晶体管中流动的电流来产生叠加电流，以向输入晶体管提供叠加电流。

Description

电压-电流转换器和压控振荡器
技术领域
本发明涉及电压-电流转换器和压控振荡器。
背景技术
近些年来，晶体管的阈值电压随着大规模集成电路(LSI)的高速操作和降低的电压而被降低。随此，甚至当晶体管处于作为截止泄漏的截止状态时也不能忽略在源极和漏极之间的流动的泄漏电流。当晶体管的阈值电压低并且温度高时，截止泄漏电流趋向于提高。所述截止泄漏电流极大地影响特别是模拟设计的每个特性；因此，应当在低电压工作区域内采取任何适当的对策。
在日本未审查的专利申请公布第2002-344251(Kondo)中公开了用于消除截止泄漏电流的截止泄漏电流消除电路。将参考图4描述在Kondo中公开的截止泄漏电流消除电路。该截止泄漏电流消除电路包括消除部件110和120。消除部件110和120消除保护输入电路的PMOS 102和NMOS 103的截止泄漏电流。消除部件110和120被形成在PMOS 102和NMOS 103的半导体衬底上。PMOS 102连接在输入端子101和电源电位VDD之间。NMOS 103连接在输入端子101和接地电位GND之间。
消除部件110消除PMOS 102的截止泄漏电流，并且包括PMOS 111和NMOS 112、113、114。PMOS 111具有等于PMOS 102的栅极长度和等于PMOS 102的栅极宽度的1/n的栅极宽度。PMOS 111具有连接到电源电位VDD的源极和栅极以及连接到节点131的漏极。即，PMOS 111像PMOS 102一样在反向上是二极管连接，并且被配置成使得在PMOS102中流动的截止泄漏电流的1/n流动。
节点131连接到NMOS 112的漏极和栅极，NMOS 112的源极连接到接地电位GND。节点131连接到NMOS 113的栅极，NMOS 113的漏极和源极分别连接到输入端子101和接地端子GND。NMOS 113具有等于NMOS 112的栅极长度和与NMOS 112的栅极宽度的n倍一样大的栅极宽度。即，NMOS 112和113构成电流镜电路，并且与NMOS 112中流动的电流的n倍一样大的电流在NMOS 113中流动。
NMOS 114具有连接到节点131的漏极。NMOS 114具有连接到接地电位GND的源极以及连接到电源电位VDD的栅极。因此，NMOS 114总是处于导通状态。NMOS 114具有形成使得NMOS 114的导通电阻显示相当高的电阻值的栅极长度和栅极宽度。因此，NMOS 114使得节点131为接地电位GND，以便当在PMOS 111中几乎没有截止泄漏电流时稳定工作。
消除部件120消除NMOS 103的截止泄漏电流，并且包括NMOS 121和PMOS 122、123、124。NMOS 121具有等于NMOS 103的栅极长度和NMOS 103的栅极宽度的1/n的栅极宽度。NMOS 121具有连接到接地电位GND的源极和栅极以及连接到节点132的漏极。即，NMOS 121像NMOS 103一样在反向上是二极管连接，并且被配置成使得在NMOS103中流动的截止泄漏电流的1/n流动。
节点132连接到PMOS 122的漏极和栅极，PMOS 122的源极连接到电源电位VDD。节点132连接到PMOS 123的栅极，PMOS 123的漏极和源极分别连接到输入端子101和电源电位VDD。PMOS 123具有等于PMOS 122的栅极长度，以及与PMOS 112的栅极宽度的n倍一样大的栅极宽度。即，PMOS 122和123构成电流镜电路，并且与PMOS 122中流动的电流的n倍一样大的电流在PMOS 123中流动。
PMOS 124具有连接到节点132的漏极，PMOS 124具有连接到电源电位VDD的源极以及连接到接地电位GND的栅极。因此，PMOS 124总是处于导通状态。PMOS 124具有被形成为使得PMOS 124的导通电阻显示相当高的电阻值的栅极长度和栅极宽度。因此，PMOS 124使得节点132为接地电位GND，以便当在NMOS 121中几乎没有截止泄漏电流时稳定工作。
接着，将给出操作的说明。例如，当环境温度是室温并且几乎没有截止泄漏电流时，消除部件110的NMOS 114处于导通状态，因此节点131几乎是接地电位GND，并且NMOS 112和113处于截止状态。类似地，消除部件120的PMOS 124处于导通状态，因此节点132变成几乎为电源电位VDD，并且PMOS 122和123变为截止。
在此，假定环境温度已经提高，并且截止泄漏电流在PMOS 102中流动。PMOS 102和消除部件110中的PMOS 111被形成在同一半导体衬底上，并且具有相同的栅极长度。因此，截止泄漏电流也在这个PMOS111中流动。当栅极长度相同时，截止泄漏电流流动与栅极宽度成比例，因此在PMOS 111中流动的截止泄漏电流变为PMOS 102的1/n。在PMOS111中流动的截止泄漏电流流入节点131中。节点131连接到NMOS 112和114，但是因为NMOS 114具有相当高的电阻，所以在NMOS 114中几乎没有电流流动。因此，在NMOS 112中，与PMOS 111几乎相同的电流流动。NMOS 112连接到NMOS 113，构成电流比为n倍的电流镜电路。因而，与PMOS 111的n倍一样大的电流通过NMOS 113在接地电位GND中流动。PMOS 111的电流变为PMOS 102的电流的1/n；因此，与在PMOS102中流动的电流相同的电流在NMOS 113中流动。
因而，在PMOS 102中流动的截止泄漏电流全部经由NMOS 113流入接地电位GND，并且没有截止泄漏电流流入连接到输入端子101的信号源。类似地，在NMOS 103中流动的截止泄漏电流由用于监控消除部件120的NMOS 121来检测，且从电源电位VDD经由PMOS 123提供到NMOS 103。因此，没有截止泄漏电流流到连接到输入端子101的信号源。
如上所述，在图4中所示的电路是用于消除保护输入电路的PMOS102和NMOS 103的截止泄漏电流的电路。在NMOS 103中流动的截止泄漏电流由用于监控消除部件120的NMOS 121检测。所述电流从电源电位VDD经由PMOS 123提供到NMOS 103以消除截止泄漏电流。基于这种背景技术，当如上所述的消除电路被应用到电压-电流转换器时，产生问题如下。
图5是示出电压-电流转换器的配置的电路图。在电压-电流转换器中，NMOS 4的截止泄漏电流由第二电流产生电路12消除。因而，第二电流产生电路12具有减少截止泄漏电流的功能。
即使当输入端子1的电压是接地电位GND时，电流由于NMOS 4的截止泄漏电流而在PMOS 6中流动。这个截止泄漏电流极大地依赖于阈值电压和温度。例如，当晶体管的阈值电压低且温度高时，截止泄漏电流特别地提高。因此，根据在LSI中的扩散状态和LSI的工作温度等，不能忽略截止泄漏电流。因此，变得难以根据输入电压来产生电流。同样地，截止泄漏电流使得输出电流的精度变差，这使得模拟电路的特性变差。
当输入端子1的电位提高并且NMOS 4的栅极电位超过阈值电压时，在节点21中流动的电流也与超过阈值电压的电压量成比例地提高。但是，当大量的截止泄漏电流在NMOS 4流动时，其变得难以根据输入电压来产生电流。第二电流产生电路12的NMOS 8的栅极、源极和基体连接到接地电位GND。因此，即使当截止泄漏电流在NMOS 8中流动时，也没有在栅极和源极之间发生的电压波动。此外，在源极和基体之间没有电位差。因此，没有由于背栅效应以及在栅极和源极之间的电压波动而导致在晶体管的阈值电压中的改变。但是，在电压-电流转换器11的NMOS 4中，栅极连接到输入端子1，源极连接到电阻元件3，并且基体连接到地GND。因此，在源极和基体之间产生电位差，由此由于背偏置效应而使得阈值稍微高。在NMOS 4中流动的截止泄漏电流依赖于所述阈值和在栅极和源极之间的电压。在电压-电流转换器11的NMOS 4中流动的截止泄漏电流与在第二电流产生电路12中的NMOS 8中产生的电流量不同。因此，不能在NMOS 8中产生几乎与在NMOS 4中流动的电流值相同的电流值。因此，不可能必定消除在NMOS 4中流动的截止泄漏电流。
发明内容
根据现有技术的截止泄漏电流消除电路，不可能精确地再现在诸如其中源极连接到电阻器的电压-电流转换器的电路中产生的截止泄漏电流。同样地，根据现有技术的电压-电流转换器，相对于输入电压的输出电流精度由于截止泄漏电流而减少。
本发明实施例的第一示范性方面是一种电压-电流转换器，用于将输入到输入端子的输入电压转换为电流以输出该电流，该电压-电流转换器包括：第一电流产生电路，其包括输入晶体管，所述输入晶体管具有连接到输入端子的栅极，并且根据在输入晶体管中流动的电流而产生输出电流；以及第二电流产生电路，其包括晶体管，所述晶体管的栅极具有与源极和漏极的电位不同的电位，所述第二电流产生电路根据在晶体管中流动的电流来产生叠加的电流，以向输入晶体管提供叠加的电流。根据本发明，可以必定消除在所述输入晶体管中流动的截止泄漏电流；因此，可以改善相对于输入电压的输出电流精度。
根据本发明，可以提供一种电压-电流转换器和压控振荡器，其具有相对于输入电压的高输出精度。
附图说明
通过下面结合附图说明特定的示范性实施例，上述和其他示范性方面、优点和特征将变得更清楚，其中：
图1是示出根据本发明的示范性实施例的电压-电流转换器的配置的电路图；
图2是示出根据本发明的示范性实施例的压控振荡器的配置的电路图；
图3是示出压控振荡器的振荡频率；
图4是示出根据现有技术的电压-电流转换器的配置的电路图；
图5是示出使用图4的截止泄漏电流消除电路的电压-电流转换器的配置的电路图；以及
图6是示出不消除截止泄漏电流的压控振荡器的配置的电路图。
具体实施方式
以下将描述可以被应用本发明的示范性实施例。下面的说明描述了本发明的示范性实施例。并且本发明不限于下面的示范性实施例。以下，为了清楚，适当地省略和简化了说明的一些部分。在本发明的范围内，本领域技术人员容易改变、增加或者修改在下面的示范性实施例的每个元素。在每个附图内的相同部件由相同的附图标号来表示，并且其说明被适当地省略。
将参考图1来描述根据示范性实施例的电压-电流转换器。图1是示出电压-电流转换器的配置的电路图。电压-电流转换器包括第一电流产生电路11和第二电流产生电路12。
第一电流产生电路11包括输出端子2、电阻元件3、NMOS(n沟道型MOS晶体管)4、PMOS(p沟道型MOS晶体管)5以及PMOS 6。NMOS 4是输入晶体管，且NMOS 4的栅极连接到输入端子1。因此，输入电位被提供到NMOS 4的栅极。NMOS 4的漏极连接到节点21。NMOS 4的源极通过电阻元件3连接到接地电位GND。总之，电阻元件3的一端连接到NMOS 4的源极，且电阻元件3的另一端连接到接地电位GND。节点20在电阻元件3和NMOS 4的源极之间。
PMOS 5的漏极和栅极连接到节点21。PMOS 5的源极连接到电源电位VDD。PMOS 5是二极管连接。此外，PMOS 6的栅极连接到节点21，且PMOS 6的源极连接到电源电位VDD。PMOS 6的漏极连接到输出端子2。PMOS 6具有与PMOS 5的栅极相同的栅极长度，且具有与PMOS 6的栅极长度的n(或者1/n)倍一样大的栅极宽度。因此，PMOS5和PMOS 6构成电流比为n倍的电流镜电路。
电流根据提供到输入端子1的电位而在接地电位GND侧内流动。因此，电流从电源电位VDD流到PMOS 5、NMOS 4以及电阻元件3。PMOS5和PMOS 6构成电流镜电路。因此，根据在NMOS 4中流动的电流的电流从电源电位VDD通过PMOS 6流到输出端子2。总之，输入到输入端子1的输入电压被转换为电流，且所述电流从输出端子2输出。因而，根据输入电压的输出电流从输出端子2输出。
第二电流产生电路12是恒流电路，将电流提供到作为输入晶体管的NMOS 4。第二电流产生电路12输出在NMOS 4的有功电流上叠加的叠加电流。注意NMOS 4的有功电流是从电源电位VDD通过PMOS流到NMOS的电流。因此，有功电流是在NMOS 4中流动的电流，其不包括从第二电流产生电路12流出的电流。因此，在电压-电流转换器中的NMOS 4中实际流动的电流具有通过将叠加电流加到NMOS 4的有功电流而获得的值。叠加电流具有与在固定的输入电压下在NMOS 4中流动的有功电流相同的电流值。
第二电流产生电路12包括电阻元件7、NMOS 8、PMOS 9和PMOS10。NMOS 8具有与NMOS 4的栅极长度和栅极宽度相同的栅极长度和栅极宽度。在示范性实施例中，NMOS 8的栅极是接地电位GND。NMOS8的漏极连接到节点24。NMOS 8的源极通过电阻元件7连接到接地电位GND。总之，电阻元件7的一端连接到NMOS 8的源极，且电阻元件7的另一端连接到接地电位GND。节点23在电阻元件7和NMOS 8的源极之间。电阻元件7具有与电阻元件3的电阻值相同的电阻值。总之，电阻元件7和电阻元件3具有相同的特性。
节点24连接到PMOS 9的漏极和栅极，PMOS 9的源极连接到电源电位VDD。PMOS 10的栅极连接到节点24。PMOS 10的源极连接到电源电位VDD。PMOS 10的漏极连接到节点21。PMOS 9和PMOS 10构成电流比为1倍的电流镜电路。例如，当PMOS 9和PMOS 10被形成为具有相同的栅极宽度和相同的栅极长度时，形成电流比为1倍的电流镜电路。注意，第二电流产生电路12和第一电流产生电路11被形成在同一半导体衬底上。同样地，第二电流产生电路12和第一电流产生电路11几乎具有相同的电路设置。
首先，将给出下述情况的说明，其中，输入端子1的栅极是接地电位GND。即使当输入电压是接地电位GND时，电流也在NMOS 4中流动。总之，在NMOS 4中产生截止泄漏电流。NMOS 4和第二电流产生电路12被形成在同一半导体衬底上。此外，NMOS 8具有相同的栅极长度和相同的栅极宽度。因此，与在NMOS 4中流动的电流相同的电流在NMOS8中流动，这表示NMOS 8的截止泄漏电流和NMOS 4的截止泄漏电流彼此相等。
NMOS 8连接到PMOS 9，其中与在NMOS 8中流动的电流相同的电流流动。PMOS 10连接到PMOS 9，构成电流比为1倍的电流镜电路。因此，与在NMOS 8中流动的电流相同的电流通过PMOS 10在节点21中流动。总之，与NMOS 4的有功电流相同的电流由从第二电流产生电路12输出。
现在，将对输入端子1的输入电压提高的情况作出说明。当输入电压提高到超过NMOS 4的阈值电压时，在节点21中流动的电流也与超过阈值电压的电压量成比例地提高。此外，当截止泄漏电流大时，叠加电流从第二电流产生电路12输出，以便根据输入电压来产生输出电流。叠加电流具有与在固定输入电压中流动的有功电流相同的电流值。因此，在第二电流产生电路12
中产生的叠加电流被提供到NMOS 4，且节点21的电位改变。因此，NMOS 4的截止泄漏电流由来自第二电流产生电路12的叠加电流消除。
第二电流产生电路12被形成为具有与第一电流产生电路11的配置基本上相同的配置，以便输出这样的叠加电流。例如，接地电位GND连接到与作为输入晶体管的NMOS 4相对应的NMOS 8的栅极。叠加电流被叠加在作为输入晶体管的NMOS 4的有功电流上。结果，在减少的电压输入时可以校正输出电流精度。同样地，可以根据NMOS 4的阈值电压和输入电压来获得输出电流。
NMOS 8和NMOS 4具有相同的栅极长度和相同的栅极宽度，并且两者被形成在同一半导体衬底上。因此，NMOS 8和NMOS 4基本上具有相同的属性。因此，可以以高精度校正输出电流。
此外，在示范性实施例中，NMOS 8的源极通过电阻元件7连接到接地电位GND。因此，当电流在NMOS 8的源极和漏极之间流动时，NMOS 8的栅极具有与源极和漏极的电位不同的电位。更具体地，虽然NMOS 8的栅极连接到接地电位GND，但是NMOS 8的源极由于电阻元件7而具有与接地电位GND不同的电位。因此，当电流在NMOS 8中流动时，在栅极和源极之间的电压波动，其产生在源极和基体之间的电位差。因此，阈值电压由于在栅极和源极之间的电压波动和背栅效应而波动。更具体地，NMOS 8的阈值电压变得稍微高。因为电阻元件3和电阻元件7具有相同的电阻值，所以NMOS 4和NMOS 8的阈值的波动几乎彼此相等。因此，与NMOS 4的有功电流几乎相同的电流在NMOS 8中流动。
电压在电流从NMOS 4流到电阻元件3时降低。由于该电压降低，所以源极电压提高，并且在栅极和源极之间的电压波动。换句话说，NMOS 4的源极电压从接地电位GND提高与从NMOS 4流到电阻元件3的电流值和电阻元件3的电阻值相对应的电压量。同样地，节点20的电位从接地电位GND提高。电阻元件7也连接到第二电流产生电路12的NMOS 8。电压由于电阻元件7而降低。NMOS 8的源极电压以与NMOS4相同的方式提高。在NMOS 8的栅极和源极之间的电压以与在NMOS 4的栅极和源极之间的电压相同的方式波动。NMOS 8的阈值电压以与NMOS 4的阈值电压相同的方式波动。可以使NMOS 8的截止泄漏电流等于NMOS 4的截止泄漏电流。叠加电流也根据NMOS 4的截止泄漏电流改变，且NMOS 4的截止泄漏电流和叠加电流变得彼此相等。因此，NMOS 4的截止泄漏电流可以由叠加电流消除。在低电压输入时可以校正输出电流精度，且实现使能简单的电流控制的电压-电流转换器。例如，甚至当环境温度改变时，也可以校正输出电流。
如上所述，在第二电流产生电路12中的NMOS 8和接地电位GND之间提供电阻元件7。从第二电流产生电路12输出用于消除NMOS 4的截止泄漏电流的叠加电流。因此，叠加电流具有根据NMOS 8的截止泄漏电流的值。此外，因为NMOS 4和NMOS 8具有相同的性质，所以截止泄漏电流变得彼此相等。同样地，叠加电流根据NMOS 4的截止泄漏电流而改变。该叠加电流被叠加在NMOS 4的有功电流上。因此，可以以比如图5中所示的电压-电流转换器更高的精度来校正输出电压。总之，在图5中所示的电压-电流转换器中，NMOS 8的栅极和源极直接地连接到接地电位GND。因此，在图5中所示的电压-电流转换器中，阈值电压由于在栅极和源极之间的电压波动和背栅效应而不改变。因此，不可能必定地消除图5所示的电压-电流转换器中的截止泄漏电流，这意味着不能改善输出电流精度。
在根据示范性实施例的电压-电流转换器中，NMOS 8的栅极连接到接地电位GND；因此，叠加电流不根据输入电压而改变。因此，第二电流产生电路12输出具有与输入端子1的输入电位不相关的电流值的叠加电流。此外，NMOS 8的栅极和源极具有彼此不同的电位。同样地，即使使用其中电阻元件3连接到作为输入晶体管的NMOS 4的源极的电压-电流转换器，也可以必定地消除截止泄漏电流。更具体地，第二电流产生电路12是恒流电路，当NMOS 4的输入电平处于接地电位GND时产生具有与除了叠加电流之外在NMOS 4中流动的电流值相等的电流值的叠加电流。因此，NMOS 4的有功电流变得等于当NMOS 4的输入电平处于接地电位GND时的叠加电流。因此，可以必定地消除截止泄漏电流。NMOS 4的截止泄漏电流在第二电流产生电路12中被正确地再现，以作为叠加电流被输出到NMOS 4。因此，可以改善相对于输入电压的输出电流精度。
现在，将参考图2来说明使用在图1中所示的电压-电流转换器的示例。图2是示出包括在图1中所示的电压-电流转换器的压控振荡器(VCO)的配置的电路图。如图2中所示，VCO包括第一电流产生电路11、第二电流产生电路12、第三电流产生电路13以及振荡器14。总之，VCO具有其中第三电流产生电路13和振荡器14被加到在图1中所示的电压-电流转换器的电路配置。因为第一电流产生电路11和第二电流产生电路12具有与在图1中所示的电路类似的电路配置，并且以与在图1中所示的电路相同的方式来执行，所以在此将省略其说明。VCO是用于产生时钟等的电路。第一电流产生电路11、第二电流产生电路12、第三电流产生电路13以及振荡器14被形成在同一半导体衬底上。
第三电流产生电路13是恒流电路，且连接到节点21。第三电流产生电路13包括NMOS 30、NMOS 31和电流源32。NMOS 30具有通过节点25而连接到电流源32的栅极和漏极。NMOS 30的源极连接到接地电位GND。NMOS 31具有通过节点25而连接到电流源32的栅极、连接到节点21的漏极以及连接到接地电位GND的源极。NMOS 31具有与NMOS 30的栅极长度相同的栅极长度。NMOS 31的栅极宽度是与NMOS 30的栅极宽度的n倍(或1/n倍)一样大。
振荡器14以根据来自第一电流产生电路11的输出电流的振荡频率而振荡。因此，振荡器14能够根据来自第一电流产生电路11的输出电流而产生时钟信号。换句话说，振荡器14连接到图1的输出端子2。注意，振荡器14的电路配置不具体限制。
在第一电流产生电路11中，当输入端子1的电位提高时，电流通过NMOS 4在节点21中流动。PMOS 5连接到节点21。PMOS 6连接到PMOS5，构成电流比为1/n(或者n)倍的电流镜电路。因此，与PMOS 5的1/n(或者n)倍一样大的输出电流通过PMOS 6在节点22中流动。因而，可以通过输出电流来控制振荡器14的振荡频率。
在第三电流产生电路13中，电流通过节点25从电流源32在NMOS30中流动。因此，与NMOS 30的1/n(或n)倍一样大的电流通过NMOS 31在节点21中流动。此外，PMOS 5连接到节点21。PMOS 6连接到PMOS5，构成电流比为1/n(或n)倍的电流镜电路。因此，与PMOS 5的1/n(或者n)倍一样大的电流通过PMOS 6在节点22中流动。因此，振荡器14的振荡频率在输入端子1处于GND电平时由第三电流产生电路13确定。当输入端子1的输入电压改变时，振荡频率改变。
图6示出作为比较示例的VCO以便描述根据所述示范性实施例的VCO的效果。图6示出不包括第二电流产生电路12的VCO的电路配置。因此，作为比较示例的VCO包括第一电流产生电路11、第三电流产生电路13以及振荡器14。
当输入端子1处于接地电位GND时，振荡频率通常仅由来自第三电流产生电路13的电流来确定。但是，当在NMOS 4中流动的截止泄漏电流大到不能被忽略时，NMOS 4的截止泄漏电流被加到在节点21中来自第三电流产生电路13的电流。PMOS 5连接到节点21。此外，PMOS 6连接到PMOS 5。PMOS 5和PMOS 6构成电流比为1/n(或n)倍的电流镜电路。
因此，除了来自第三电流产生电路13的电流量之外，与NMOS 4的截止泄漏电流的1/n(或者n)倍一样大的电流在节点22中流动。因此，振荡频率根据所预期地提高。结果，根据在图6中的电路配置，变得难以控制频率。为了精确地控制频率，需要在低电压输入时校正NMOS 4的输出电流精度。图2所示的VCO包括第二电流产生电路12。第二电流产生电路12在NMOS 4上叠加叠加电流，所述叠加电流具有与当在第一电流产生电路11中输入电位具有固定值时流动的有功电流相同的电流值，所述第一电流产生电路11具有与现有技术的第一电流产生电路11相同的结构。
第二电流产生电路12的NMOS 8的栅极连接到接地电位GND。因此，叠加电流被从第二电流产生电路12提供到第一电流产生电路11的输入晶体管NMOS 4。因此，在低电压输入时可以校正NMOS 4的输出电流精度。结果，可以获得依赖于NMOS 4的阈值电压和输入端子1的电压的振荡频率。
同样地，可以在NMOS 4上叠加叠加电流，所述叠加电流等于当输入端子1的输入电位具有固定值时流动的有功电流。通过增加这样的第二电流产生电路12，在低电压输入时可以校正输出电流精度。因此，可以实现可能够容易地控制频率的振荡电路。
现在，将参考图3描述由于在VCO中的输入电压导致的频率相关性。水平轴指示图6和2的输入端子1的输入电压，且垂直轴是被归一化的振荡器14的输出频率。在图3中，由点划线所示的A指示在现有技术的电路中的振荡频率，其是图6所示的电路。通过实线所示的B指示在本发明的电路中的振荡频率，其是图2所示的电路。由虚线所示的C是预期值，其是当假定没有截止泄漏电流流动时的值。
如图3中所示，在线A中，当输入电压是0.1时，由于截止泄漏电流而使频率比预期值高约两倍。另一方面，在线B中，即使当输入电压是0.1时，也可以获得相当接近预期值的频率。因此，在低电压输入时可以校正输出电流精度，这意味着可以获得可容易地控制电流的电压-电流转换器。本发明的电路在实现具有高精度的振荡频率的控制有效的。因此，可以改善相对于输入电压的输出精度。
伴随LSI的高速操作和低电压，需要减少阈值电压。在这种情况下，截止泄漏电流提高；但是，可以通过上述的电压-电流转换器来高精度地控制输出电流。
在本发明中，增加了恒流电路，其在输入晶体管上叠加等于当电压-电流转换器的输入电位具有固定值时流动的有功电流的电流值。根据本发明，可以实现具有高精度的模拟电路，并且通过缩短开发周期和改善产量而实现减少成本。
虽然在上述的描述中输入晶体管NMOS 4，但是输入晶体管也可以是PMOS。在这种情况下，使用PMOS来取代使用NMOS 4和NMOS 8。因此，每个PMOS可以通过具有相同特性的电阻元件而连接到电源电位。换句话说，MOS晶体管可以通过电阻元件而连接到电源电压或者接地电位GND。
虽然已经通过几个示范性实施例描述了本发明，但是本领域技术人员可以认识到，在不脱离权利要求的精神和范围的情况下，本发明可以进行各种修改，并且本发明不限于如上所述的示例。
此外，权利要求的范围不由如上所述的示范性实施例限制。
此外，注意，即使以后在审查期间被修改，申请人的意图也是涵盖所有的权利要求要素的等同物。

Claims (20)

1.一种电压-电流转换器，用于将输入到输入端子的输入电压转换为电流以输出所述电流，所述电压-电流转换器包括：
第一电流产生电路，包括输入晶体管，所述输入晶体管具有连接到所述输入端子的栅极，并且根据在所述输入晶体管中流动的电流来产生输出电流；以及
第二电流产生电路，包括晶体管，所述晶体管的栅极具有与源极和漏极的电位不同的电位，所述第二电流产生电路根据在所述晶体管中流动的电流来产生叠加电流，以向所述输入晶体管提供所述叠加电流。
2.根据权利要求1所述的电压-电流转换器，其中所述第二电流产生电路产生叠加电流，所述叠加电流具有与所述输入端子的输入电位不相关的电流值。
3.根据权利要求1所述的电压-电流转换器，其中所述第二电流产生电路是恒流电路，用于产生叠加电流，当所述输入晶体管的输入电平处于接地电位时，所述叠加电流具有与除了所述叠加电流之外在所述输入晶体管中流动的电流值相等的电流值。
4.根据权利要求2所述的电压-电流转换器，其中所述第二电流产生电路是恒流电路，用于产生叠加电流，当所述输入晶体管的输入电平处于接地电位时，所述叠加电流具有与除了所述叠加电流之外在所述输入晶体管中流动的电流值相等的电流值。
5.根据权利要求1所述的电压-电流转换器，其中在所述第二电流产生电路中的所述晶体管被形成在与所述输入晶体管相同的衬底上，并且具有与所述输入晶体管的栅极长度和栅极宽度相对应的大小。
6.根据权利要求2所述的电压-电流转换器，其中在所述第二电流产生电路中的所述晶体管被形成在与所述输入晶体管相同的衬底上，并且具有与所述输入晶体管的栅极长度和栅极宽度相对应的大小。
7.根据权利要求3所述的电压-电流转换器，其中在所述第二电流产生电路中的所述晶体管被形成在与所述输入晶体管相同的衬底上，并且具有与所述输入晶体管的栅极长度和栅极宽度相对应的大小。
8.根据权利要求4所述的电压-电流转换器，其中在所述第二电流产生电路中的所述晶体管被形成在与所述输入晶体管相同的衬底上，并且具有与所述输入晶体管的栅极长度和栅极宽度相对应的大小。
9.根据权利要求1所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
10.根据权利要求2所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
11.根据权利要求3所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
12.根据权利要求4所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
13.根据权利要求5所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
14.根据权利要求6所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
15.根据权利要求7所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
16.根据权利要求8所述的电压-电流转换器，其中
所述输入晶体管通过第一电阻元件连接到接地电位或者电源电位；以及
所述晶体管通过具有与所述第一电阻元件相同的特性的第二电阻元件连接到所述接地电位或者所述电源电位。
17.一种压控振荡器，包括：
根据权利要求1所述的电压-电流转换器；以及
振荡器，所述振荡器以根据来自所述电压-电流转换器的输出电流的振荡频率来振荡。
18.一种压控振荡器，包括：
根据权利要求2所述的电压-电流转换器；以及
振荡器，所述振荡器以根据来自所述电压-电流转换器的输出电流的振荡频率来振荡。
19.一种压控振荡器，包括：
根据权利要求3所述的电压-电流转换器；以及
振荡器，所述振荡器以根据来自所述电压-电流转换器的输出电流的振荡频率来振荡。
20.一种压控振荡器，包括：
根据权利要求9所述的电压-电流转换器；以及
振荡器，所述振荡器以根据来自所述电压-电流转换器的输出电流的振荡频率来振荡。
CNA2008101797078A 2007-12-03 2008-11-28 电压-电流转换器和压控振荡器 Pending CN101453202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007312259 2007-12-03
JP2007312259A JP2009141393A (ja) 2007-12-03 2007-12-03 電圧電流変換回路、及び電圧制御発振回路

Publications (1)

Publication Number Publication Date
CN101453202A true CN101453202A (zh) 2009-06-10

Family

ID=40675074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101797078A Pending CN101453202A (zh) 2007-12-03 2008-11-28 电压-电流转换器和压控振荡器

Country Status (3)

Country Link
US (1) US7893728B2 (zh)
JP (1) JP2009141393A (zh)
CN (1) CN101453202A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964659A (zh) * 2010-08-11 2011-02-02 上海集成电路研发中心有限公司 电压电流转换器
CN103620687A (zh) * 2011-12-08 2014-03-05 松下电器产业株式会社 半导体存储装置
CN103516357B (zh) * 2013-10-08 2016-03-09 苏州芯格微电子有限公司 轨到轨输入电压范围的电压控制振荡器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
JP2011258033A (ja) * 2010-06-10 2011-12-22 Panasonic Corp 定電圧回路
JP5643046B2 (ja) * 2010-09-29 2014-12-17 旭化成エレクトロニクス株式会社 容量センサ回路
US9385689B1 (en) * 2015-10-13 2016-07-05 Freescale Semiconductor, Inc. Open loop band gap reference voltage generator
JP6956619B2 (ja) * 2017-12-14 2021-11-02 エイブリック株式会社 電流生成回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170808A (ja) * 1990-11-05 1992-06-18 Fuji Electric Co Ltd 電圧電流変換型整流回路
US5477170A (en) * 1994-02-17 1995-12-19 Nec Corporation Comparator capable of preventing large noise voltage
JP3556328B2 (ja) * 1995-07-11 2004-08-18 株式会社ルネサステクノロジ 内部電源回路
JP2001135038A (ja) * 1999-11-01 2001-05-18 Nec Corp Ｐｌｌ回路及びデータ読み取り装置
JP2002344251A (ja) 2001-05-22 2002-11-29 Oki Electric Ind Co Ltd オフリーク電流キャンセル回路
JP2006174358A (ja) * 2004-12-20 2006-06-29 Renesas Technology Corp 半導体集積回路装置
JP4464294B2 (ja) * 2005-03-02 2010-05-19 Ｏｋｉセミコンダクタ株式会社 電圧制御型発振器
JP2007129501A (ja) * 2005-11-04 2007-05-24 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964659A (zh) * 2010-08-11 2011-02-02 上海集成电路研发中心有限公司 电压电流转换器
CN101964659B (zh) * 2010-08-11 2016-04-27 上海集成电路研发中心有限公司 电压电流转换器
CN103620687A (zh) * 2011-12-08 2014-03-05 松下电器产业株式会社 半导体存储装置
CN103516357B (zh) * 2013-10-08 2016-03-09 苏州芯格微电子有限公司 轨到轨输入电压范围的电压控制振荡器

Also Published As

Publication number Publication date
JP2009141393A (ja) 2009-06-25
US7893728B2 (en) 2011-02-22
US20090140776A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
CN101453202A (zh) 电压-电流转换器和压控振荡器
CN105099445B (zh) 一种环形振荡器的频率控制方法及电路
CN101485088B (zh) 甚低功率的模拟补偿电路
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
CN112527042B (zh) 衬底偏压产生电路
US8736320B2 (en) Power-on reset circuit
JP2008015925A (ja) 基準電圧発生回路
US8786324B1 (en) Mixed voltage driving circuit
CN208188714U (zh) 一种低压基准电路
CN101430573B (zh) 能阶电路的控制电路
CN103259984B (zh) Cmos电荷泵电路
KR101740397B1 (ko) 고속 입출력 패드를 위한 바이어스 전압 생성 회로
US5252909A (en) Constant-voltage generating circuit
CN109074115A (zh) 提供参考电压或电流的系统和方法
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device
CN108445954A (zh) 一种低压基准电路
KR100607164B1 (ko) 기준 전압 발생 회로
CN108628379B (zh) 偏压电路
JP2011049945A (ja) プッシュプル増幅回路およびこれを用いた演算増幅回路
KR0172342B1 (ko) 기준전압 발생회로
KR102204130B1 (ko) 기준 전압을 생성하기 위한 전자 회로
CN110706642B (zh) 一种用于led显示屏驱动芯片的振荡电路
CN116633116B (zh) 低功耗电流源、电流源电路、芯片及具有其的电子设备
JPS632193A (ja) センスアンプ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090610