CN105764005A - 一种基于dsp音频信号处理技术的吉他功放 - Google Patents

Abstract

本发明公开了一种基于DSP音频信号处理技术的吉他功放，包括吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块；优点是采用DSP音频信号处理技术，通过DSP处理器结合MCU微控制器来对音频线号进行混响、延时、效果和压缩等调音处理，集成度较高，采用的模拟器件较少，体积较小，成本较低，且精度较高。

Description

一种基于DSP音频信号处理技术的吉他功放

技术领域

本发明涉及一种吉他功放，尤其是涉及一种基于DSP音频信号处理技术的吉他功放。

背景技术

现有的吉他功放主要用于将吉他输入的音频信号进行混响、延时、效果和压缩等调音处理得到最终的音频信号输出。传统的简易吉他功放主要是采用模拟分立器件构建实现较单一功能。为了实现高级吉他功放的上述多种调音功能，传统的吉他功放使用的模拟分立器件数量庞大，一方面导致吉他功放内部pcb排板扩大，使得整体吉他功放体积较大，另一方面也使得器件采购、材料管控和生产工艺等成本居高不下，并且由于模拟器件或多或少都存在一定的离散性，庞大的模拟器件集合在一起将导致吉他功放的参数精度不高。

随着音频技术的发展，出现了一些可以替代吉他功放中的采用模拟器件来实现的功能电路的专用集成模块化芯片，比如可取代混响功能电路的弹簧混响器或混响IC、效果IC等等。虽然专用集成模块化芯片的引入，可以一定程度上减少模拟器件的使用数量而减小吉他功放的体积，降低其生产成本，但是各个专用集成模块化芯片所涉及的外围器件数量也不少，体积的减少和成本的降低并不明显，且专用集成模块化芯片的防干扰能力差，由此会导致吉他芯片精度的进一步降低。

发明内容

本发明所要解决的技术问题是提供一种基于DSP音频信号处理技术的吉他功放，该吉他功放采用DSP处理器来对音频线号的混响、延时、效果和压缩等调音处理，集成度高，采用的模拟器件较少，体积较小，成本较低，且精度高，运算速度快。

本发明解决上述技术问题所采用的技术方案为：一种基于DSP音频信号处理技术的吉他功放，包括吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块；所述的吉他信号输入模块和所述的模数转换器连接，所述的模数转换器分别与所述的DSP处理器和所述的USB音频输入模块连接，所述的DSP处理器分别与所述的第一数模转换器、所述的MCU微控制器和所述的USB音频输入模块连接，所述的MCU微控制器分别与所述的USB音频输入模块、所述的显示模块和所述的用户操作模块连接，所述的USB音频输入模块分别与所述的计算机通讯模块和所述的第二数模转换器连接，所述的第一数模转换器和所述的第一运算放大器连接，所述的AUX音频输入模块和所述的第二运算放大器连接，所述的第二运算放大器和所述的第一运算放大器连接，所述的第一运算放大器和所述的D类放大器连接，所述的D类放大器和所述的信号输出模块连接；当所述的吉他信号输入模块接收到吉他输出的模拟音频信号时，所述的模数转换器将该模拟音频信号转换为数字音频信号后分别传送给所述的DSP处理器和所述的USB音频输入模块，此时，用户通过用户操作模块输入外部操作信号给所述的MCU控制器，所述的MCU控制器控制所述的DSP处理器对接收到的数字音频信号进行调音处理得到调音后的数字音频信号，调音后的数字音频信号分成两路输出，一路反馈给所述的USB音频输入模块，另一路输送给所述的第一数模转换器，此时所述的USB音频输入模块在所述的MCU控制器控制下实现音频录音，所述的第一数模转换器降接收到的调音后的数字音频信号转换为模拟音频信号后先通过所述的第一运算放大器放大，再通过所述的D类放大器放大后最后通过所述的信号输出模块输出；当所述的计算机通讯模块与外部计算机连接时，USB音频输入模块通过计算机通讯模块与外部计算机建立连接关系实现人机通讯，外部计算机能获取音频录音，也能够将其内存储的数字音频信号输送给所述的USB音频输入模块，此时所述的USB音频输入模块将外部计算机输出的数字音频信号输送给所述的第二数模转换器，所述的第二数模转换器将外部计算机输出的数字音频信号转化为模拟音频信号后先通过所述的第二运算放大器放大，再通过所述的第一运算放大器放大，然后通过所述的D类放大器放大后最后通过所述的信号输出模块输出；当所述的AUX音频输入模块接入外部数字音频信号时，该外部数字音频信号先通过所述的第二运算放大器进行放大，再通过所述的第一运算放大器放大，然后通过所述的D类放大器放大后最后通过所述的信号输出模块输出。

所述的DSP处理器包括型号为K4S280432C-TC75的第一芯片、型号为AD2882P的第二芯片、第一晶振、第一电感、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容、第十七电容、第十八电容、第十九电容和第二十电容；所述的第一电感的一端接入3.3V电源电压，所述的第一电感的另一端输出3.3V电压，所述的第十电容的一端和所述的第十一电容的一端连接且其连接端接入3.3V电压，所述的第十电容的另一端和所述的第十一电容的另一端连接且其连接端接数字地，所述的第一芯片的第1脚、第14脚、第27脚、所述的第十五电容的一端、所述的第十六电容的一端和所述的第十七电容的一端连接且其连接端接入3.3V电压，所述的第一芯片的第28脚、第41脚、第54脚、第19脚、第39脚、所述的第十五电容的另一端、所述的第十六电容的另一端和所述的第十七电容的另一端连接且其连接端接入数字地，所述的第一芯片的第50脚和所述的第二芯片的第52脚连接，所述的第一芯片的第44脚和所述的第二芯片的第51脚连接，所述的第一芯片的第11脚和所述的第二芯片的第48脚连接，所述的第一芯片的第5脚和所述的第二芯片的第47脚连接；所述的第一芯片的第36脚、第6脚、第12脚、第46脚、第52脚和所述的第二十电容的一端连接且其连接端接数字地，所述的第一芯片的第3脚、第9脚、第43脚、第49脚和所述的第二十电容的另一端连接且其连接端接入3.3V电压，所述的第一芯片的第18脚和所述的第二芯片的第39脚连接，所述的第一芯片的第17脚和所述的第二芯片的第38脚连接，所述的第一芯片的第16脚和所述的第二芯片的第56脚连接，所述的第一芯片的第37脚和所述的第二芯片的第57脚连接，所述的第一芯片的第21脚和所述的第二芯片的第37脚连接，所述的第一芯片的第20脚和所述的第二芯片的第36脚连接，所述的第一芯片的第35脚和所述的第二芯片的第35脚连接，所述的第一芯片的第22脚和所述的第二芯片的第34脚连接，所述的第一芯片的第34脚和所述的第二芯片的第31脚连接，所述的第一芯片的第33脚和所述的第二芯片的第30脚连接，所述的第一芯片的第32脚和所述的第二芯片的第29脚连接，所述的第一芯片的第31脚和所述的第二芯片的第27脚连接，所述的第一芯片的第30脚和所述的第二芯片的第26脚连接，所述的第一芯片的第29脚和所述的第二芯片的第25脚连接，所述的第一芯片的第26脚和所述的第二芯片的第23脚连接，所述的第一芯片的第25脚和所述的第二芯片的第21脚连接，所述的第一芯片的第24脚和所述的第二芯片的第20脚连接，所述的第一芯片的第23脚和所述的第二芯片的第19脚连接，所述的第一芯片的第38脚和所述的第二芯片的第44脚连接，所述的第二芯片的第41脚、所述的第四电容的一端、所述的第八电容的一端、所述的第一电阻的一端和所述的第二电阻的一端连接，所述的第八电容的另一端和所述的第二电阻的另一端连接且其连接端接数字地，所述的第一电阻的另一端和所述的第四电容的另一端连接且其连接端接3.3V电压，所述的第二芯片的第55脚、第50脚、第42脚、第33脚、第22脚、所述的第七电容的一端、所述的第十二电容的一端和所述的第十三电容的一端连接且其连接端接入3.3V电压，所述的第七电容的另一端、所述的第十二电容的另一端、所述的第十三电容的另一端、所述的第一电容的一端、所述的第二电容的一端、所述的第三电容的一端和所述的第五电容的一端连接且其连接端接数字地，所述的第一电容的另一端、所述的第二电容的另一端、所述的第三电容的另一端、所述的第五电容的另一端、所述的第二芯片的第60脚、第59脚、第28脚、第46脚、第62脚和第77脚连接且其连接端接入1.8V电压，所述的第二芯片的第4脚、第76脚、所述的第六电容的一端、所述的第九电容的一端和所述的第十四电容的一端连接且其连接端接入3.3V电压，所述的第六电容的另一端、所述的第九电容的另一端、所述的第十四电容的另一端、所述的第二芯片的第1脚、第13脚、第24脚、第32脚、第40脚、第45脚、第49脚、第54脚、第61脚和第70脚连接且其连接端接数字地，所述的第二芯片的第11脚接数字地，所述的第二芯片的第15脚接数字地，所述的第二芯片的64脚、所述的第一晶振的一端和所述的第十八电容的一端连接，所述的第二芯片的第63脚、所述的第一晶振的另一端和所述的第十九电容的一端连接，所述的第十八电容的另一端和所述的第十九电容的另一端连接且其连接端接数字地，所述的第二芯片的第69脚和所述的第五电阻的一端连接，所述的第五电阻的另一端接3.3V电压，所述的第四电阻的一端接3.3V电压，所述的第二芯片的第18脚和所述的第三电阻的一端连接，所述的第三电阻的另一端和所述的第二芯片的第78脚分别与所述的MCU微控制器连接，所述的第二芯片的第14脚、第71脚、第72脚、第80脚和第66脚分别与所述的模数转换器连接，所述的第二芯片的第73脚分别与所述的第一数模转换器和所述的USB音频输入模块连接。该电路具有高性能的处理能力，成本较低，功耗较低，低功耗,，具有强大的外部通信接口便于构成大的控制系统，且对元件值的容限不敏感，受温度和环境等外部参与影响小，容易实现集成，可实现模拟处理不能实现的线性相位、多抽样率处理、级联和易于存储等功能。

所述的模数转换器包括型号为AD3700的第三芯片、第六电阻、第七电阻、第二十一电容、第二十二电容、第二十三电容、第二十四电容、第二十五电容、第二十六电容、第二十七电容、第二十八电容、第二十九电容、第三十电容、第三十一电容和第三十二电容；所述的第三芯片的第9脚和所述的第二芯片的第14脚连接，所述的第三芯片的第1脚和所述的第三芯片的第16脚连接且其连接端接入3.3V电压，所述的第三芯片的第4脚、所述的第六电阻的一端和所述的第二芯片的第66脚连接，所述的第六电阻的另一端接数字地，所述的第三芯片的第2脚和所述的第二芯片的第71脚连接，所述的第三芯片的第8脚和所述的第二芯片的第80脚连接，所述的第三芯片的第7脚和所述的第二芯片的第72脚连接，所述的第三芯片的第5脚接数字地，所述的第三芯片的第3脚、第6脚、所述的第二十三电容的一端、所述的第二十四电容的一端、所述的第二十五电容的一端和所述的第二十六电容的一端连接且其连接端接入3.3V电压，所述的第二十三电容的另一端、所述的第二十四电容的另一端、所述的第二十五电容的另一端和所述的第二十六电容的另一端连接且其连接端接数字地，所述的第三芯片的第13脚、所述的第二十一电容的一端和所述的第二十二电容的一端连接且其连接端接入5V电压，所述的第二十一电容的另一端和所述的第二十二电容的另一端均接地，所述的第三芯片的第15脚、所述的第二十七电容的一端和所述的第二十八电容的一端连接，所述的第二十七电容的另一端、所述的第二十八电容的另一端、所述的第二十九电容的一端、所述的第三十电容的一端和所述的第三芯片的第14脚连接且其连接端接地，所述的第二十九电容的另一端、所述的第三十电容的另一端和所述的第三芯片的第11脚连接，所述的第三芯片的第10脚、第12脚、所述的第三十一电容的一端和所述的第三十二电容的一端连接，所述的第三十二电容的另一端和所述的第七电阻的一端连接且其连接端接地，所述的第七电阻的另一端和所述的第三十一电容的另一端连接且其连接端与所述的吉他信号输入模块连接。该电路稳定性好，消除了积分非线性带来的误差，转换精度高。

与现有技术相比，本发明的优点在于通过吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块来构造吉他功放，将DSP音频信号处理技术应用于吉他功放中，当吉他信号输入模块接收到吉他输出的模拟音频信号时，模数转换器将该模拟音频信号转换为数字音频信号后分别传送给DSP处理器和USB音频输入模块，此时，用户通过用户操作模块输入外部操作信号给MCU控制器，MCU控制器控制DSP处理器对接收到的数字音频信号进行调音处理得到调音后的数字音频信号，调音后的数字音频信号分成两路输出，一路反馈给USB音频输入模块，另一路输送给第一数模转换器，此时USB音频输入模块在MCU控制器控制下实现音频录音，第一数模转换器降接收到的调音后的数字音频信号转换为模拟音频信号后先通过第一运算放大器放大，再通过D类放大器放大后最后通过信号输出模块输出；当计算机通讯模块与外部计算机连接时，USB音频输入模块通过计算机通讯模块与外部计算机建立连接关系实现人机通讯，外部计算机能获取音频录音，也能够将其内存储的数字音频信号输送给USB音频输入模块，此时USB音频输入模块将外部计算机输出的数字音频信号输送给第二数模转换器，第二数模转换器将外部计算机输出的数字音频信号转化为模拟音频信号后先通过第二运算放大器放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出；当AUX音频输入模块接入外部数字音频信号时，该外部数字音频信号先通过第二运算放大器进行放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出；本发明的吉他功放采用DSP音频信号处理技术，通过DSP处理器结合MCU微控制器来对音频线号进行混响、延时、效果和压缩等调音处理，集成度较高，采用的模拟器件较少，体积较小，成本较低，且精度较高。

附图说明

图1为本发明的基于DSP音频信号处理技术的吉他功放的原理框图；

图2为本发明的基于DSP音频信号处理技术的吉他功放的DSP处理器的电路图；

图3为本发明的基于DSP音频信号处理技术的吉他功放的模数转换器的电路图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种基于DSP音频信号处理技术的吉他功放，包括吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块；吉他信号输入模块和模数转换器连接，模数转换器分别与DSP处理器和USB音频输入模块连接，DSP处理器分别与第一数模转换器、MCU微控制器和USB音频输入模块连接，MCU微控制器分别与USB音频输入模块、显示模块和用户操作模块连接，USB音频输入模块分别与计算机通讯模块和第二数模转换器连接，第一数模转换器和第一运算放大器连接，AUX音频输入模块和第二运算放大器连接，第二运算放大器和第一运算放大器连接，第一运算放大器和D类放大器连接，D类放大器和信号输出模块连接；当吉他信号输入模块接收到吉他输出的模拟音频信号时，模数转换器将该模拟音频信号转换为数字音频信号后分别传送给DSP处理器和USB音频输入模块，此时，用户通过用户操作模块输入外部操作信号给MCU控制器，MCU控制器控制DSP处理器对接收到的数字音频信号进行调音处理得到调音后的数字音频信号，调音后的数字音频信号分成两路输出，一路反馈给USB音频输入模块，另一路输送给第一数模转换器，此时USB音频输入模块在MCU控制器控制下实现音频录音，第一数模转换器降接收到的调音后的数字音频信号转换为模拟音频信号后先通过第一运算放大器放大，再通过D类放大器放大后最后通过信号输出模块输出；当计算机通讯模块与外部计算机连接时，USB音频输入模块通过计算机通讯模块与外部计算机建立连接关系实现人机通讯，外部计算机能获取音频录音，也能够将其内存储的数字音频信号输送给USB音频输入模块，此时USB音频输入模块将外部计算机输出的数字音频信号输送给第二数模转换器，第二数模转换器将外部计算机输出的数字音频信号转化为模拟音频信号后先通过第二运算放大器放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出；当AUX音频输入模块接入外部数字音频信号时，该外部数字音频信号先通过第二运算放大器进行放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出。

实施例二：如图1所示，一种基于DSP音频信号处理技术的吉他功放，包括吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块；吉他信号输入模块和模数转换器连接，模数转换器分别与DSP处理器和USB音频输入模块连接，DSP处理器分别与第一数模转换器、MCU微控制器和USB音频输入模块连接，MCU微控制器分别与USB音频输入模块、显示模块和用户操作模块连接，USB音频输入模块分别与计算机通讯模块和第二数模转换器连接，第一数模转换器和第一运算放大器连接，AUX音频输入模块和第二运算放大器连接，第二运算放大器和第一运算放大器连接，第一运算放大器和D类放大器连接，D类放大器和信号输出模块连接；当吉他信号输入模块接收到吉他输出的模拟音频信号时，模数转换器将该模拟音频信号转换为数字音频信号后分别传送给DSP处理器和USB音频输入模块，此时，用户通过用户操作模块输入外部操作信号给MCU控制器，MCU控制器控制DSP处理器对接收到的数字音频信号进行调音处理得到调音后的数字音频信号，调音后的数字音频信号分成两路输出，一路反馈给USB音频输入模块，另一路输送给第一数模转换器，此时USB音频输入模块在MCU控制器控制下实现音频录音，第一数模转换器降接收到的调音后的数字音频信号转换为模拟音频信号后先通过第一运算放大器放大，再通过D类放大器放大后最后通过信号输出模块输出；当计算机通讯模块与外部计算机连接时，USB音频输入模块通过计算机通讯模块与外部计算机建立连接关系实现人机通讯，外部计算机能获取音频录音，也能够将其内存储的数字音频信号输送给USB音频输入模块，此时USB音频输入模块将外部计算机输出的数字音频信号输送给第二数模转换器，第二数模转换器将外部计算机输出的数字音频信号转化为模拟音频信号后先通过第二运算放大器放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出；当AUX音频输入模块接入外部数字音频信号时，该外部数字音频信号先通过第二运算放大器进行放大，再通过第一运算放大器放大，然后通过D类放大器放大后最后通过信号输出模块输出。

本实施中，如图2所示，DSP处理器包括型号为K4S280432C-TC75的第一芯片U1、型号为AD2882P的第二芯片U2、第一晶振Y1、第一电感L1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19和第二十电容C20；第一电感L1的一端接入3.3V电源电压，第一电感L1的另一端输出3.3V电压，第十电容C10的一端和第十一电容C11的一端连接且其连接端接入3.3V电压，第十电容C10的另一端和第十一电容C11的另一端连接且其连接端接数字地，第一芯片U1的第1脚、第14脚、第27脚、第十五电容C15的一端、第十六电容C16的一端和第十七电容C17的一端连接且其连接端接入3.3V电压，第一芯片U1的第28脚、第41脚、第54脚、第19脚、第39脚、第十五电容C15的另一端、第十六电容C16的另一端和第十七电容C17的另一端连接且其连接端接入数字地，第一芯片U1的第50脚和第二芯片U2的第52脚连接，第一芯片U1的第44脚和第二芯片U2的第51脚连接，第一芯片U1的第11脚和第二芯片U2的第48脚连接，第一芯片U1的第5脚和第二芯片U2的第47脚连接；第一芯片U1的第36脚、第6脚、第12脚、第46脚、第52脚和第二十电容C20的一端连接且其连接端接数字地，第一芯片U1的第3脚、第9脚、第43脚、第49脚和第二十电容C20的另一端连接且其连接端接入3.3V电压，第一芯片U1的第18脚和第二芯片U2的第39脚连接，第一芯片U1的第17脚和第二芯片U2的第38脚连接，第一芯片U1的第16脚和第二芯片U2的第56脚连接，第一芯片U1的第37脚和第二芯片U2的第57脚连接，第一芯片U1的第21脚和第二芯片U2的第37脚连接，第一芯片U1的第20脚和第二芯片U2的第36脚连接，第一芯片U1的第35脚和第二芯片U2的第35脚连接，第一芯片U1的第22脚和第二芯片U2的第34脚连接，第一芯片U1的第34脚和第二芯片U2的第31脚连接，第一芯片U1的第33脚和第二芯片U2的第30脚连接，第一芯片U1的第32脚和第二芯片U2的第29脚连接，第一芯片U1的第31脚和第二芯片U2的第27脚连接，第一芯片U1的第30脚和第二芯片U2的第26脚连接，第一芯片U1的第29脚和第二芯片U2的第25脚连接，第一芯片U1的第26脚和第二芯片U2的第23脚连接，第一芯片U1的第25脚和第二芯片U2的第21脚连接，第一芯片U1的第24脚和第二芯片U2的第20脚连接，第一芯片U1的第23脚和第二芯片U2的第19脚连接，第一芯片U1的第38脚和第二芯片U2的第44脚连接，第二芯片U2的第41脚、第四电容C4的一端、第八电容C8的一端、第一电阻R1的一端和第二电阻R2的一端连接，第八电容C8的另一端和第二电阻R2的另一端连接且其连接端接数字地，第一电阻R1的另一端和第四电容C4的另一端连接且其连接端接3.3V电压，第二芯片U2的第55脚、第50脚、第42脚、第33脚、第22脚、第七电容C7的一端、第十二电容C12的一端和第十三电容C13的一端连接且其连接端接入3.3V电压，第七电容C7的另一端、第十二电容C12的另一端、第十三电容C13的另一端、第一电容C1的一端、第二电容C2的一端、第三电容C3的一端和第五电容C5的一端连接且其连接端接数字地，第一电容C1的另一端、第二电容C2的另一端、第三电容C3的另一端、第五电容C5的另一端、第二芯片U2的第60脚、第59脚、第28脚、第46脚、第62脚和第77脚连接且其连接端接入1.8V电压，第二芯片U2的第4脚、第76脚、第六电容C6的一端、第九电容C9的一端和第十四电容C14的一端连接且其连接端接入3.3V电压，第六电容C6的另一端、第九电容C9的另一端、第十四电容C14的另一端、第二芯片U2的第1脚、第13脚、第24脚、第32脚、第40脚、第45脚、第49脚、第54脚、第61脚和第70脚连接且其连接端接数字地，第二芯片U2的第11脚接数字地，第二芯片U2的第15脚接数字地，第二芯片U2的64脚、第一晶振Y1的一端和第十八电容C18的一端连接，第二芯片U2的第63脚、第一晶振Y1的另一端和第十九电容C19的一端连接，第十八电容C18的另一端和第十九电容C19的另一端连接且其连接端接数字地，第二芯片U2的第69脚和第五电阻R5的一端连接，第五电阻R5的另一端接3.3V电压，第四电阻R4的一端接3.3V电压，第二芯片U2的第18脚和第三电阻R3的一端连接，第三电阻R3的另一端和第二芯片U2的第78脚分别与MCU微控制器连接，第二芯片U2的第14脚、第71脚、第72脚、第80脚和第66脚分别与模数转换器连接，第二芯片U2的第73脚分别与第一数模转换器和USB音频输入模块连接。

本实施中，如图3所示，模数转换器包括型号为AD3700的第三芯片U3、第六电阻R6、第七电阻R7、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31和第三十二电容C32；第三芯片U3的第9脚和第二芯片U2的第14脚连接，第三芯片U3的第1脚和第三芯片U3的第16脚连接且其连接端接入3.3V电压，第三芯片U3的第4脚、第六电阻R6的一端和第二芯片U2的第66脚连接，第六电阻R6的另一端接数字地，第三芯片U3的第2脚和第二芯片U2的第71脚连接，第三芯片U3的第8脚和第二芯片U2的第80脚连接，第三芯片U3的第7脚和第二芯片U2的第72脚连接，第三芯片U3的第5脚接数字地，第三芯片U3的第3脚、第6脚、第二十三电容C23的一端、第二十四电容C24的一端、第二十五电容C25的一端和第二十六电容C26的一端连接且其连接端接入3.3V电压，第二十三电容C23的另一端、第二十四电容C24的另一端、第二十五电容C25的另一端和第二十六电容C26的另一端连接且其连接端接数字地，第三芯片U3的第13脚、第二十一电容C21的一端和第二十二电容C22的一端连接且其连接端接入5V电压，第二十一电容C21的另一端和第二十二电容C22的另一端均接地，第三芯片U3的第15脚、第二十七电容C27的一端和第二十八电容C28的一端连接，第二十七电容C27的另一端、第二十八电容C28的另一端、第二十九电容C29的一端、第三十电容C30的一端和第三芯片U3的第14脚连接且其连接端接地，第二十九电容C29的另一端、第三十电容C30的另一端和第三芯片U3的第11脚连接，第三芯片U3的第10脚、第12脚、第三十一电容C31的一端和第三十二电容C32的一端连接，第三十二电容C32的另一端和第七电阻R7的一端连接且其连接端接地，第七电阻R7的另一端和第三十一电容C31的另一端连接且其连接端与吉他信号输入模块连接。

Claims (3)

1.一种基于DSP音频信号处理技术的吉他功放，其特征在于包括吉他信号输入模块、模数转换器、DSP处理器、MCU微控制器、USB音频输入模块、用于连接外部计算机的计算机通讯模块、第一数模转换器、第二数模转换器、第一运算放大器、第二运算放大器、D类放大器、AUX音频输入模块、信号输出模块、显示模块和用户操作模块；

所述的吉他信号输入模块和所述的模数转换器连接，所述的模数转换器分别与所述的DSP处理器和所述的USB音频输入模块连接，所述的DSP处理器分别与所述的第一数模转换器、所述的MCU微控制器和所述的USB音频输入模块连接，所述的MCU微控制器分别与所述的USB音频输入模块、所述的显示模块和所述的用户操作模块连接，所述的USB音频输入模块分别与所述的计算机通讯模块和所述的第二数模转换器连接，所述的第一数模转换器和所述的第一运算放大器连接，所述的AUX音频输入模块和所述的第二运算放大器连接，所述的第二运算放大器和所述的第一运算放大器连接，所述的第一运算放大器和所述的D类放大器连接，所述的D类放大器和所述的信号输出模块连接；

当所述的吉他信号输入模块接收到吉他输出的模拟音频信号时，所述的模数转换器将该模拟音频信号转换为数字音频信号后分别传送给所述的DSP处理器和所述的USB音频输入模块，此时，用户通过用户操作模块输入外部操作信号给所述的MCU控制器，所述的MCU控制器控制所述的DSP处理器对接收到的数字音频信号进行调音处理得到调音后的数字音频信号，调音后的数字音频信号分成两路输出，一路反馈给所述的USB音频输入模块，另一路输送给所述的第一数模转换器，此时所述的USB音频输入模块在所述的MCU控制器控制下实现音频录音，所述的第一数模转换器降接收到的调音后的数字音频信号转换为模拟音频信号后先通过所述的第一运算放大器放大，再通过所述的D类放大器放大后最后通过所述的信号输出模块输出；当所述的计算机通讯模块与外部计算机连接时，USB音频输入模块通过计算机通讯模块与外部计算机建立连接关系实现人机通讯，外部计算机能获取音频录音，也能够将其内存储的数字音频信号输送给所述的USB音频输入模块，此时所述的USB音频输入模块将外部计算机输出的数字音频信号输送给所述的第二数模转换器，所述的第二数模转换器将外部计算机输出的数字音频信号转化为模拟音频信号后先通过所述的第二运算放大器放大，再通过所述的第一运算放大器放大，然后通过所述的D类放大器放大后最后通过所述的信号输出模块输出；当所述的AUX音频输入模块接入外部数字音频信号时，该外部数字音频信号先通过所述的第二运算放大器进行放大，再通过所述的第一运算放大器放大，然后通过所述的D类放大器放大后最后通过所述的信号输出模块输出。

2.根据权利要求1所述的一种基于DSP音频信号处理技术的吉他功放，其特征在于所述的DSP处理器包括型号为K4S280432C-TC75的第一芯片、型号为AD2882P的第二芯片、第一晶振、第一电感、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容、第十七电容、第十八电容、第十九电容和第二十电容；

所述的第一电感的一端接入3.3V电源电压，所述的第一电感的另一端输出3.3V电压，所述的第十电容的一端和所述的第十一电容的一端连接且其连接端接入3.3V电压，所述的第十电容的另一端和所述的第十一电容的另一端连接且其连接端接数字地，所述的第一芯片的第1脚、第14脚、第27脚、所述的第十五电容的一端、所述的第十六电容的一端和所述的第十七电容的一端连接且其连接端接入3.3V电压，所述的第一芯片的第28脚、第41脚、第54脚、第19脚、第39脚、所述的第十五电容的另一端、所述的第十六电容的另一端和所述的第十七电容的另一端连接且其连接端接入数字地，所述的第一芯片的第50脚和所述的第二芯片的第52脚连接，所述的第一芯片的第44脚和所述的第二芯片的第51脚连接，所述的第一芯片的第11脚和所述的第二芯片的第48脚连接，所述的第一芯片的第5脚和所述的第二芯片的第47脚连接；所述的第一芯片的第36脚、第6脚、第12脚、第46脚、第52脚和所述的第二十电容的一端连接且其连接端接数字地，所述的第一芯片的第3脚、第9脚、第43脚、第49脚和所述的第二十电容的另一端连接且其连接端接入3.3V电压，所述的第一芯片的第18脚和所述的第二芯片的第39脚连接，所述的第一芯片的第17脚和所述的第二芯片的第38脚连接，所述的第一芯片的第16脚和所述的第二芯片的第56脚连接，所述的第一芯片的第37脚和所述的第二芯片的第57脚连接，所述的第一芯片的第21脚和所述的第二芯片的第37脚连接，所述的第一芯片的第20脚和所述的第二芯片的第36脚连接，所述的第一芯片的第35脚和所述的第二芯片的第35脚连接，所述的第一芯片的第22脚和所述的第二芯片的第34脚连接，所述的第一芯片的第34脚和所述的第二芯片的第31脚连接，所述的第一芯片的第33脚和所述的第二芯片的第30脚连接，所述的第一芯片的第32脚和所述的第二芯片的第29脚连接，所述的第一芯片的第31脚和所述的第二芯片的第27脚连接，所述的第一芯片的第30脚和所述的第二芯片的第26脚连接，所述的第一芯片的第29脚和所述的第二芯片的第25脚连接，所述的第一芯片的第26脚和所述的第二芯片的第23脚连接，所述的第一芯片的第25脚和所述的第二芯片的第21脚连接，所述的第一芯片的第24脚和所述的第二芯片的第20脚连接，所述的第一芯片的第23脚和所述的第二芯片的第19脚连接，所述的第一芯片的第38脚和所述的第二芯片的第44脚连接，所述的第二芯片的第41脚、所述的第四电容的一端、所述的第八电容的一端、所述的第一电阻的一端和所述的第二电阻的一端连接，所述的第八电容的另一端和所述的第二电阻的另一端连接且其连接端接数字地，所述的第一电阻的另一端和所述的第四电容的另一端连接且其连接端接3.3V电压，所述的第二芯片的第55脚、第50脚、第42脚、第33脚、第22脚、所述的第七电容的一端、所述的第十二电容的一端和所述的第十三电容的一端连接且其连接端接入3.3V电压，所述的第七电容的另一端、所述的第十二电容的另一端、所述的第十三电容的另一端、所述的第一电容的一端、所述的第二电容的一端、所述的第三电容的一端和所述的第五电容的一端连接且其连接端接数字地，所述的第一电容的另一端、所述的第二电容的另一端、所述的第三电容的另一端、所述的第五电容的另一端、所述的第二芯片的第60脚、第59脚、第28脚、第46脚、第62脚和第77脚连接且其连接端接入1.8V电压，所述的第二芯片的第4脚、第76脚、所述的第六电容的一端、所述的第九电容的一端和所述的第十四电容的一端连接且其连接端接入3.3V电压，所述的第六电容的另一端、所述的第九电容的另一端、所述的第十四电容的另一端、所述的第二芯片的第1脚、第13脚、第24脚、第32脚、第40脚、第45脚、第49脚、第54脚、第61脚和第70脚连接且其连接端接数字地，所述的第二芯片的第11脚接数字地，所述的第二芯片的第15脚接数字地，所述的第二芯片的64脚、所述的第一晶振的一端和所述的第十八电容的一端连接，所述的第二芯片的第63脚、所述的第一晶振的另一端和所述的第十九电容的一端连接，所述的第十八电容的另一端和所述的第十九电容的另一端连接且其连接端接数字地，所述的第二芯片的第69脚和所述的第五电阻的一端连接，所述的第五电阻的另一端接3.3V电压，所述的第四电阻的一端接3.3V电压，所述的第二芯片的第18脚和所述的第三电阻的一端连接，所述的第三电阻的另一端和所述的第二芯片的第78脚分别与所述的MCU微控制器连接，所述的第二芯片的第14脚、第71脚、第72脚、第80脚和第66脚分别与所述的模数转换器连接，所述的第二芯片的第73脚分别与所述的第一数模转换器和所述的USB音频输入模块连接。

3.根据权利要求2所述的一种基于DSP音频信号处理技术的吉他功放，其特征在于所述的模数转换器包括型号为AD3700的第三芯片、第六电阻、第七电阻、第二十一电容、第二十二电容、第二十三电容、第二十四电容、第二十五电容、第二十六电容、第二十七电容、第二十八电容、第二十九电容、第三十电容、第三十一电容和第三十二电容；

所述的第三芯片的第9脚和所述的第二芯片的第14脚连接，所述的第三芯片的第1脚和所述的第三芯片的第16脚连接且其连接端接入3.3V电压，所述的第三芯片的第4脚、所述的第六电阻的一端和所述的第二芯片的第66脚连接，所述的第六电阻的另一端接数字地，所述的第三芯片的第2脚和所述的第二芯片的第71脚连接，所述的第三芯片的第8脚和所述的第二芯片的第80脚连接，所述的第三芯片的第7脚和所述的第二芯片的第72脚连接，所述的第三芯片的第5脚接数字地，所述的第三芯片的第3脚、第6脚、所述的第二十三电容的一端、所述的第二十四电容的一端、所述的第二十五电容的一端和所述的第二十六电容的一端连接且其连接端接入3.3V电压，所述的第二十三电容的另一端、所述的第二十四电容的另一端、所述的第二十五电容的另一端和所述的第二十六电容的另一端连接且其连接端接数字地，所述的第三芯片的第13脚、所述的第二十一电容的一端和所述的第二十二电容的一端连接且其连接端接入5V电压，所述的第二十一电容的另一端和所述的第二十二电容的另一端均接地，所述的第三芯片的第15脚、所述的第二十七电容的一端和所述的第二十八电容的一端连接，所述的第二十七电容的另一端、所述的第二十八电容的另一端、所述的第二十九电容的一端、所述的第三十电容的一端和所述的第三芯片的第14脚连接且其连接端接地，所述的第二十九电容的另一端、所述的第三十电容的另一端和所述的第三芯片的第11脚连接，所述的第三芯片的第10脚、第12脚、所述的第三十一电容的一端和所述的第三十二电容的一端连接，所述的第三十二电容的另一端和所述的第七电阻的一端连接且其连接端接地，所述的第七电阻的另一端和所述的第三十一电容的另一端连接且其连接端与所述的吉他信号输入模块连接。