CN220381192U - 一种便携式数字示波器 - Google Patents

Abstract

本实用新型公开了一种便携式数字示波器，包括壳体、示波器采集卡、显示屏；壳体的前端设置有显示屏、电源按键、USB通信接口和连接检测探头的探头接口，壳体的侧端设置有电源接口和接地端子，壳体的内部设置有用于进行信号处理的示波器采集卡，电源接口连接示波器采集卡的电源输入端，示波器采集卡的输入端与探头接口连接，示波器采集卡的输出端连接显示屏的输入端，示波器采集卡通过接地端子进行接地；所述壳体的背部设置有便于移动示波器的手提支撑架，手提支撑架的底端设置有用于增大接触面积的底板。本实用新型内置有锂电池组，在无外部电源供电时，也可正常使用，方便移动到现场进行检测，降低了制作成本，满足了国内市场的需求。

Description

一种便携式数字示波器

技术领域

本实用新型涉及示波器技术领域，更具体涉及一种便携式数字示波器。

背景技术

示波器是一种用途广泛、易于使用、功能强大的电子测量仪器，属于信号分析类仪器的一种，用于观测、分析和记录各种电信号的变化。随着电子工业的持续高速发展，信息技术产品的智能化、网络化以及集成化程度逐步提高，数字示波器逐渐成为市场主流。

目前，国内市场需求数量较大，普及数字示波器的使用、打破技术壁垒、降低制造成本，这些都是该领域上需要改进的地方。基于以上的考虑，数字示波器的开发是非常必要的。

实用新型内容

本实用新型需要解决的技术问题是提供一种便携式数字示波器，满足国内市场需求，降低制作成本。

为解决上述技术问题，本实用新型所采取的技术方案如下。

一种便携式数字示波器，包括壳体，壳体的前端设置有显示屏、电源按键、USB通信接口和连接检测探头的探头接口，壳体的侧端设置有用于接入电源的电源接口和用于接地的接地端子，壳体的内部设置有用于进行信号处理的示波器采集卡，电源接口连接示波器采集卡的电源输入端，示波器采集卡的输入端与探头接口连接，示波器采集卡的输出端连接显示屏的输入端，示波器采集卡通过接地端子进行接地；所述壳体的背部设置有便于移动示波器的手提支撑架，手提支撑架的底端设置有用于增大接触面积的底板。

进一步优化技术方案，所述示波器采集卡包括用于对信号进行初步处理的模拟前端电路、将模拟信号转化为差分信号的ADC信号采集电路、用于对时钟信号进行高精度的倍频、分频和相位调整的锁相环电路、用于进行数据处理的FPGA、用于与上位机进行通信的USB处理器以及用于提供电源的电源电路，电源电路的输入端连接电源接口，电源电路的输出端分别连接模拟前端电路、ADC信号采集电路、锁相环电路、FPGA以及USB处理器的电源输入端，模拟前端电路的输入端连接探头接口，模拟前端电路和锁相环电路的输出端分别连接ADC信号采集电路的输入端，ADC信号采集电路的输出端连接FPGA的输入端，FPGA的输出端连接显示屏的输入端，FPGA通过USB处理器连接USB通信接口。

进一步优化技术方案，所述壳体上设置有用于接入外部触发信号的外部触发接口，外部触发接口的输出端连接FPGA的输入端。

进一步优化技术方案，所述壳体上还设置有任意波形发生器接口，任意波形发生器接口的输入端连接FPGA的输入端。

进一步优化技术方案，所述壳体的侧端还设置有扩展通信接口。

进一步优化技术方案，所述壳体的内部设置有电池仓，电池仓内设置有用于提供电源的锂电池组，锂电池组通过USB连接电源电路的输入端。

进一步优化技术方案，所述显示屏为可触摸液晶显示屏。

进一步优化技术方案，所述手提支撑架与底板之间倾斜设置有用于增强稳固性的斜梁。

由于采用了以上技术方案，本实用新型所取得技术进步如下。

本实用新型提供的一种便携式数字示波器，内置有锂电池组，在无外部电源供电时，也可正常使用，方便移动到现场进行检测，降低了制作成本，满足了国内市场的需求。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型的侧视图；

图3为本实用新型示波器采集卡的原理框图；

图4为本实用新型所述的前端模拟电路的电路图；

图5为本实用新型所述的信号采集电路的电路图；

图6为本实用新型所述的锁相环电路的电路图；

图7为本实用新型所述的FPGA的原理框图；

图8为本实用新型FPGA与USB处理器连接示意图；

图9为本实用新型中电源电路的原理框图。

其中：1.壳体、2.显示屏、3.电源按键、4.USB通信接口、5.探头接口、6.外部触发接口、7.任意波形发生器接口、8.手提支撑架、9.底板、10.斜梁、11.扩展通信接口、12.电源接口、13.接地端子。

具体实施方式

下面将结合附图和具体实施例对本实用新型进行进一步详细说明。

一种便携式数字示波器，结合图1至图2所示，包括壳体1，壳体1的前端设置有显示屏2、电源按键3、USB通信接口4、探头接口5、外部触发接口6和任意波形发生接口7，壳体1的侧端设置有扩展通信接口11、电源接口12和接地端子13，壳体1的侧端设置有扩展通信接口11、电源接口12和接地端子13，壳体1的内部设置有示波器采集卡，用来进行信号处理，电源接口12连接示波器采集卡的电源输入端，电源按键3、探头接口5和外部触发接口6的输出端分别连接示波器采集卡的输入端，示波器采集卡的输出端分别连接显示屏2和任意波形发生器7的输入端，示波器采集卡通过接地端子13进行接地，示波器采集卡分别与USB通信接口4和扩展通信接口11电连接。

显示屏2为可触摸液晶显示屏，不仅可以进行波形显示，也可以进行信息设定，替代传统台式示波器的控制面板，实现示波器的控制操作。

同时可触摸的液晶显示屏可实现上位机的功能，通过操作显示屏对示波器进行控制操作，包括获取运行状态、发送控制命令等，示波器采集卡根据控制命令实现频谱分析、余晖模式、协议分析、数学运算等在内的信号处理与分析功能，最后通过显示屏实现波形数据及分析数据的显示。

壳体1的内部设置有电池仓，电池仓内设置有锂电池组，用来提供电源，锂电池组可制成系统续航4小时以上，在不接入外接电源时也可以正常使用。

壳体1的背部设置有手提支撑架8，便于移动示波器，手提支撑架8的底端设置有底板9，增大手提支撑架8底沿的接触面积，手提支撑架8与底板9之间倾斜设置有斜梁10，用来增强手提支撑架的稳固性。

示波器采集卡的原理框图如图3所示，包括模拟前端电路、ADC信号采集电路、锁相环电路(PLL)、FPGA、USB处理器和电源电路，电源电路的输入端连接电源接口12，锂电池组通过USB连接电源电路的输入端，电源电路的输出端分别连接模拟前端电路、ADC信号采集电路、锁相环电路(PLL)、FPGA以及USB处理器的电源输入端，模拟前端电路的输入端连接探头接口5，模拟前端电路、锁相环电路以及外部触发接口6的输出端分别连接ADC信号采集电路的输入端，ADC信号采集电路的输出端连接FPGA的输入端，FPGA的输出端分别连接显示屏2和任意波形发生器接口7的输入端，FPGA通过USB处理器连接USB通信接口4，FPGA与扩展通信接口11电连接。

前端模拟电路的信号从探头接口进入，对信号进行初步处理，主要功能是显示带宽的限制、输入信号的衰减和对应上位机进行档位的调节。本实用新型中前端模拟电路的电路图如图4所示。

通过设计磁保持继电器的通断对应输入信号是直流耦合还是交流耦合方式进入。当上位机选择DC时，磁保持继电器吸起信号经过电阻输出；当上位机选择交流电时，磁保持电器落下经过电容输出，磁保持继电器的状态是通过FPGA进行控制的。

信号衰减部分，包括两级Π型衰减电路，通过电阻的串并联，使得输入与输出的比值为10：1，当此路衰减选通时会把信号幅值衰减10倍，在电路中还设计了限制带宽的RC滤波器电路。

通过FPGA控制磁保持继电器的通断，来实现挡位的调节。挡位与硬件对应关系：当上位机选择挡位是(10mV～200mV)时，此时无衰减；当上位机选择挡位是(500mV～2V)时，此时为10倍衰减；当上位机选择挡位是(5V～20V)时，此时为100倍衰减。

ADC信号采集电路主要实现两个功能，易使将单端模拟信号转化为差分信号，送给A/D转换芯片；二是将输入信号进行放大，放大倍数约为2.8，输出共模电压由输入信号控制，使单端转差分放大器的输出与ADC的输入相匹配，只要输入与输出信号处于规定范围内，输出共模电压必定等于输入端的电压。

信号采集电路使用一款多功能、高性能、低功耗模数转换器(ADC)，该模数转换器采用交错式高速模式来提升采样速率，其电路图如图5所示，串行LVDS输出有四种不同模式，通过配置寄存器进行选择，控制接口引脚具有1.7-3.6VCOMS逻辑电压，通过串行控制接口(SPI)，可向ADC施加各种模式和配置设置。

锁相环电路(PLL)是一种反馈系统，其中电压控制振荡器(VCO)和相位比较器相互连接，使得振荡器可以相对于参考信号维持恒定的相位角度，可以对时钟信号进行高精度的倍频、分频和相位调整。

本实用新型中锁相环电路的电路图如图6所示，锁相环电路的参数配置由FPGA完成，输出相位相反的两路时钟CLK_P和CLK_N。中心频率是由外部电感和内部电容共同决定，对于350M到1800M的范围,需要一系列不同的电感值来覆盖，经计算，本设计所用外部电感L_EXT感值为1.6nH。中心频率与外部电感的关系如下：

FPGA，现场可编程逻辑门阵列，其原理框图如图7所示，FPGA芯片与DDR3存储器通过存储器总线进行连接；与USB控制器通过GPIF接口进行连接；通过SPI接口与ADC、DAC、PLL及其他相关芯片连接。

FPGA主要包括ADC接口模块、触发控制模块、DDR读写控制模块、USB控制模块、USB数据处理模块、采样控制模块、ADC控制模块、DAC控制模块、PLL控制模块及其他外围器件控制模块。

ADC芯片输出的数据从ADC接口模块中经过串并转换、帧分割和降速处理后存入缓冲FIFO，受到采样和触发控制通过DDR控制模块写入到DDR3存储器内，在采样完成后将数据读出并通过USB控制模块写入到USB芯片的缓冲区内。

FPGA内部数据流分为两部分，上行数据为下位机通过ADC芯片采集得到的数据；下行数据为上位机下发的控制命令及配置信息。

上位机下发的配置信息和控制命令通过USB控制模块读出到FPGA内部缓冲区，通过USB处理器对数据进行处理并分发到其他子模块。

虽然FPGA具有极高的灵活性和强大的数据处理能力，但是FPGA本身并没有提供任何与上位机通信的接口，因此FPGA需要通过USB处理器来实现数据的传输，FPGA与USB处理器连接示意图如图8所示。

USB处理器提供一个通用可编程接口(GPIFII)，我们可以对GPIFII和FPGA编程，来实现从FPGA到USB控制器，再到上位机的数据传输通道。FPGA将需要发送的并行数据，通过GPIFII接口传给FX3，FX3内部将数据打包成带有USB协议的数据包，通过USB标准接口对外传输。

电源电路用来提供电源，其原理框图如图9所示，从USB进入的是主电源，从外部适配器进入电源称为辅助电源，当无外部电源供电时，OUT1和OUT2均由主电源产生；当外部电源供电时，OUT2由此产生。

Claims (8)

1.一种便携式数字示波器，其特征在于：包括壳体(1)，壳体(1)的前端设置有显示屏(2)、电源按键(3)、USB通信接口(4)和连接检测探头的探头接口(5)，壳体(1)的侧端设置有用于接入电源的电源接口(12)和用于接地的接地端子(13)，壳体(1)的内部设置有用于进行信号处理的示波器采集卡，电源接口连接示波器采集卡的电源输入端，示波器采集卡的输入端与探头接口(5)连接，示波器采集卡的输出端连接显示屏(2)的输入端，示波器采集卡通过接地端子(13)进行接地；所述壳体(1)的背部设置有便于移动示波器的手提支撑架(8)，手提支撑架(8)的底端设置有用于增大接触面积的底板(9)。

2.根据权利要求1所述的一种便携式数字示波器，其特征在于：所述示波器采集卡包括用于对信号进行初步处理的模拟前端电路、将模拟信号转化为差分信号的ADC信号采集电路、用于对时钟信号进行高精度的倍频、分频和相位调整的锁相环电路、用于进行数据处理的FPGA、用于与上位机进行通信的USB处理器以及用于提供电源的电源电路，电源电路的输入端连接电源接口(12)，电源电路的输出端分别连接模拟前端电路、ADC信号采集电路、锁相环电路、FPGA以及USB处理器的电源输入端，模拟前端电路的输入端连接探头接口(5)，模拟前端电路和锁相环电路的输出端分别连接ADC信号采集电路的输入端，ADC信号采集电路的输出端连接FPGA的输入端，FPGA的输出端连接显示屏(2)的输入端，FPGA通过USB处理器连接USB通信接口(4)。

3.根据权利要求2所述的一种便携式数字示波器，其特征在于：所述壳体(1)上设置有用于接入外部触发信号的外部触发接口(6)，外部触发接口的输出端连接FPGA的输入端。

4.根据权利要求2所述的一种便携式数字示波器，其特征在于：所述壳体(1)上还设置有任意波形发生器接口(7)，任意波形发生器接口(7)的输入端连接FPGA的输入端。

5.根据权利要求2所述的一种便携式数字示波器，其特征在于：所述壳体(1)的侧端还设置有扩展通信接口(11)。

6.根据权利要求2所述的一种便携式数字示波器，其特征在于：所述壳体(1)的内部设置有电池仓，电池仓内设置有用于提供电源的锂电池组，锂电池组通过USB连接电源电路的输入端。

7.根据权利要求1所述的一种便携式数字示波器，其特征在于：所述显示屏(2)为可触摸液晶显示屏。

8.根据权利要求1所述的一种便携式数字示波器，其特征在于：所述手提支撑架(8)与底板(9)之间倾斜设置有用于增强稳固性的斜梁(10)。