CN206389360U - 一种can通讯数字对讲手持机 - Google Patents

Abstract

本实用新型公开一种CAN通讯数字对讲手持机，其是由壳体和设于壳体内部的电路模块组成，电路模块包括CAN通讯接口电路及连接至CAN通讯接口电路的AD/DA转换电路、声码压缩电路、音频功率放大电路、稳压电路、开关电路、接口电路；CAN通讯接口电路包括CAN控制电路、CAN收发器电路和CAN接口电路，CAN收发器电路、CAN接口电路均连接至CAN控制电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路；接口电路包括接口电路J1、接口电路J2和接口电路J3；接口电路J1连接至AD/DA转换电路，接口电路J2连接至CAN收发器电路，接口电路J3连接至CAN接口电路。本实用新型通过CAN总线通信，其声音清晰、抗干扰性强、传输距离远。

Description

一种CAN通讯数字对讲手持机

技术领域

本实用新型涉及通讯领域的对讲设备，尤其涉及一种CAN通讯数字对讲手持机。

背景技术

目前，我国的对讲机技术主要是模拟式对讲机占主导地位，并有少量数字对讲机应用。

模拟对讲机存在许多不足，比如噪声大、失真度高、易干扰、传输距离近、消耗功率较大等，不能有效的消除干扰及噪声影响，导致许多情况下通话质量不能令人满意；且频率利用率不高，信道容量低；保密性差，容易被窃听等。针对这些不足，有些公司将数字技术应用于对讲机领域，通过将模拟对讲机中的型号处理数字化，可以有效的克服上述模拟对讲机的不足。数字对讲机利用高计算能力的数字处理芯片对模拟语音信号进行数字化处理，在无线信道上传输数字信号，能够有效的进行纠错，并且数字化设备能够方便地对无线空间的信号进行高效率的管理。

随着通讯技术的发展，各部门不仅要求通话质量高，信道利用率高的对讲设备，还要求其能够有较高的保密性，防止通话内容被窃听。

综上，有必要设计一种CAN通讯数字对讲手持机来弥补上述缺陷。

实用新型内容

本实用新型提出一种CAN通讯数字对讲手持机，其用于解决现有技术中对讲机噪声大、失真度高、易干扰、传输距离近和消耗功率较大的缺陷。本实用新型通过CAN总线通信，其声音清晰、抗干扰性强、传输距离远。

本实用新型的技术方案是这样实现的：

本实用新型公开一种CAN通讯数字对讲手持机，其是由壳体和设于壳体内部的电路模块组成，电路模块包括CAN通讯接口电路及连接至CAN通讯接口电路的AD/DA转换电路、声码压缩电路、音频功率放大电路、稳压电路、开关电路、接口电路；CAN通讯接口电路包括CAN控制电路、CAN收发器电路和CAN接口电路，CAN收发器电路、CAN接口电路均连接至CAN控制电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路；接口电路包括接口电路J1、接口电路J2和接口电路J3；接口电路J1连接至AD/DA转换电路，接口电路J2连接至CAN收发器电路，接口电路J3连接至CAN接口电路。

其中，CAN控制电路包括芯片MCP2515、电阻R21、电容C22、电容C23、电容C24和石英晶体振荡器X2；芯片MCP2515的第一接脚、第二接脚均连接至CAN收发器电路；芯片MCP2515的第七接脚连接至电容C22的一端、石英晶体振荡器X2的一端；芯片MCP2515的第八接脚连接至石英晶体振荡器X2的另一端、电容C23的一端；电容C23的另一端、电容C22的另一端均接地；芯片MCP2515的第九接脚连接至电容C24的一端，且芯片MCP2515的第九接脚与电容C24的连接节点处接地；芯片MCP2515的第十七接脚连接至电阻R21的一端；电阻R21的另一端连接至芯片MCP2515的第十八接脚、电容C24的另一端；电阻R21与芯片MCP2515的第十八接脚的连接处连接至电源正极。

其中，CAN收发器电路包括芯片TJA1050、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、二极管D4、二极管D5、二极管D6和跳线插接件JP3；芯片TJA1050的第一接脚连接至芯片MCP2515的第一接脚；芯片TJA1050的第四接脚连接至芯片MCP2515的第二接脚；芯片TJA1050的第二接脚连接至电容C25的一端，芯片TJA1050的第三接脚、电容C25的另一端均连接至电源正极；芯片TJA1050的第二接脚与电容C25的连接处接地；芯片TJA1050的第七接脚连接至电容C26的一端、跳线插接件JP3的第三接脚、二极管D4的一端、二极管D6的一端、接口电路J2；芯片TJA1050的第六接脚连接至电容C27的一端、跳线插接件JP3的第四接脚、二极管D5的一端、二极管D6的另一端、接口电路J2；跳线插接件JP3的第一接脚连接至电阻R22的一端；跳线插接件JP3的第二接脚连接至电阻R23的一端；电阻R22的另一端、电阻R23的另一端均连接至电容C28的一端；电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电容C28的另一端均接地。

其中，CAN接口电路包括芯片IC1、电阻R29、有极性电容C31、石英晶体振荡器X1、电容C29和电容C30；芯片IC1的第四接脚连接至电阻R29的一端、有极性电容C31`的负极；电阻R29的另一端接地；有极性电容C31`的正极连接至电源正极；芯片IC1的第八接脚连接至芯片MCP2515的第十二接脚；芯片IC1的第九接脚连接至芯片MCP2515的第十三接脚；芯片IC1的第十接脚连接至芯片MCP2515的第十四接脚；芯片IC1的第十一接脚连接至芯片MCP2515的第十五接脚；芯片IC1的第十二接脚连接至芯片MCP2515的第十六接脚；芯片MCP2515的第十四接脚连接至电容C29的一端、石英晶体振荡器X1的一端；芯片MCP2515的第十五接脚连接至电容C30的一端、石英晶体振荡器X1的另一端；电容C29的另一端、电容C30的另一端均接地。

其中，AD/DA转换电路包括芯片CSP1027、电容C1、电容C3、电容C4、电容C11、电阻R1和有极性电容EC5；芯片CSP1027的第三十四接脚连接至电容C4的一端；芯片CSP1027的第四十六接脚连接至电容C11的一端；芯片CSP1027的第四十五接脚连接至电容C1的一端；电容C1的另一端连接至接口电路J1、电阻R1的一端；芯片CSP1027的第三十九接脚连接至电容C3的一端、有极性电容EC5的一端、电阻R1的另一端；电容C3的另一端连接至有极性电容EC5的另一端，且电容C3与有极性电容EC5的连接处连接至模拟电源；芯片CSP1027的第四接脚、第十六接脚、第十八接脚、第三十五接脚、第三十六接脚、电容C4的另一端均接地；芯片CSP1027的第五接脚、第三十二接脚均连接至电源正极；芯片CSP1027的第四十八接脚、第四十接脚连接至模拟电源；芯片CSP1027的第四十四接脚、三十八接脚、电容C11的另一端均接模拟地。

其中，声码压缩电路包括芯片AMBE1000、电位器RP1、电位器RP2、电位器RP3、电阻R7、石英晶体振荡器X3、电容C17和电容C18；芯片AMBE1000的第二接脚连接至电位器RP2的第八接脚；芯片AMBE1000的第三接脚连接至电位器RP2的第七接脚；芯片AMBE1000的第四接脚连接至电位器RP2的第六接脚；芯片AMBE1000的第五接脚连接至电位器RP2的第五接脚；芯片AMBE1000的第六接脚连接至电阻R7的一端；芯片AMBE1000的第三十七接脚连接至电容C17的一端、石英晶体振荡器X3的一端；芯片AMBE1000的第三十八接脚连接至电容C18的一端、石英晶体振荡器X3的另一端；芯片AMBE1000的第三十九接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第四十接脚连接至芯片CSP1027的第十三接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第二十八接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第二十五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第二十四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第二十三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二十二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第二十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第二十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第十三接脚；芯片AMBE1000的第七十四接脚连接至芯片CSP1027的第十九接脚；芯片AMBE1000的第七十八接脚连接至芯片CSP1027的第二十接脚；芯片AMBE1000的第七十九接脚、第八十二接脚均连接至芯片CSP1027的第二十四接脚；芯片AMBE1000的第八十接脚、第八十一接脚均连接至芯片CSP1027的第二十五接脚；芯片AMBE1000的第八十四接脚连接至芯片CSP1027的第二十一接脚；芯片AMBE1000的第九十一接脚连接至电位器RP3的第四接脚；芯片AMBE1000的第九十二接脚连接至电位器RP3的第三接脚；芯片AMBE1000的第九十三接脚连接至电位器RP3的第二接脚；芯片AMBE1000的第九十五接脚连接至电位器RP3的第一接脚；芯片AMBE1000的第九十六接脚连接至电位器RP1的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP1的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP1的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP1的第一接脚；电阻R7的另一端、电容C17的另一端、电容C18的另一端、电位器RP1的第五接脚、第六接脚、第七接脚、第八接脚、电位器RP2的第一接脚、第二接脚、第四接脚、电位器RP3的第七接脚、芯片AMBE1000的第一接脚、第十三接脚、第十五接脚、第二十五接脚、第三十二接脚、第三十六接脚、第四十一接脚、第四十三接脚、第四十四接脚、第四十五接脚、第五十一接脚、第六十二接脚、第六十八接脚、第六十九接脚、第七十三接脚、第七十五接脚、第八十三接脚、第八十九接脚、第九十接脚、第九十四接脚均接地；电位器RP2的第三接脚、电位器RP3的第五接脚、第六接脚、第八接脚、芯片AMBE1000的第七接脚、第十九接脚、第二十六接脚、第五十接脚、第五十六接脚、第六十六接脚、第七十六接脚、第八十五接脚、第八十八接脚、第一百接脚均连接至电源正极。

其中，音频功率放大电路包括芯片LM4890、电容C14、电容C15、电容C16、电阻R4和电阻R5；芯片LM4890的第一接脚连接至芯片IC1的第三接脚；芯片LM4890的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4890的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C14的一端；电容C14的另一端连接至芯片CSP1027的第四十三接脚；芯片LM4890的第五接脚连接至电阻R5的另一端、接口电路J1；芯片LM4890的第六接脚连接至电容C16的一端，且芯片LM4890的第六接脚与电容C16的连接处连接至模拟电源；电容C15的另一端、电容C16的另一端、芯片LM4890的第七接脚均接模拟地；芯片LM4890的第八接脚连接至接口电路J1。

其中，稳压电路包括芯片LM2575、有极性电容C21、有极性电容C20、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C21的一端、二极管D2的一端、保险丝F1的一端；保险丝F1的另一端连接至二极管D1的一端，二极管D1的另一端连接至接口电路J2；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、有极性电容C21的另一端、二极管D2的另一端、有极性电容C20的另一端、二极管D3的另一端均接地。

其中，开关电路开关SW和电位器RP4；开关SW的第一接脚、第二接脚、第三接脚、第四接脚均连接至电源正极；电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚均接地；开关SW的第五接脚连接至电位器RP4的第四接脚；开关SW的第六接脚连接至电位器RP4的第三接脚；开关SW的第七接脚连接至电位器RP4的第二接脚；开关SW的第八接脚连接至电位器RP4的第一接脚。

其中，接口电路J1的第四接脚连接至芯片LM4890的第八接脚；接口电路J1的第三接脚连接至芯片LM4890的第五接脚；接口电路J1的第二接脚连接至电阻R1一端、电容C1的另一端；接口电路J1的第一接脚接模拟地；接口电路J2的第四接脚连接至芯片TJA1050的第六接脚；接口电路J2的第三接脚连接至芯片TJA1050的第七接脚；接口电路J2的第二接脚接地；接口电路J2的第一接脚连接至二极管D1的另一端；接口电路J3的第四接脚接电源正极；接口电路J3的第三接脚连接至芯片IC1的第五接脚；接口电路J3的第二接脚连接至芯片IC1的第七接脚；接口电路J3的第一接脚接地。

与现有技术相比，本实用新型具有如下优点：

本实用新型采用CAN总线通信的方式进行通信，其传输距离远、声音清晰、抗干扰性强，且反应速度快，不存在延时；本实用新型的通话内容几乎无法破译，通信内容安全可靠，可有效防止窃听。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型CAN控制电路和CAN收发器电路的电路示意图。

图2为本实用新型CAN接口电路的电路示意图。

图3为本实用新型AD/DA转换电路的电路示意图。

图4为本实用新型稳压电路的电路示意图。

图5为本实用新型开关电路的电路示意图。

图6为本实用新型音频功率放大电路的电路示意图。

图7为本实用新型声码压缩电路的电路示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了有助于和澄清随后的实施例的描述，在对本发明的具体实施方式进行详细说明之前，对部分术语进行解释，下列的解释应用于本说明书以及权利要求书。

本发明中出现的CAN的英文全称是Controller Area Network，其中文意思为控制器局域网络；本发明出现的AD/DA转换电路的中文意思为模数/数模转换电路。本发明中出现的其它英文词语均为代码，不代表其它任何意义。

参照图1至图7，本实用新型公开一种CAN通讯数字对讲手持机，其是由壳体和设于壳体内部的电路模块组成，电路模块包括CAN通讯接口电路及连接至CAN通讯接口电路的AD/DA转换电路、声码压缩电路、音频功率放大电路、稳压电路、开关电路、接口电路；CAN通讯接口电路包括CAN控制电路、CAN收发器电路和CAN接口电路，CAN收发器电路、CAN接口电路均连接至CAN控制电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路；接口电路包括接口电路J1、接口电路J2和接口电路J3；接口电路J1连接至AD/DA转换电路，接口电路J2连接至CAN收发器电路，接口电路J3连接至CAN接口电路。

其中，CAN控制电路包括芯片MCP2515、电阻R21、电容C22、电容C23、电容C24和石英晶体振荡器X2；芯片MCP2515的第一接脚、第二接脚均连接至CAN收发器电路；芯片MCP2515的第七接脚连接至电容C22的一端、石英晶体振荡器X2的一端；芯片MCP2515的第八接脚连接至石英晶体振荡器X2的另一端、电容C23的一端；电容C23的另一端、电容C22的另一端均接地；芯片MCP2515的第九接脚连接至电容C24的一端，且芯片MCP2515的第九接脚与电容C24的连接节点处接地；芯片MCP2515的第十七接脚连接至电阻R21的一端；电阻R21的另一端连接至芯片MCP2515的第十八接脚、电容C24的另一端；电阻R21与芯片MCP2515的第十八接脚的连接处连接至电源正极。

其中，CAN收发器电路包括芯片TJA1050、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、二极管D4、二极管D5、二极管D6和跳线插接件JP3；芯片TJA1050的第一接脚连接至芯片MCP2515的第一接脚；芯片TJA1050的第四接脚连接至芯片MCP2515的第二接脚；芯片TJA1050的第二接脚连接至电容C25的一端，芯片TJA1050的第三接脚、电容C25的另一端均连接至电源正极；芯片TJA1050的第二接脚与电容C25的连接处接地；芯片TJA1050的第七接脚连接至电容C26的一端、跳线插接件JP3的第三接脚、二极管D4的一端、二极管D6的一端、接口电路J2；芯片TJA1050的第六接脚连接至电容C27的一端、跳线插接件JP3的第四接脚、二极管D5的一端、二极管D6的另一端、接口电路J2；跳线插接件JP3的第一接脚连接至电阻R22的一端；跳线插接件JP3的第二接脚连接至电阻R23的一端；电阻R22的另一端、电阻R23的另一端均连接至电容C28的一端；电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电容C28的另一端均接地。

其中，CAN接口电路包括芯片IC1、电阻R29、有极性电容C31、石英晶体振荡器X1、电容C29和电容C30；芯片IC1的第四接脚连接至电阻R29的一端、有极性电容C31`的负极；电阻R29的另一端接地；有极性电容C31`的正极连接至电源正极；芯片IC1的第八接脚连接至芯片MCP2515的第十二接脚；芯片IC1的第九接脚连接至芯片MCP2515的第十三接脚；芯片IC1的第十接脚连接至芯片MCP2515的第十四接脚；芯片IC1的第十一接脚连接至芯片MCP2515的第十五接脚；芯片IC1的第十二接脚连接至芯片MCP2515的第十六接脚；芯片MCP2515的第十四接脚连接至电容C29的一端、石英晶体振荡器X1的一端；芯片MCP2515的第十五接脚连接至电容C30的一端、石英晶体振荡器X1的另一端；电容C29的另一端、电容C30的另一端均接地。

其中，AD/DA转换电路包括芯片CSP1027、电容C1、电容C3、电容C4、电容C11、电阻R1和有极性电容EC5；芯片CSP1027的第三十四接脚连接至电容C4的一端；芯片CSP1027的第四十六接脚连接至电容C11的一端；芯片CSP1027的第四十五接脚连接至电容C1的一端；电容C1的另一端连接至接口电路J1、电阻R1的一端；芯片CSP1027的第三十九接脚连接至电容C3的一端、有极性电容EC5的一端、电阻R1的另一端；电容C3的另一端连接至有极性电容EC5的另一端，且电容C3与有极性电容EC5的连接处连接至模拟电源；芯片CSP1027的第四接脚、第十六接脚、第十八接脚、第三十五接脚、第三十六接脚、电容C4的另一端均接地；芯片CSP1027的第五接脚、第三十二接脚均连接至电源正极；芯片CSP1027的第四十八接脚、第四十接脚连接至模拟电源；芯片CSP1027的第四十四接脚、三十八接脚、电容C11的另一端均接模拟地。

其中，声码压缩电路包括芯片AMBE1000、电位器RP1、电位器RP2、电位器RP3、电阻R7、石英晶体振荡器X3、电容C17和电容C18；芯片AMBE1000的第二接脚连接至电位器RP2的第八接脚；芯片AMBE1000的第三接脚连接至电位器RP2的第七接脚；芯片AMBE1000的第四接脚连接至电位器RP2的第六接脚；芯片AMBE1000的第五接脚连接至电位器RP2的第五接脚；芯片AMBE1000的第六接脚连接至电阻R7的一端；芯片AMBE1000的第三十七接脚连接至电容C17的一端、石英晶体振荡器X3的一端；芯片AMBE1000的第三十八接脚连接至电容C18的一端、石英晶体振荡器X3的另一端；芯片AMBE1000的第三十九接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第四十接脚连接至芯片CSP1027的第十三接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第二十八接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第二十五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第二十四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第二十三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二十二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第二十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第二十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第十三接脚；芯片AMBE1000的第七十四接脚连接至芯片CSP1027的第十九接脚；芯片AMBE1000的第七十八接脚连接至芯片CSP1027的第二十接脚；芯片AMBE1000的第七十九接脚、第八十二接脚均连接至芯片CSP1027的第二十四接脚；芯片AMBE1000的第八十接脚、第八十一接脚均连接至芯片CSP1027的第二十五接脚；芯片AMBE1000的第八十四接脚连接至芯片CSP1027的第二十一接脚；芯片AMBE1000的第九十一接脚连接至电位器RP3的第四接脚；芯片AMBE1000的第九十二接脚连接至电位器RP3的第三接脚；芯片AMBE1000的第九十三接脚连接至电位器RP3的第二接脚；芯片AMBE1000的第九十五接脚连接至电位器RP3的第一接脚；芯片AMBE1000的第九十六接脚连接至电位器RP1的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP1的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP1的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP1的第一接脚；电阻R7的另一端、电容C17的另一端、电容C18的另一端、电位器RP1的第五接脚、第六接脚、第七接脚、第八接脚、电位器RP2的第一接脚、第二接脚、第四接脚、电位器RP3的第七接脚、芯片AMBE1000的第一接脚、第十三接脚、第十五接脚、第二十五接脚、第三十二接脚、第三十六接脚、第四十一接脚、第四十三接脚、第四十四接脚、第四十五接脚、第五十一接脚、第六十二接脚、第六十八接脚、第六十九接脚、第七十三接脚、第七十五接脚、第八十三接脚、第八十九接脚、第九十接脚、第九十四接脚均接地；电位器RP2的第三接脚、电位器RP3的第五接脚、第六接脚、第八接脚、芯片AMBE1000的第七接脚、第十九接脚、第二十六接脚、第五十接脚、第五十六接脚、第六十六接脚、第七十六接脚、第八十五接脚、第八十八接脚、第一百接脚均连接至电源正极。

其中，音频功率放大电路包括芯片LM4890、电容C14、电容C15、电容C16、电阻R4和电阻R5；芯片LM4890的第一接脚连接至芯片IC1的第三接脚；芯片LM4890的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4890的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C14的一端；电容C14的另一端连接至芯片CSP1027的第四十三接脚；芯片LM4890的第五接脚连接至电阻R5的另一端、接口电路J1；芯片LM4890的第六接脚连接至电容C16的一端，且芯片LM4890的第六接脚与电容C16的连接处连接至模拟电源；电容C15的另一端、电容C16的另一端、芯片LM4890的第七接脚均接模拟地；芯片LM4890的第八接脚连接至接口电路J1。

其中，稳压电路包括芯片LM2575、有极性电容C21、有极性电容C20、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C21的一端、二极管D2的一端、保险丝F1的一端；保险丝F1的另一端连接至二极管D1的一端，二极管D1的另一端连接至接口电路J2；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、有极性电容C21的另一端、二极管D2的另一端、有极性电容C20的另一端、二极管D3的另一端均接地。

其中，开关电路开关SW和电位器RP4；开关SW的第一接脚、第二接脚、第三接脚、第四接脚均连接至电源正极；电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚均接地；开关SW的第五接脚连接至电位器RP4的第四接脚；开关SW的第六接脚连接至电位器RP4的第三接脚；开关SW的第七接脚连接至电位器RP4的第二接脚；开关SW的第八接脚连接至电位器RP4的第一接脚。

其中，接口电路J1的第四接脚连接至芯片LM4890的第八接脚；接口电路J1的第三接脚连接至芯片LM4890的第五接脚；接口电路J1的第二接脚连接至电阻R1一端、电容C1的另一端；接口电路J1的第一接脚接模拟地；接口电路J2的第四接脚连接至芯片TJA1050的第六接脚；接口电路J2的第三接脚连接至芯片TJA1050的第七接脚；接口电路J2的第二接脚接地；接口电路J2的第一接脚连接至二极管D1的另一端；接口电路J3的第四接脚接电源正极；接口电路J3的第三接脚连接至芯片IC1的第五接脚；接口电路J3的第二接脚连接至芯片IC1的第七接脚；接口电路J3的第一接脚接地。

本实用新型使用的芯片AMBE1000是一高性能的多速率语音编码/解码芯片，其语音编码/解码速率可以在2400～9600b/s之间，以50b的间隔变化；在该芯片内部有相互独立的语音编码和解码通道，可同时完成语音的编码和解码任务；并且所有的编码和解码操作都在芯片内部完成，不需要外扩的存储器；故本实用新型适合于数字语音通信、加密语音通信以及其它需要对语音进行数字处理的场合。

本实用新型声源传输的原理为：声音通过麦克风(接口电路J2的第二接脚)，由CSP1027芯片将声音模拟信号转换为数字信号，再由AMBE1000芯片将数据进行压缩处理，再由CAN数据通讯芯片MCP2515将压缩后的声码信息上传到CAN总线上。

本实用新型声音播放的原理为：由芯片MCP2515接收的CAN总线上的声码数据，经由AMBE1000芯片进行解压缩处理，再通过CSP1027芯片把解压缩的数字信号转换成模拟信号，由LM4890芯片，把声音进行放大，由喇叭播放出来。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种CAN通讯数字对讲手持机，其是由壳体和设于壳体内部的电路模块组成，其特征在于，电路模块包括CAN通讯接口电路及连接至CAN通讯接口电路的AD/DA转换电路、声码压缩电路、音频功率放大电路、稳压电路、开关电路、接口电路；

CAN通讯接口电路包括CAN控制电路、CAN收发器电路和CAN接口电路，CAN收发器电路、CAN接口电路均连接至CAN控制电路；

AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路；

接口电路包括接口电路J1、接口电路J2和接口电路J3；接口电路J1连接至AD/DA转换电路，接口电路J2连接至CAN收发器电路，接口电路J3连接至CAN接口电路。

2.如权利要求1所述的CAN通讯数字对讲手持机，其特征在于，CAN控制电路包括芯片MCP2515、电阻R21、电容C22、电容C23、电容C24和石英晶体振荡器X2；芯片MCP2515的第一接脚、第二接脚均连接至CAN收发器电路；芯片MCP2515的第七接脚连接至电容C22的一端、石英晶体振荡器X2的一端；芯片MCP2515的第八接脚连接至石英晶体振荡器X2的另一端、电容C23的一端；电容C23的另一端、电容C22的另一端均接地；芯片MCP2515的第九接脚连接至电容C24的一端，且芯片MCP2515的第九接脚与电容C24的连接节点处接地；芯片MCP2515的第十七接脚连接至电阻R21的一端；电阻R21的另一端连接至芯片MCP2515的第十八接脚、电容C24的另一端；电阻R21与芯片MCP2515的第十八接脚的连接处连接至电源正极。

3.如权利要求2所述的CAN通讯数字对讲手持机，其特征在于，CAN收发器电路包括芯片TJA1050、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、二极管D4、二极管D5、二极管D6和跳线插接件JP3；芯片TJA1050的第一接脚连接至芯片MCP2515的第一接脚；芯片TJA1050的第四接脚连接至芯片MCP2515的第二接脚；芯片TJA1050的第二接脚连接至电容C25的一端，芯片TJA1050的第三接脚、电容C25的另一端均连接至电源正极；芯片TJA1050的第二接脚与电容C25的连接处接地；芯片TJA1050的第七接脚连接至电容C26的一端、跳线插接件JP3的第三接脚、二极管D4的一端、二极管D6的一端、接口电路J2；芯片TJA1050的第六接脚连接至电容C27的一端、跳线插接件JP3的第四接脚、二极管D5的一端、二极管D6的另一端、接口电路J2；跳线插接件JP3的第一接脚连接至电阻R22的一端；跳线插接件JP3的第二接脚连接至电阻R23的一端；电阻R22的另一端、电阻R23的另一端均连接至电容C28的一端；电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电容C28的另一端均接地。

4.如权利要求3所述的CAN通讯数字对讲手持机，其特征在于，CAN接口电路包括芯片IC1、电阻R29、有极性电容C31、石英晶体振荡器X1、电容C29和电容C30；芯片IC1的第四接脚连接至电阻R29的一端、有极性电容C31`的负极；电阻R29的另一端接地；有极性电容C31`的正极连接至电源正极；芯片IC1的第八接脚连接至芯片MCP2515的第十二接脚；芯片IC1的第九接脚连接至芯片MCP2515的第十三接脚；芯片IC1的第十接脚连接至芯片MCP2515的第十四接脚；芯片IC1的第十一接脚连接至芯片MCP2515的第十五接脚；芯片IC1的第十二接脚连接至芯片MCP2515的第十六接脚；芯片MCP2515的第十四接脚连接至电容C29的一端、石英晶体振荡器X1的一端；芯片MCP2515的第十五接脚连接至电容C30的一端、石英晶体振荡器X1的另一端；电容C29的另一端、电容C30的另一端均接地。

5.如权利要求4所述的CAN通讯数字对讲手持机，其特征在于，AD/DA转换电路包括芯片CSP1027、电容C1、电容C3、电容C4、电容C11、电阻R1和有极性电容EC5；芯片CSP1027的第三十四接脚连接至电容C4的一端；芯片CSP1027的第四十六接脚连接至电容C11的一端；芯片CSP1027的第四十五接脚连接至电容C1的一端；电容C1的另一端连接至接口电路J1、电阻R1的一端；芯片CSP1027的第三十九接脚连接至电容C3的一端、有极性电容EC5的一端、电阻R1的另一端；电容C3的另一端连接至有极性电容EC5的另一端，且电容C3与有极性电容EC5的连接处连接至模拟电源；芯片CSP1027的第四接脚、第十六接脚、第十八接脚、第三十五接脚、第三十六接脚、电容C4的另一端均接地；芯片CSP1027的第五接脚、第三十二接脚均连接至电源正极；芯片CSP1027的第四十八接脚、第四十接脚连接至模拟电源；芯片CSP1027的第四十四接脚、三十八接脚、电容C11的另一端均接模拟地。

6.如权利要求5所述的CAN通讯数字对讲手持机，其特征在于，声码压缩电路包括芯片AMBE1000、电位器RP1、电位器RP2、电位器RP3、电阻R7、石英晶体振荡器X3、电容C17和电容C18；芯片AMBE1000的第二接脚连接至电位器RP2的第八接脚；芯片AMBE1000的第三接脚连接至电位器RP2的第七接脚；芯片AMBE1000的第四接脚连接至电位器RP2的第六接脚；芯片AMBE1000的第五接脚连接至电位器RP2的第五接脚；芯片AMBE1000的第六接脚连接至电阻R7的一端；芯片AMBE1000的第三十七接脚连接至电容C17的一端、石英晶体振荡器X3的一端；芯片AMBE1000的第三十八接脚连接至电容C18的一端、石英晶体振荡器X3的另一端；芯片AMBE1000的第三十九接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第四十接脚连接至芯片CSP1027的第十三接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第二十八接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第二十五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第二十四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第二十三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二十二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第二十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第二十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第十三接脚；芯片AMBE1000的第七十四接脚连接至芯片CSP1027的第十九接脚；芯片AMBE1000的第七十八接脚连接至芯片CSP1027的第二十接脚；芯片AMBE1000的第七十九接脚、第八十二接脚均连接至芯片CSP1027的第二十四接脚；芯片AMBE1000的第八十接脚、第八十一接脚均连接至芯片CSP1027的第二十五接脚；芯片AMBE1000的第八十四接脚连接至芯片CSP1027的第二十一接脚；芯片AMBE1000的第九十一接脚连接至电位器RP3的第四接脚；芯片AMBE1000的第九十二接脚连接至电位器RP3的第三接脚；芯片AMBE1000的第九十三接脚连接至电位器RP3的第二接脚；芯片AMBE1000的第九十五接脚连接至电位器RP3的第一接脚；芯片AMBE1000的第九十六接脚连接至电位器RP1的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP1的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP1的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP1的第一接脚；

电阻R7的另一端、电容C17的另一端、电容C18的另一端、电位器RP1的第五接脚、第六接脚、第七接脚、第八接脚、电位器RP2的第一接脚、第二接脚、第四接脚、电位器RP3的第七接脚、芯片AMBE1000的第一接脚、第十三接脚、第十五接脚、第二十五接脚、第三十二接脚、第三十六接脚、第四十一接脚、第四十三接脚、第四十四接脚、第四十五接脚、第五十一接脚、第六十二接脚、第六十八接脚、第六十九接脚、第七十三接脚、第七十五接脚、第八十三接脚、第八十九接脚、第九十接脚、第九十四接脚均接地；电位器RP2的第三接脚、电位器RP3的第五接脚、第六接脚、第八接脚、芯片AMBE1000的第七接脚、第十九接脚、第二十六接脚、第五十接脚、第五十六接脚、第六十六接脚、第七十六接脚、第八十五接脚、第八十八接脚、第一百接脚均连接至电源正极。

7.如权利要求6所述的CAN通讯数字对讲手持机，其特征在于，音频功率放大电路包括芯片LM4890、电容C14、电容C15、电容C16、电阻R4和电阻R5；芯片LM4890的第一接脚连接至芯片IC1的第三接脚；芯片LM4890的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4890的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C14的一端；电容C14的另一端连接至芯片CSP1027的第四十三接脚；芯片LM4890的第五接脚连接至电阻R5的另一端、接口电路J1；芯片LM4890的第六接脚连接至电容C16的一端，且芯片LM4890的第六接脚与电容C16的连接处连接至模拟电源；电容C15的另一端、电容C16的另一端、芯片LM4890的第七接脚均接模拟地；芯片LM4890的第八接脚连接至接口电路J1。

8.如权利要求7所述的CAN通讯数字对讲手持机，其特征在于，稳压电路包括芯片LM2575、有极性电容C21、有极性电容C20、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C21的一端、二极管D2的一端、保险丝F1的一端；保险丝F1的另一端连接至二极管D1的一端，二极管D1的另一端连接至接口电路J2；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、有极性电容C21的另一端、二极管D2的另一端、有极性电容C20的另一端、二极管D3的另一端均接地。

9.如权利要求8所述的CAN通讯数字对讲手持机，其特征在于，开关电路开关SW和电位器RP4；开关SW的第一接脚、第二接脚、第三接脚、第四接脚均连接至电源正极；电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚均接地；开关SW的第五接脚连接至电位器RP4的第四接脚；开关SW的第六接脚连接至电位器RP4的第三接脚；开关SW的第七接脚连接至电位器RP4的第二接脚；开关SW的第八接脚连接至电位器RP4的第一接脚。

10.如权利要求9所述的CAN通讯数字对讲手持机，其特征在于，接口电路J1的第四接脚连接至芯片LM4890的第八接脚；接口电路J1的第三接脚连接至芯片LM4890的第五接脚；接口电路J1的第二接脚连接至电阻R1一端、电容C1的另一端；接口电路J1的第一接脚接模拟地；

接口电路J2的第四接脚连接至芯片TJA1050的第六接脚；接口电路J2的第三接脚连接至芯片TJA1050的第七接脚；接口电路J2的第二接脚接地；接口电路J2的第一接脚连接至二极管D1的另一端；

接口电路J3的第四接脚接电源正极；接口电路J3的第三接脚连接至芯片IC1的第五接脚；接口电路J3的第二接脚连接至芯片IC1的第七接脚；接口电路J3的第一接脚接地。