CN206402292U - 一种can通信数字对讲消回免提机 - Google Patents

Abstract

本实用新型公开一种CAN通信数字对讲消回免提机，其由壳体和安装于壳体内的电路模块组成，电路模块包括CAN通讯接口电路及与CAN通讯接口电路连接的稳压电路、音频功率放大电路、声码压缩电路、AD/DA转换电路、继电电路、接口电路；CAN通讯接口电路包括CAN控制电路、光耦隔离电路和CAN接口电路，光耦隔离电路、CAN接口电路均连接至CAN控制电路；接口电路包括RJ45接口电路和串行接口电路，CAN控制电路连接至RJ45接口电路；CAN接口电路连接至串行电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路。本实用新型CAN通信数字对讲消回免提机在使用时上下通信声音清晰、无回音杂音，故方便使用。

Description

一种CAN通信数字对讲消回免提机

技术领域

本实用新型涉及通讯领域的免提对讲设备，尤其涉及一种CAN通信数字对讲消回免提机。

背景技术

语音通讯中常有回声问题，受话端信号由受话器播放后，经过线路和声学反射传入送话端的接收信号中，并馈送到远端，使远端的通讯联络人听到回声；回声会给通话双方噪声极大干扰，影响通话质量。

对讲机是一种双向移动通信工具，在不需要任何网络支持的情况下，就可以通话，没有话费产生，故适用于相对固定且频繁通话的场合；然而现有的对讲设备，在使用免提功能时，常常听到“沙沙沙沙”的电流噪声，因对讲设备在封闭狭小空间或唛头与喇叭近距离(10CM)内，受次声波影响，语音通信回声、噪音大，声音字词及语句之间辨析困难。

综上，有必要设计一种CAN通信数字对讲消回免提机来弥补上述缺陷。

实用新型内容

本实用新型提出一种CAN通信数字对讲消回免提机，其用于解决现有技术中对讲设备在使用免提功能时语音通信回声和噪音大的缺陷。本实用新型CAN通信数字对讲消回免提机在使用时上下通信声音清晰、无回音杂音，故方便使用。

本实用新型的技术方案是这样实现的：

本实用新型公开一种CAN通信数字对讲消回免提机，其由壳体和安装于壳体内的电路模块组成，电路模块包括CAN通讯接口电路及与CAN通讯接口电路连接的稳压电路、音频功率放大电路、声码压缩电路、AD/DA转换电路、继电电路、接口电路；CAN通讯接口电路包括CAN控制电路、光耦隔离电路和CAN接口电路，光耦隔离电路、CAN接口电路均连接至CAN控制电路；接口电路包括RJ45接口电路和串行接口电路，CAN控制电路连接至RJ45接口电路；CAN接口电路连接至串行电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路。

其中，CAN控制电路包括芯片MCP2551、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、电阻R24、电阻R25、二极管D4、二极管D5、保险丝F2和保险丝F3；芯片MCP2551的第二接脚连接至电容C25的一端；电容C25的另一端、芯片MCP2551的第三接脚均连接至电源正极；芯片MCP2551的第八接脚连接至电阻R25的一端；芯片MCP2551的第七接脚连接至电容C26的一端、电阻R23的一端、二极管D4的一端、保险丝F2的一端；芯片MCP2551的第六接脚连接至电容C22的一端、电阻R22的一端、二极管D5的一端、保险丝F3的一端；保险丝F2的另一端、保险丝F3的另一端均连接至RJ45接口电路；电阻R22的另一端、电阻R23的另一端均连接至电阻R24的一端、电容C28的一端；芯片MCP2551的第一接脚、第四接脚均连接至CAN接口电路；芯片MCP2551的第二接脚、电阻R25的另一端、电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电阻R24的另一端、电容C28的另一端均接地。

其中，CAN接口电路包括芯片IC1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电阻RX1、电阻RX2和石英晶体振荡器X1；芯片IC1的第一接脚、第三十二接脚、第四十四接脚均连接至AD/DA转换电路；芯片IC1的第二接脚、第三接脚、第四接脚、第五接脚、第十四接脚、第十五接脚、第三十六接脚、第三十七接脚、第三十八接脚、第三十九接脚、第四十接脚、第四十一接脚均连接至声码压缩电路；芯片IC1的第六接脚连接至电容C5的一端；芯片IC1的第八接脚连接至光耦隔离电路；芯片IC1的第十接脚连接至芯片MCP2551的第一接脚；芯片IC1的第十一接脚连接至芯片MCP2551的第四接脚；芯片IC1的第十六接脚、第十七接脚、第十八接脚均连接至串行接口电路；芯片IC1的第二十四接脚连接至音频功率放大电路；芯片IC1的第二十六接脚连接至RJ45接口电路；芯片IC1的第七接脚、电容C5的另一端、电阻RX1的另一端、芯片IC1的第二十八接脚均连接至电源正极；芯片IC1的第十八接脚连接至电阻RX2的一端；电阻RX2的另一端连接至电阻RX1的一端、电容C6的一端；芯片IC1的第二十三接脚连接至电容C4的一端；芯片IC1的第二十八接脚连接至电容C3的一端；芯片IC1的第三十接脚连接至石英晶体振荡器X1的一端、电容C2的一端；芯片IC1的第三十一接脚连接至石英晶体振荡器X1的另一端、电容C1的一端；芯片IC1的第六接脚、电容C6的另一端、电容C4的另一端、电容C3的另一端、芯片IC1的第二十九接脚、电容C1的另一端、电容C2的另一端均接地。

其中，光耦隔离电路包括光耦芯片PC181、接口J3、电阻R1和电阻R34；光耦芯片PC181的第一接脚连接至电阻R1的一端；光耦芯片PC181的第二接脚连接至接口J3的第一接脚；光耦芯片PC181的第四接脚连接至电阻R34的一端；光耦芯片PC181的第三接脚、接口J3的第二接脚均接地；电阻R1的另一端、电阻R34的另一端均连接至电源正极；接口J3的第三接脚、第四接脚均连接至继电电路。

其中，AD/DA转换电路包括芯片FM1188、电位器RP1、电位器RP2、电位器RP3、电位器RP4、电位器RP10、电容C41、电容C42、电容C43、电容C45、电容C48、电容C49、电容C52、电容C53、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电阻R42、电阻R45、电阻R47、电阻R48、电阻R51、电阻R52、电阻R54、电阻R59、电阻R60、电感F41、电感F42和石英晶体振荡器X41；芯片FM1188的第三接脚连接至电容C41的一端，电容C41的另一端连接至音频功率放大电路；芯片FM1188的第七接脚分别连接至电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚；芯片FM1188的第八接脚连接至电位器RP4的第四接脚；芯片FM1188的第九接脚连接至电位器RP4的第二接脚；芯片FM1188的第十接脚连接至声码压缩电路；芯片FM1188的第十一接脚连接至电位器RP4的第一接脚；芯片FM1188的第十二接脚连接至电位器RP10的第四接脚；芯片FM1188的第十三接脚连接至芯片IC1的第一接脚；芯片FM1188的第十四接脚连接至电位器RP3的第四接脚；芯片FM1188的第十五接脚连接至电位器RP3的第三接脚；芯片FM1188的第十六四接脚连接至电位器RP3的第二接脚；芯片FM1188的第十七接脚连接至电位器RP3的第一接脚；芯片FM1188的第十八接脚连接至电容C44的一端，芯片FM1188的第十九接脚连接至电容C44的另一端；芯片FM1188的第二十接脚连接至电位器RP1的第八接脚；芯片FM1188的第二十一接脚连接至电位器RP1的第七接脚；芯片FM1188的第二十二接脚连接至电位器RP2的第三接脚；芯片FM1188的第二十三接脚连接至电位器RP1的第五接脚；芯片FM1188的第二十四接脚连接至电位器RP2的第四接脚；芯片FM1188的第二十五接脚连接至电位器RP2的第二接脚；芯片FM1188的第二十六接脚连接至电位器RP2的第一接脚；芯片FM1188的第二十七接脚连接至电阻R60的一端、石英晶体振荡器X41的一端、电容C59的一端；芯片FM1188的第二十八接脚连接至电阻R59的一端，电阻R59的另一端连接至电阻R60的另一端、石英晶体振荡器X41的另一端、电容C58的一端；芯片FM1188的第三十接脚连接至电阻R54的一端；芯片FM1188的第三十一接脚连接至电容C52的一端、电阻R52的一端；芯片FM1188的第三十二接脚连接至电容C52的另一端、电阻R51的一端；芯片FM1188的第三十五接脚连接至电容C42的一端；芯片FM1188的第三十七接脚连接至电容C45的一端；芯片FM1188的第三十八接脚连接至电容C45的另一端；芯片FM1188的第三十九接脚连接至电阻R47的一端，电阻R47的另一端连接至电容C51的一端；电容C51的另一端连接至电阻R42的一端、电容C48的一端、麦克风的正极；芯片FM1188的第四十接脚连接至电阻R48的一端，电阻R48的另一端连接至电容C50的一端；电容C50的另一端连接至电容C48的另一端、麦克风的负极；电阻R42的另一端连接至电容C49的一端、电阻R45的一端；电阻R45的另一端连接至电容C43的一端、电容F41的一端；芯片FM1188的第四十一接脚连接至电容C53的一端；芯片FM1188的第四十二接脚连接至电容C55的一端；芯片FM1188的第四十三接脚连接至电容C56的一端；芯片FM1188的第四十四接脚连接至电容C60的一端；芯片FM1188的第四十六接脚连接至电容C57的一端；芯片FM1188的第三十八接脚、电容C43的另一端、电容C49的另一端、电容C50的另一端、电容C53的另一端、电容C55的另一端、电容C56的另一端、电容C60的另一端均连接至电容F42的一端；电容F42的另一端、芯片FM1188的第七接脚、第十八接脚、第二十九接脚、第三十一接脚、第四十五接脚、电容C42的另一端、电阻R51的另一端、电容C58的另一端、电容C59的另一端、电位器RP3的第五接脚、电位器RP2的第五接脚、第六接脚、第七接脚、第八接脚均接地。

其中，音频功率放大电路包括芯片LM4871、电阻R2、电阻R4、电阻R5、电容C15和电容C16；芯片LM4871的第一接脚连接至芯片IC1的第二十四接脚、电阻R2的一端；芯片LM4871的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4871的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C41的另一端；电阻R5的另一端连接至芯片LM4871的第五接脚；芯片LM4871的第五接脚、第八接脚均连接至继电器电路；芯片LM4871的第六接脚连接至电容C16的一端；芯片LM4871的第七接脚连接至电容C16的另一端；电容C15的另一端、芯片LM4871的第七接脚均接地。

其中，声码压缩电路包括芯片AMBE1000、电位器RP7、电位器RP8、石英晶体振荡器X3、电容C17、电容C18、电阻R37、电阻RH0、电阻RH1、电阻RH2、电阻RH3、电阻RL0、电阻RL1、电阻RL2和电阻RL3；芯片AMBE1000的第二接脚连接至电阻R37的一端；芯片AMBE1000的第三接脚连接至电阻RL3的一端；芯片AMBE1000的第四接脚连接至电阻RL2的一端；芯片AMBE1000的第五接脚连接至电阻RL1的一端；芯片AMBE1000的第六接脚连接至电阻RL0的一端；芯片AMBE1000的第三十七接脚连接至石英晶体振荡器X3的一端、电容C17的一端；芯片AMBE1000的第三十八接脚连接至石英晶体振荡器X3的另一端、电容C18的一端；芯片AMBE1000的第三十九接脚连接至芯片IC1的第十四接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第十五接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第四十三接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第四十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第三十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第三十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第三十六接脚；芯片AMBE1000的第七十八接脚连接至芯片FM1188的第十一接脚；芯片AMBE1000的第八十四接脚连接至芯片FM1188的第十接脚；芯片AMBE1000的第九十一接脚连接至电位器RP8的第八接脚；芯片AMBE1000的第九十二接脚连接至电位器RP8的第七接脚；芯片AMBE1000的第九十三接脚连接至电位器RP8的第六接脚；芯片AMBE1000的第九十五接脚连接至电位器RP8的第五接脚；芯片AMBE1000的第九十六接脚连接至电位器RP7的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP7的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP7的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP7的第一接脚。

其中，稳压电路包括芯片LM2575、有极性电容C20、有极性电容C24、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C24的一端、二极管D2的一端、保险丝F1的一端、二极管D1的一端；二极管D1的另一端连接至电源正极；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、二极管D3的另一端、有极性电容C20的另一端、有极性电容C24的另一端、二极管D2的另一端均接地。

其中，继电电路包括芯片REL、电阻R30、电阻R31、三极管Q1和二极管D8；芯片REL的第一接脚连接至芯片LM4871的第五接脚，芯片REL的第八接脚连接至芯片LM4871的第八接脚；芯片REL的第二接脚连接至话筒的正极，芯片REL的第七接脚连接至话筒的负极；芯片REL的第三接脚连接至接口J3的第四接脚；芯片REL的第六接脚连接至接口J3的第三接脚；芯片REL的第四接脚连接至三极管Q1的发射极、二极管D8的一端；芯片REL的第五接脚连接至二极管D8的另一端；三极管Q1的基极连接至电阻R31的一端、电阻R30的一端；电阻R31的另一端连接至芯片IC1的第二十接脚；电阻R30的另一端、芯片REL的第五接脚均连接至电源正极；三极管Q1的集电极接地。

其中，RJ45接口的第八接脚连接至保险丝F2的另一端；RJ45接口的第七接脚连接至保险丝F3的另一端；RJ45接口的第三接脚连接至芯片IC1的第二十六接脚；串行接口的第一接脚连接至芯片IC1的第十八接脚；串行接口的第四接脚连接至芯片IC1的第十七接脚；串行接口的第五接脚连接至芯片IC1的第十六接脚。

与现有技术相比，本实用新型具有如下优点：

本实用新型通过CAN总线通信的方式进行通信，且其通过设置音频功率放大电路、声码压缩电路和AD/DA转换电路，能将回音在送话端和受话端进行消除，处理速度快，故其在使用时上下通信声音清晰、无回音杂音。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型CAN控制电路的电路示意图。

图2为本实用新型CAN接口电路的电路示意图。

图3为本实用新型稳压电路的电路示意图。

图4为本实用新型音频功率放大电路的电路示意图。

图5为本实用新型声码压缩电路的电路示意图。

图6为本实用新型AD/DA转换电路的电路示意图。

图7为本实用新型继电电路的电路示意图。

图8为本实用新型RJ45接口的电路示意图。

图9为本实用新型串行接口的电路示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了有助于和澄清随后的实施例的描述，在对本发明的具体实施方式进行详细说明之前，对部分术语进行解释，下列的解释应用于本说明书以及权利要求书。

本发明中出现的CAN的英文全称是Controller Area Network，其中文意思为控制器局域网络；本发明出现的AD/DA转换电路的中文意思为模数/数模转换电路。本发明中出现的其它英文词语均为代码，不代表其它任何意义。

参照图1至图9，本实用新型公开一种CAN通信数字对讲消回免提机，其由壳体和安装于壳体内的电路模块组成，电路模块包括CAN通讯接口电路及与CAN通讯接口电路连接的稳压电路、音频功率放大电路、声码压缩电路、AD/DA转换电路、继电电路、接口电路；CAN通讯接口电路包括CAN控制电路、光耦隔离电路和CAN接口电路，光耦隔离电路、CAN接口电路均连接至CAN控制电路；接口电路包括RJ45接口电路和串行接口电路，CAN控制电路连接至RJ45接口电路；CAN接口电路连接至串行电路；AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路。

其中，CAN控制电路包括芯片MCP2551、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、电阻R24、电阻R25、二极管D4、二极管D5、保险丝F2和保险丝F3；芯片MCP2551的第二接脚连接至电容C25的一端；电容C25的另一端、芯片MCP2551的第三接脚均连接至电源正极；芯片MCP2551的第八接脚连接至电阻R25的一端；芯片MCP2551的第七接脚连接至电容C26的一端、电阻R23的一端、二极管D4的一端、保险丝F2的一端；芯片MCP2551的第六接脚连接至电容C22的一端、电阻R22的一端、二极管D5的一端、保险丝F3的一端；保险丝F2的另一端、保险丝F3的另一端均连接至RJ45接口电路；电阻R22的另一端、电阻R23的另一端均连接至电阻R24的一端、电容C28的一端；芯片MCP2551的第一接脚、第四接脚均连接至CAN接口电路；芯片MCP2551的第二接脚、电阻R25的另一端、电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电阻R24的另一端、电容C28的另一端均接地。

其中，CAN接口电路包括芯片IC1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电阻RX1、电阻RX2和石英晶体振荡器X1；芯片IC1的第一接脚、第三十二接脚、第四十四接脚均连接至AD/DA转换电路；芯片IC1的第二接脚、第三接脚、第四接脚、第五接脚、第十四接脚、第十五接脚、第三十六接脚、第三十七接脚、第三十八接脚、第三十九接脚、第四十接脚、第四十一接脚均连接至声码压缩电路；芯片IC1的第六接脚连接至电容C5的一端；芯片IC1的第八接脚连接至光耦隔离电路；芯片IC1的第十接脚连接至芯片MCP2551的第一接脚；芯片IC1的第十一接脚连接至芯片MCP2551的第四接脚；芯片IC1的第十六接脚、第十七接脚、第十八接脚均连接至串行接口电路；芯片IC1的第二十四接脚连接至音频功率放大电路；芯片IC1的第二十六接脚连接至RJ45接口电路；芯片IC1的第七接脚、电容C5的另一端、电阻RX1的另一端、芯片IC1的第二十八接脚均连接至电源正极；芯片IC1的第十八接脚连接至电阻RX2的一端；电阻RX2的另一端连接至电阻RX1的一端、电容C6的一端；芯片IC1的第二十三接脚连接至电容C4的一端；芯片IC1的第二十八接脚连接至电容C3的一端；芯片IC1的第三十接脚连接至石英晶体振荡器X1的一端、电容C2的一端；芯片IC1的第三十一接脚连接至石英晶体振荡器X1的另一端、电容C1的一端；芯片IC1的第六接脚、电容C6的另一端、电容C4的另一端、电容C3的另一端、芯片IC1的第二十九接脚、电容C1的另一端、电容C2的另一端均接地。

其中，光耦隔离电路包括光耦芯片PC181、接口J3、电阻R1和电阻R34；光耦芯片PC181的第一接脚连接至电阻R1的一端；光耦芯片PC181的第二接脚连接至接口J3的第一接脚；光耦芯片PC181的第四接脚连接至电阻R34的一端；光耦芯片PC181的第三接脚、接口J3的第二接脚均接地；电阻R1的另一端、电阻R34的另一端均连接至电源正极；接口J3的第三接脚、第四接脚均连接至继电电路。

其中，AD/DA转换电路包括芯片FM1188、电位器RP1、电位器RP2、电位器RP3、电位器RP4、电位器RP10、电容C41、电容C42、电容C43、电容C45、电容C48、电容C49、电容C52、电容C53、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电阻R42、电阻R45、电阻R47、电阻R48、电阻R51、电阻R52、电阻R54、电阻R59、电阻R60、电感F41、电感F42和石英晶体振荡器X41；芯片FM1188的第三接脚连接至电容C41的一端，电容C41的另一端连接至音频功率放大电路；芯片FM1188的第七接脚分别连接至电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚；芯片FM1188的第八接脚连接至电位器RP4的第四接脚；芯片FM1188的第九接脚连接至电位器RP4的第二接脚；芯片FM1188的第十接脚连接至声码压缩电路；芯片FM1188的第十一接脚连接至电位器RP4的第一接脚；芯片FM1188的第十二接脚连接至电位器RP10的第四接脚；芯片FM1188的第十三接脚连接至芯片IC1的第一接脚；芯片FM1188的第十四接脚连接至电位器RP3的第四接脚；芯片FM1188的第十五接脚连接至电位器RP3的第三接脚；芯片FM1188的第十六四接脚连接至电位器RP3的第二接脚；芯片FM1188的第十七接脚连接至电位器RP3的第一接脚；芯片FM1188的第十八接脚连接至电容C44的一端，芯片FM1188的第十九接脚连接至电容C44的另一端；芯片FM1188的第二十接脚连接至电位器RP1的第八接脚；芯片FM1188的第二十一接脚连接至电位器RP1的第七接脚；芯片FM1188的第二十二接脚连接至电位器RP2的第三接脚；芯片FM1188的第二十三接脚连接至电位器RP1的第五接脚；芯片FM1188的第二十四接脚连接至电位器RP2的第四接脚；芯片FM1188的第二十五接脚连接至电位器RP2的第二接脚；芯片FM1188的第二十六接脚连接至电位器RP2的第一接脚；芯片FM1188的第二十七接脚连接至电阻R60的一端、石英晶体振荡器X41的一端、电容C59的一端；芯片FM1188的第二十八接脚连接至电阻R59的一端，电阻R59的另一端连接至电阻R60的另一端、石英晶体振荡器X41的另一端、电容C58的一端；芯片FM1188的第三十接脚连接至电阻R54的一端；芯片FM1188的第三十一接脚连接至电容C52的一端、电阻R52的一端；芯片FM1188的第三十二接脚连接至电容C52的另一端、电阻R51的一端；芯片FM1188的第三十五接脚连接至电容C42的一端；芯片FM1188的第三十七接脚连接至电容C45的一端；芯片FM1188的第三十八接脚连接至电容C45的另一端；芯片FM1188的第三十九接脚连接至电阻R47的一端，电阻R47的另一端连接至电容C51的一端；电容C51的另一端连接至电阻R42的一端、电容C48的一端、麦克风的正极；芯片FM1188的第四十接脚连接至电阻R48的一端，电阻R48的另一端连接至电容C50的一端；电容C50的另一端连接至电容C48的另一端、麦克风的负极；电阻R42的另一端连接至电容C49的一端、电阻R45的一端；电阻R45的另一端连接至电容C43的一端、电容F41的一端；芯片FM1188的第四十一接脚连接至电容C53的一端；芯片FM1188的第四十二接脚连接至电容C55的一端；芯片FM1188的第四十三接脚连接至电容C56的一端；芯片FM1188的第四十四接脚连接至电容C60的一端；芯片FM1188的第四十六接脚连接至电容C57的一端；芯片FM1188的第三十八接脚、电容C43的另一端、电容C49的另一端、电容C50的另一端、电容C53的另一端、电容C55的另一端、电容C56的另一端、电容C60的另一端均连接至电容F42的一端；电容F42的另一端、芯片FM1188的第七接脚、第十八接脚、第二十九接脚、第三十一接脚、第四十五接脚、电容C42的另一端、电阻R51的另一端、电容C58的另一端、电容C59的另一端、电位器RP3的第五接脚、电位器RP2的第五接脚、第六接脚、第七接脚、第八接脚均接地。

其中，音频功率放大电路包括芯片LM4871、电阻R2、电阻R4、电阻R5、电容C15和电容C16；芯片LM4871的第一接脚连接至芯片IC1的第二十四接脚、电阻R2的一端；芯片LM4871的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4871的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C41的另一端；电阻R5的另一端连接至芯片LM4871的第五接脚；芯片LM4871的第五接脚、第八接脚均连接至继电器电路；芯片LM4871的第六接脚连接至电容C16的一端；芯片LM4871的第七接脚连接至电容C16的另一端；电容C15的另一端、芯片LM4871的第七接脚均接地。

其中，声码压缩电路包括芯片AMBE1000、电位器RP7、电位器RP8、石英晶体振荡器X3、电容C17、电容C18、电阻R37、电阻RH0、电阻RH1、电阻RH2、电阻RH3、电阻RL0、电阻RL1、电阻RL2和电阻RL3；芯片AMBE1000的第二接脚连接至电阻R37的一端；芯片AMBE1000的第三接脚连接至电阻RL3的一端；芯片AMBE1000的第四接脚连接至电阻RL2的一端；芯片AMBE1000的第五接脚连接至电阻RL1的一端；芯片AMBE1000的第六接脚连接至电阻RL0的一端；芯片AMBE1000的第三十七接脚连接至石英晶体振荡器X3的一端、电容C17的一端；芯片AMBE1000的第三十八接脚连接至石英晶体振荡器X3的另一端、电容C18的一端；芯片AMBE1000的第三十九接脚连接至芯片IC1的第十四接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第十五接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第四十三接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第四十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第三十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第三十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第三十六接脚；芯片AMBE1000的第七十八接脚连接至芯片FM1188的第十一接脚；芯片AMBE1000的第八十四接脚连接至芯片FM1188的第十接脚；芯片AMBE1000的第九十一接脚连接至电位器RP8的第八接脚；芯片AMBE1000的第九十二接脚连接至电位器RP8的第七接脚；芯片AMBE1000的第九十三接脚连接至电位器RP8的第六接脚；芯片AMBE1000的第九十五接脚连接至电位器RP8的第五接脚；芯片AMBE1000的第九十六接脚连接至电位器RP7的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP7的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP7的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP7的第一接脚。

其中，稳压电路包括芯片LM2575、有极性电容C20、有极性电容C24、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C24的一端、二极管D2的一端、保险丝F1的一端、二极管D1的一端；二极管D1的另一端连接至电源正极；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、二极管D3的另一端、有极性电容C20的另一端、有极性电容C24的另一端、二极管D2的另一端均接地。

其中，继电电路包括芯片REL、电阻R30、电阻R31、三极管Q1和二极管D8；芯片REL的第一接脚连接至芯片LM4871的第五接脚，芯片REL的第八接脚连接至芯片LM4871的第八接脚；芯片REL的第二接脚连接至话筒的正极，芯片REL的第七接脚连接至话筒的负极；芯片REL的第三接脚连接至接口J3的第四接脚；芯片REL的第六接脚连接至接口J3的第三接脚；芯片REL的第四接脚连接至三极管Q1的发射极、二极管D8的一端；芯片REL的第五接脚连接至二极管D8的另一端；三极管Q1的基极连接至电阻R31的一端、电阻R30的一端；电阻R31的另一端连接至芯片IC1的第二十接脚；电阻R30的另一端、芯片REL的第五接脚均连接至电源正极；三极管Q1的集电极接地。

其中，RJ45接口的第八接脚连接至保险丝F2的另一端；RJ45接口的第七接脚连接至保险丝F3的另一端；RJ45接口的第三接脚连接至芯片IC1的第二十六接脚；串行接口的第一接脚连接至芯片IC1的第十八接脚；串行接口的第四接脚连接至芯片IC1的第十七接脚；串行接口的第五接脚连接至芯片IC1的第十六接脚。

本实用新型声源传输的原理为：麦克风传送进来的模拟声音，由FM1188芯片转换成数字信号，同时经过DSP技术，将回音部分的数据处理掉，再通过AMBE1000芯片将数字信号进行压缩处理，再由CAN数据通讯芯片MCP2551将消回压缩后的声码信息上传到CAN总线上。

本实用新型声音播放的原理为：由MCP2551芯片接收的CAN总线上的声码数据，由AMBE1000芯片进行解压缩处理，通过FM1188芯片把解压缩的数字信号转换成模拟信号，由LM4871芯片，把声音进行放大，由喇叭播放出来。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种CAN通信数字对讲消回免提机，其由壳体和安装于壳体内的电路模块组成，其特征在于，电路模块包括CAN通讯接口电路及与CAN通讯接口电路连接的稳压电路、音频功率放大电路、声码压缩电路、AD/DA转换电路、继电电路、接口电路；

CAN通讯接口电路包括CAN控制电路、光耦隔离电路和CAN接口电路，光耦隔离电路、CAN接口电路均连接至CAN控制电路；接口电路包括RJ45接口电路和串行接口电路，CAN控制电路连接至RJ45接口电路；CAN接口电路连接至串行电路；

AD/DA转换电路连接至音频功率放大电路、声码压缩电路；音频功率放大电路、声码压缩电路均连接至CAN接口电路。

2.如权利要求1所述的CAN通信数字对讲消回免提机，其特征在于，CAN控制电路包括芯片MCP2551、电容C25、电容C26、电容C27、电容C28、电阻R22、电阻R23、电阻R24、电阻R25、二极管D4、二极管D5、保险丝F2和保险丝F3；芯片MCP2551的第二接脚连接至电容C25的一端；电容C25的另一端、芯片MCP2551的第三接脚均连接至电源正极；芯片MCP2551的第八接脚连接至电阻R25的一端；芯片MCP2551的第七接脚连接至电容C26的一端、电阻R23的一端、二极管D4的一端、保险丝F2的一端；芯片MCP2551的第六接脚连接至电容C22的一端、电阻R22的一端、二极管D5的一端、保险丝F3的一端；保险丝F2的另一端、保险丝F3的另一端均连接至RJ45接口电路；电阻R22的另一端、电阻R23的另一端均连接至电阻R24的一端、电容C28的一端；芯片MCP2551的第一接脚、第四接脚均连接至CAN接口电路；芯片MCP2551的第二接脚、电阻R25的另一端、电容C26的另一端、电容C27的另一端、二极管D4的另一端、二极管D5的另一端、电阻R24的另一端、电容C28的另一端均接地。

3.如权利要求2所述的CAN通信数字对讲消回免提机，其特征在于，CAN接口电路包括芯片IC1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电阻RX1、电阻RX2和石英晶体振荡器X1；芯片IC1的第一接脚、第三十二接脚、第四十四接脚均连接至AD/DA转换电路；芯片IC1的第二接脚、第三接脚、第四接脚、第五接脚、第十四接脚、第十五接脚、第三十六接脚、第三十七接脚、第三十八接脚、第三十九接脚、第四十接脚、第四十一接脚均连接至声码压缩电路；芯片IC1的第六接脚连接至电容C5的一端；芯片IC1的第八接脚连接至光耦隔离电路；芯片IC1的第十接脚连接至芯片MCP2551的第一接脚；芯片IC1的第十一接脚连接至芯片MCP2551的第四接脚；芯片IC1的第十六接脚、第十七接脚、第十八接脚均连接至串行接口电路；芯片IC1的第二十四接脚连接至音频功率放大电路；芯片IC1的第二十六接脚连接至RJ45接口电路；芯片IC1的第七接脚、电容C5的另一端、电阻RX1的另一端、芯片IC1的第二十八接脚均连接至电源正极；

芯片IC1的第十八接脚连接至电阻RX2的一端；电阻RX2的另一端连接至电阻RX1的一端、电容C6的一端；芯片IC1的第二十三接脚连接至电容C4的一端；芯片IC1的第二十八接脚连接至电容C3的一端；芯片IC1的第三十接脚连接至石英晶体振荡器X1的一端、电容C2的一端；芯片IC1的第三十一接脚连接至石英晶体振荡器X1的另一端、电容C1的一端；芯片IC1的第六接脚、电容C6的另一端、电容C4的另一端、电容C3的另一端、芯片IC1的第二十九接脚、电容C1的另一端、电容C2的另一端均接地。

4.如权利要求3所述的CAN通信数字对讲消回免提机，其特征在于，光耦隔离电路包括光耦芯片PC181、接口J3、电阻R1和电阻R34；光耦芯片PC181的第一接脚连接至电阻R1的一端；光耦芯片PC181的第二接脚连接至接口J3的第一接脚；光耦芯片PC181的第四接脚连接至电阻R34的一端；光耦芯片PC181的第三接脚、接口J3的第二接脚均接地；电阻R1的另一端、电阻R34的另一端均连接至电源正极；接口J3的第三接脚、第四接脚均连接至继电电路。

5.如权利要求4所述的CAN通信数字对讲消回免提机，其特征在于，AD/DA转换电路包括芯片FM1188、电位器RP1、电位器RP2、电位器RP3、电位器RP4、电位器RP10、电容C41、电容C42、电容C43、电容C45、电容C48、电容C49、电容C52、电容C53、电容C55、电容C56、电容C57、电容C58、电容C59、电容C60、电阻R42、电阻R45、电阻R47、电阻R48、电阻R51、电阻R52、电阻R54、电阻R59、电阻R60、电感F41、电感F42和石英晶体振荡器X41；

芯片FM1188的第三接脚连接至电容C41的一端，电容C41的另一端连接至音频功率放大电路；芯片FM1188的第七接脚分别连接至电位器RP4的第五接脚、第六接脚、第七接脚、第八接脚；芯片FM1188的第八接脚连接至电位器RP4的第四接脚；芯片FM1188的第九接脚连接至电位器RP4的第二接脚；芯片FM1188的第十接脚连接至声码压缩电路；芯片FM1188的第十一接脚连接至电位器RP4的第一接脚；芯片FM1188的第十二接脚连接至电位器RP10的第四接脚；芯片FM1188的第十三接脚连接至芯片IC1的第一接脚；芯片FM1188的第十四接脚连接至电位器RP3的第四接脚；芯片FM1188的第十五接脚连接至电位器RP3的第三接脚；芯片FM1188的第十六四接脚连接至电位器RP3的第二接脚；芯片FM1188的第十七接脚连接至电位器RP3的第一接脚；芯片FM1188的第十八接脚连接至电容C44的一端，芯片FM1188的第十九接脚连接至电容C44的另一端；芯片FM1188的第二十接脚连接至电位器RP1的第八接脚；芯片FM1188的第二十一接脚连接至电位器RP1的第七接脚；芯片FM1188的第二十二接脚连接至电位器RP2的第三接脚；芯片FM1188的第二十三接脚连接至电位器RP1的第五接脚；芯片FM1188的第二十四接脚连接至电位器RP2的第四接脚；芯片FM1188的第二十五接脚连接至电位器RP2的第二接脚；芯片FM1188的第二十六接脚连接至电位器RP2的第一接脚；

芯片FM1188的第二十七接脚连接至电阻R60的一端、石英晶体振荡器X41的一端、电容C59的一端；芯片FM1188的第二十八接脚连接至电阻R59的一端，电阻R59的另一端连接至电阻R60的另一端、石英晶体振荡器X41的另一端、电容C58的一端；芯片FM1188的第三十接脚连接至电阻R54的一端；芯片FM1188的第三十一接脚连接至电容C52的一端、电阻R52的一端；芯片FM1188的第三十二接脚连接至电容C52的另一端、电阻R51的一端；芯片FM1188的第三十五接脚连接至电容C42的一端；

芯片FM1188的第三十七接脚连接至电容C45的一端；芯片FM1188的第三十八接脚连接至电容C45的另一端；芯片FM1188的第三十九接脚连接至电阻R47的一端，电阻R47的另一端连接至电容C51的一端；电容C51的另一端连接至电阻R42的一端、电容C48的一端、麦克风的正极；芯片FM1188的第四十接脚连接至电阻R48的一端，电阻R48的另一端连接至电容C50的一端；电容C50的另一端连接至电容C48的另一端、麦克风的负极；电阻R42的另一端连接至电容C49的一端、电阻R45的一端；电阻R45的另一端连接至电容C43的一端、电容F41的一端；

芯片FM1188的第四十一接脚连接至电容C53的一端；芯片FM1188的第四十二接脚连接至电容C55的一端；芯片FM1188的第四十三接脚连接至电容C56的一端；芯片FM1188的第四十四接脚连接至电容C60的一端；芯片FM1188的第四十六接脚连接至电容C57的一端；芯片FM1188的第三十八接脚、电容C43的另一端、电容C49的另一端、电容C50的另一端、电容C53的另一端、电容C55的另一端、电容C56的另一端、电容C60的另一端均连接至电容F42的一端；电容F42的另一端、芯片FM1188的第七接脚、第十八接脚、第二十九接脚、第三十一接脚、第四十五接脚、电容C42的另一端、电阻R51的另一端、电容C58的另一端、电容C59的另一端、电位器RP3的第五接脚、电位器RP2的第五接脚、第六接脚、第七接脚、第八接脚均接地。

6.如权利要求5所述的CAN通信数字对讲消回免提机，其特征在于，音频功率放大电路包括芯片LM4871、电阻R2、电阻R4、电阻R5、电容C15和电容C16；芯片LM4871的第一接脚连接至芯片IC1的第二十四接脚、电阻R2的一端；芯片LM4871的第二接脚、第三接脚均连接至电容C15的一端；芯片LM4871的第四接脚连接至电阻R4的一端、电阻R5的一端；电阻R4的另一端连接至电容C41的另一端；电阻R5的另一端连接至芯片LM4871的第五接脚；芯片LM4871的第五接脚、第八接脚均连接至继电器电路；芯片LM4871的第六接脚连接至电容C16的一端；芯片LM4871的第七接脚连接至电容C16的另一端；电容C15的另一端、芯片LM4871的第七接脚均接地。

7.如权利要求6所述的CAN通信数字对讲消回免提机，其特征在于，声码压缩电路包括芯片AMBE1000、电位器RP7、电位器RP8、石英晶体振荡器X3、电容C17、电容C18、电阻R37、电阻RH0、电阻RH1、电阻RH2、电阻RH3、电阻RL0、电阻RL1、电阻RL2和电阻RL3；芯片AMBE1000的第二接脚连接至电阻R37的一端；芯片AMBE1000的第三接脚连接至电阻RL3的一端；芯片AMBE1000的第四接脚连接至电阻RL2的一端；芯片AMBE1000的第五接脚连接至电阻RL1的一端；芯片AMBE1000的第六接脚连接至电阻RL0的一端；芯片AMBE1000的第三十七接脚连接至石英晶体振荡器X3的一端、电容C17的一端；芯片AMBE1000的第三十八接脚连接至石英晶体振荡器X3的另一端、电容C18的一端；

芯片AMBE1000的第三十九接脚连接至芯片IC1的第十四接脚；芯片AMBE1000的第四十六接脚连接至芯片IC1的第十五接脚；芯片AMBE1000的第四十七接脚连接至芯片IC1的第四十三接脚；芯片AMBE1000的第五十二接脚连接至芯片IC1的第五接脚；芯片AMBE1000的第五十三接脚连接至芯片IC1的第四接脚；芯片AMBE1000的第五十四接脚连接至芯片IC1的第三接脚；芯片AMBE1000的第五十五接脚连接至芯片IC1的第二接脚；芯片AMBE1000的第五十七接脚连接至芯片IC1的第四十一接脚；芯片AMBE1000的第五十八接脚连接至芯片IC1的第四十接脚；芯片AMBE1000的第五十九接脚连接至芯片IC1的第三十九接脚；芯片AMBE1000的第六十接脚连接至芯片IC1的第三十八接脚；芯片AMBE1000的第六十四接脚连接至芯片IC1的第三十七接脚；芯片AMBE1000的第六十五接脚连接至芯片IC1的第三十六接脚；芯片AMBE1000的第七十八接脚连接至芯片FM1188的第十一接脚；芯片AMBE1000的第八十四接脚连接至芯片FM1188的第十接脚；

芯片AMBE1000的第九十一接脚连接至电位器RP8的第八接脚；芯片AMBE1000的第九十二接脚连接至电位器RP8的第七接脚；芯片AMBE1000的第九十三接脚连接至电位器RP8的第六接脚；芯片AMBE1000的第九十五接脚连接至电位器RP8的第五接脚；芯片AMBE1000的第九十六接脚连接至电位器RP7的第四接脚；芯片AMBE1000的第九十七接脚连接至电位器RP7的第三接脚；芯片AMBE1000的第九十八接脚连接至电位器RP7的第二接脚；芯片AMBE1000的第九十九接脚连接至电位器RP7的第一接脚。

8.如权利要求7所述的CAN通信数字对讲消回免提机，其特征在于，稳压电路包括芯片LM2575、有极性电容C20、有极性电容C24、二极管D1、二极管D2、二极管D3、电感L1和保险丝F1；芯片LM2575的第一接脚连接至有极性电容C24的一端、二极管D2的一端、保险丝F1的一端、二极管D1的一端；二极管D1的另一端连接至电源正极；芯片LM2575的第二接脚连接至二极管D3的一端、电感L1的一端；芯片LM2575的第四接脚连接至电感L1的另一端、有极性电容C20的一端；芯片LM2575的第五接脚、第三接脚、二极管D3的另一端、有极性电容C20的另一端、有极性电容C24的另一端、二极管D2的另一端均接地。

9.如权利要求8所述的CAN通信数字对讲消回免提机，其特征在于，继电电路包括芯片REL、电阻R30、电阻R31、三极管Q1和二极管D8；芯片REL的第一接脚连接至芯片LM4871的第五接脚，芯片REL的第八接脚连接至芯片LM4871的第八接脚；芯片REL的第二接脚连接至话筒的正极，芯片REL的第七接脚连接至话筒的负极；芯片REL的第三接脚连接至接口J3的第四接脚；芯片REL的第六接脚连接至接口J3的第三接脚；

芯片REL的第四接脚连接至三极管Q1的发射极、二极管D8的一端；芯片REL的第五接脚连接至二极管D8的另一端；三极管Q1的基极连接至电阻R31的一端、电阻R30的一端；电阻R31的另一端连接至芯片IC1的第二十接脚；电阻R30的另一端、芯片REL的第五接脚均连接至电源正极；三极管Q1的集电极接地。

10.如权利要求9所述的CAN通信数字对讲消回免提机，其特征在于，RJ45接口的第八接脚连接至保险丝F2的另一端；RJ45接口的第七接脚连接至保险丝F3的另一端；RJ45接口的第三接脚连接至芯片IC1的第二十六接脚；串行接口的第一接脚连接至芯片IC1的第十八接脚；串行接口的第四接脚连接至芯片IC1的第十七接脚；串行接口的第五接脚连接至芯片IC1的第十六接脚。