CN105763219A - 一种占空比为25%的分频器 - Google Patents

一种占空比为25%的分频器 Download PDF

Info

Publication number
CN105763219A
CN105763219A CN201610247198.2A CN201610247198A CN105763219A CN 105763219 A CN105763219 A CN 105763219A CN 201610247198 A CN201610247198 A CN 201610247198A CN 105763219 A CN105763219 A CN 105763219A
Authority
CN
China
Prior art keywords
state circuit
circuit
latch
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610247198.2A
Other languages
English (en)
Inventor
李嘉进
章国豪
陈锦涛
蔡秋富
余凯
林俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Zhenzhiweixin Technology Co Ltd
Original Assignee
Foshan Zhenzhiweixin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Zhenzhiweixin Technology Co Ltd filed Critical Foshan Zhenzhiweixin Technology Co Ltd
Priority to CN201610247198.2A priority Critical patent/CN105763219A/zh
Publication of CN105763219A publication Critical patent/CN105763219A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices

Abstract

本发明属于分频器技术领域。一种占空比为25%的二分频器，包括三态电路和锁存器，其特征在于：所述的三态电路为一个使能控制的CMOS反相器，所述的三态电路包括第一三态电路、第二三态电路、第三三态电路和第四三态电路，上述四个三态电路首位相连，所述的锁存器包括第一锁存器和第二锁存器，由两个CMOS反相器互相首尾相接构成，所诉的第一锁存器的一端接在第一三态电路和第二三态电路的连线上，另一端接在第三三态电路和第四三态电路的连线上，所述的第二锁存器的一端接在第一三态电路和第四三态电路的连线上，另一端接在第二三态电路和第三三态电路的连线上。对比现有的技术，该发明的优点在于，简化了整体电路的复杂性。

Description

一种占空比为25%的分频器
技术领域
本发明属于分频器技术领域，尤其是指一种占空比为25%的分频器。
背景技术
在各种电子通信系统中，电视、广播及其他传媒系统中、数据通信网络及其他系统中，无线通信系统被应用于远距离点对点之间的信息传送，其通过无线发射机和无线接收机实现。目前无线发射机和接收机已经可以结合成一种器件，这种器件叫收发机。收发机的组成通常包括天线、振荡器、分频器、上变频器、下变频器、增益可调放大器、功率放大器、低噪声放大器、滤波器、数模转换器、模数转换器。其中，分频器的作用是把振荡器产生的频率经过适当的分频和处理，产生可以用于混频的信号。
本发明为产生一个占空比为25%的分频信号的方法，在该方法被发明之前，已有一种占空比为25%的二分频实现方案。其结构主要由三部分组成，分别是三态控制电路、锁存电路以及有逻辑电路组成的输出网络。振荡器产生的脉冲信号通过三态电路的控制，在连续的两个周期内，改变锁存电路所保存的电平值，再通过由逻辑电路组成的输出网络，产生四路占空比均为25%而相互之间存在90°相移的二分频信号。
发明内容
本发明为了简化分频器的拓扑结构，降低系统的功耗，提供一种技术方案实现上述目的。
本发明的技术方案如下一种占空比为25%的二分频器，包括三态电路和锁存器，所述的三态电路为一个使能控制的CMOS反相器，所述的三态电路包括第一三态电路、第二三态电路、第三三态电路和第四三态电路，上述四个三态电路首位相连，所述的锁存器包括第一锁存器和第二锁存器，由两个CMOS反相器互相首尾相接构成，所诉的第一锁存器的一端接在第一三态电路和第二三态电路的连线上，另一端接在第三三态电路和第四三态电路的连线上，所述的第二锁存器的一端接在第一三态电路和第四三态电路的连线上，另一端接在第二三态电路和第三三态电路的连线上。
三态电路包括第一PMOS管、第一NMOS管、第一MOS管和第二MOS管，所述的第一PMOS管的输入端和第一NMOS管的输入端相连，第一PMOS管的源极接VDD，第一NMOS管的源极接地，第一MOS管和第二MOS管的源极或漏极相互连接，而第一MOS管的源极或漏极连接第一PMOS管的漏极，第二MOS管的源极或漏极连接第一NMOS管的漏极，输出信号从第一NMOS管的漏极引出。
工作时，时钟信号连接第一MOS管和第二MOS管的栅极，第一MOS管和第二MOS管可以一个是NMOS管，一个是PMOS管；可以两个都是NMOS管；可以两个都是PMOS管，输出信号从每个三态电路的第一NMOS管的漏极引出，它们之间相位差为90°，占空比为25%，周期为时钟信号两倍。
附图说明
图1为现有二分频器的电路原理图。
图2为具体实施例的电路原理图。
图3为图2电路结构产生的波形图。
具体实施方式
下面结合附图对本发明的具体实施方式进行进一步说明。
如图2所示，为具体实施例的电路原理图，一种占空比为25%的二分频器，包括三态电路和锁存器，三态电路为一个使能控制的CMOS反相器，三态电路包括第一三态电路610a、第二三态电路610b、第三三态电路610c和第四三态电路610d，上述四个三态电路首位相连，锁存器包括第一锁存器620a和第二锁存器620b由两个CMOS反相器互相首尾相接构成，所诉的第一锁存器620a的一端接在第一三态电路610a和第二三态电路610b的连线上，另一端接在第三三态电路610c和第四三态电路610d的连线上，所述的第二锁存器620b的一端接在第一三态电路610a和第四三态电路610d的连线上，另一端接在第二三态电路610b和第三三态电路610c的连线上，三态电路包括第一PMOS管61、第一NMOS管62、第一MOS管63和第二MOS管64，所述的第一PMOS管61的输入端和第一NMOS管62的输入端相连，第一PMOS管61的源极接VDD，第一NMOS管62的源极接地，第一MOS管63和第二MOS管64的源极或漏极相互连接，而第一MOS管63的源极或漏极连接第一PMOS管61的漏极，第二MOS管64的源极或漏极连接第一NMOS管62的漏极，输出信号从第一NMOS管62的漏极引出。
如图3所示为电路结构产生的波形图。t1时CLK为高电平，第四三态电路610d和第二三态电路610b为高阻态，第二锁存器620b维持结点602的低电平，使第一三态电路610a的第一NMOS管61导通，又因为CLK为高电平，使得LO1为高电平。t2时CLK为低电平，第一三态电路610a和第三三态电路610c为高阻态，第一锁存器620a维持结点603的低电平，使第二三态电路610b的第一NMOS管61导通，又因为CLK为低电平，使得LO2为高电平。t3时CLK为高电平，三态电路610d、b为高阻态，锁存器620b维持结点604的低电平，使三态电路610c的NMOS管61导通，又因为CLK为高电平，使得LO3为高电平。t4时CLK为低电平，三态电路610c、a为高阻态，锁存器620a维持结点601的低电平，使三态电路610d的NMOS管61导通，又因为CLK为低电平，使得LO4为高电平。
本发明有益效果在于：对比现有的技术，该发明的优点在于，简化了整体电路的复杂性，25%占空比的二分频信号的产生是从分频器环路中直接引出的，取消了由逻辑电路组成的输出网络，减少了所需的MOS管数量，因此避免了为产生25%占空比而独立于分频环路的电路所消耗的更多的电流，降低了器件功耗，节约了成本。

Claims (3)

1.一种占空比为25%的二分频器，包括三态电路和锁存器，其特征在于：所述的三态电路为一个使能控制的CMOS反相器，所述的三态电路包括第一三态电路、第二三态电路、第三三态电路和第四三态电路，上述四个三态电路首位相连，所述的锁存器包括第一锁存器和第二锁存器，由两个CMOS反相器互相首尾相接构成，所诉的第一锁存器的一端接在第一三态电路和第二三态电路的连线上，另一端接在第三三态电路和第四三态电路的连线上，所述的第二锁存器的一端接在第一三态电路和第四三态电路的连线上，另一端接在第二三态电路和第三三态电路的连线上。
2.根据权利要求1所述的一种占空比为25%的二分频器，其特征在于：所述的三态电路包括第一PMOS管、第一NMOS管、第一MOS管和第二MOS管，所述的第一PMOS管的输入端和第一NMOS管的输入端相连，第一PMOS管的源极接VDD，第一NMOS管的源极接地，第一MOS管和第二MOS管的源极或漏极相互连接，而第一MOS管的源极或漏极连接第一PMOS管的漏极，第二MOS管的源极或漏极连接第一NMOS管的漏极，输出信号从第一NMOS管的漏极引出。
3.根据权利要求1或2所述的一种占空比为25%的二分频器，其特征在于：所述的锁存器输出跨导比三态电路的输出跨导要低。
CN201610247198.2A 2016-04-20 2016-04-20 一种占空比为25%的分频器 Pending CN105763219A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610247198.2A CN105763219A (zh) 2016-04-20 2016-04-20 一种占空比为25%的分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610247198.2A CN105763219A (zh) 2016-04-20 2016-04-20 一种占空比为25%的分频器

Publications (1)

Publication Number Publication Date
CN105763219A true CN105763219A (zh) 2016-07-13

Family

ID=56325242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610247198.2A Pending CN105763219A (zh) 2016-04-20 2016-04-20 一种占空比为25%的分频器

Country Status (1)

Country Link
CN (1) CN105763219A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474635A (zh) * 2019-08-22 2019-11-19 河源广工大协同创新研究院 一种分频电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192126A (ja) * 1985-02-20 1986-08-26 Matsushita Electric Ind Co Ltd 分周回路
CN101213748A (zh) * 2005-06-30 2008-07-02 Nxp股份有限公司 多相分频器
US20120252393A1 (en) * 2011-04-04 2012-10-04 Haolu Xie Technique to Generate Divide by Two and 25% Duty Cycle
CN102959866A (zh) * 2010-07-01 2013-03-06 高通股份有限公司 并行路径分频器电路
CN205510036U (zh) * 2016-04-20 2016-08-24 佛山臻智微芯科技有限公司 一种占空比为25%的分频器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192126A (ja) * 1985-02-20 1986-08-26 Matsushita Electric Ind Co Ltd 分周回路
CN101213748A (zh) * 2005-06-30 2008-07-02 Nxp股份有限公司 多相分频器
CN102959866A (zh) * 2010-07-01 2013-03-06 高通股份有限公司 并行路径分频器电路
US20120252393A1 (en) * 2011-04-04 2012-10-04 Haolu Xie Technique to Generate Divide by Two and 25% Duty Cycle
CN205510036U (zh) * 2016-04-20 2016-08-24 佛山臻智微芯科技有限公司 一种占空比为25%的分频器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474635A (zh) * 2019-08-22 2019-11-19 河源广工大协同创新研究院 一种分频电路
CN110474635B (zh) * 2019-08-22 2023-01-10 河源广工大协同创新研究院 一种分频电路

Similar Documents

Publication Publication Date Title
CN101485090B (zh) 低功率模量分频级
JP5154645B2 (ja) パッシブミキサとパッシブミキサを用いた高ｑｒｆフィルタ
US20100134154A1 (en) Odd number frequency dividing circuit
JP2012521669A (ja) 同期出力を有する周波数分周器
CN103384149A (zh) 信号处理电路
CN106257835B (zh) 一种25%占空比时钟信号产生电路
US7945045B2 (en) Device and method for generating chaotic signal
US7764091B2 (en) Square to pseudo-sinusoidal clock conversion circuit and method
US10250237B2 (en) Electronic latch circuit and a generic multi-phase signal generator
CN102354241A (zh) 电压/电流转换电路
CN205510036U (zh) 一种占空比为25%的分频器
US20220294429A1 (en) Clock generator circuit for generating duty cycle clock signals at low power
CN105763219A (zh) 一种占空比为25%的分频器
JP5400894B2 (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
CN106788410A (zh) 利用注入锁定环形振荡器产生正交本振信号的电路
WO2014209717A2 (en) Dynamic divider having interlocking circuit
CN103840846B (zh) 一种降低本振信号干扰的抑制电路以及收发机
JP5005719B2 (ja) 間欠ミキサ回路
CN110474635B (zh) 一种分频电路
CN110739961B (zh) 电平转换器
CN116405025B (zh) 本振信号产生电路、产生方法及无线通信系统
TWI524660B (zh) 主動式混頻器與主動式混頻方法
CN109936364B (zh) 一种除三分频器电路
KR100274447B1 (ko) 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조
WO2021045896A1 (en) Wideband amplifier circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160713

RJ01 Rejection of invention patent application after publication