CN105762188A

CN105762188A - 半导体器件及其制造方法

Info

Publication number: CN105762188A
Application number: CN201410790124.4A
Authority: CN
Inventors: 钟汇才; 罗军; 赵劼; 赵超; 朱慧珑
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2014-12-17
Filing date: 2014-12-17
Publication date: 2016-07-13
Anticipated expiration: 2034-12-17
Also published as: CN105762188B

Abstract

一种半导体器件，包括在绝缘衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的源漏区，其中，多个鳍片结构上具有外延层。依照本发明的半导体器件及其制造方法，刻蚀悬挂鳍片同时在衬底上保留大面积的支撑区域，利于在悬挂鳍片表面形成全包围的高迁移率材料，提高FinFET器件高迁移率材料的多层鳍片结构与衬底之间界面的可靠性。

Description

半导体器件及其制造方法

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种具有多层结构鳍片的FinFET及其制造方法。

背景技术

随着器件尺寸等比例缩减至22nm技术以及以下，诸如鳍片场效应晶体管(FinFET)和三栅(tri-gate)器件的三维多栅器件成为最有前途的新器件技术之一，这些结构增强了栅极控制能力、抑制了漏电与短沟道效应。

对于传统工艺而言，通过如下的步骤来对包括FinFET、tri-gate器件的CMOS器件进行栅极图形化以及形成接触，以便实现隔离的功能器件：

1、采用布线-切割(line-and-cut)双光刻图形化技术以及随后刻蚀栅极堆叠来对栅极图形化；

2、采用统一特征尺寸和节距(pitch)来沿一个方向印刷用于栅极图形化的平行线条；

3、仅在预定的网格节点处布置栅极线端(尖端)；

4、通过在形成器件间绝缘介质层之后光刻以及刻蚀来形成用于器件栅极电极和源/漏极的导电接触孔。

上述方法具有一些优点：

1、简化了适用于特殊照明模式的光刻；

2、消除了使光刻、刻蚀和OPC复杂化的许多邻近效应。

FinFET和三栅器件与平面CMOS器件不同，是三维(3D)器件。通常，通过选择性干法或者湿法刻蚀在体衬底或者SOI衬底上形成半导体鳍片，然后横跨鳍片而形成栅极堆叠。三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道，由此提供了“全耗尽”运行模式。三栅晶体管也可以具有连接起来的多个鳍片以增大用于更高性能的总驱动能力。

然而，随着FinFET器件进入22nm技术节点并且进一步缩减，对于3DFinFET、尤其是对于SOIFinFET而言，难以形成具有合适的应力的Si或SiGe鳍片结构，或者诸如在Si衬底上形成诸如GaAs、GaN等III-V族化合物半导体材料。这是因为Si相对而言是硬质材料，(晶格失配的)高迁移率材料的外延生长可以导致位错，使得衬底中的Si或SiGe与上方外延生长的其他高迁移率材质的鳍片结构之间存在较大的界面缺陷，应变增大、可靠性降低。

发明内容

由上所述，本发明的目的在于克服上述技术困难，提高FinFET器件高迁移率材料的鳍片结构与衬底之间界面的可靠性。

为此，本发明提供了一种半导体器件，包括在绝缘衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的源漏区，其中，多个鳍片结构上具有外延层。

其中，外延层的载流子迁移率高于多个鳍片结构的载流子迁移率。

其中，多个鳍片结构与外延层为悬置结构，全部和/或部分与绝缘衬底上的支撑结构连接。

其中，支撑结构的投影面积大于多个鳍片结构的投影面积之和。

其中，外延层与多个鳍片结构之间界面处具有多孔结构。

其中，多孔结构的多孔率为55％～70％。

其中，多个鳍片结构与多孔结构之间还具有缓冲层。

其中，外延层的材料选自Si、SiGe、SiGeC、SiC、Si:H、III-V族化合物半导体、II-VI族化合物半导体的任一种及其组合。

其中，绝缘衬底为SOI或GeOI衬底的埋氧层，多个鳍片结构由埋氧层顶部的半导体层形成。

本发明还提供了一种半导体器件制造方法，包括：提供在绝缘衬底上的半导体层；图形化半导体层，形成支撑结构以及多个鳍片结构；在多个鳍片结构上形成牺牲层；去除牺牲层，在绝缘衬底上留下悬置的多个鳍片结构；在多个鳍片结构上形成外延层；形成横跨多个鳍片结构的栅极堆叠结构。

其中，绝缘衬底为SOI或GeOI衬底的埋氧层，半导体层为埋氧层顶部的半导体层。

其中，形成牺牲层的步骤包括：通入氮化性气体和/或氧化性气体，执行氮化和/或氧化工艺，氮化性气体和/或氧化性气体优选地选自O₂、O₃、N₂、NO₂、NO、N₂O、CO₂、HCN、H₂O、NH₃、CO(NH₂)₂等及其组合。

其中，多个鳍片结构全部和/或部分与绝缘衬底上的支撑结构连接，优选地，支撑结构的投影面积大于多个鳍片结构的投影面积之和。

其中，去除牺牲层之后、形成外延层之前，进一步包括，在多个鳍片结构上形成多孔结构。

其中，形成多孔结构的刻蚀工艺包括电化学刻蚀、等离子干法刻蚀、反应离子刻蚀。

其中，电化学刻蚀溶液包含刻蚀剂和清除剂，刻蚀剂选自包含有Br^-、Br₂、SO₄ ^2-、Cl^－、PO₃ ^3-、Cr₂O₇ ^2-、CrO₄ ^2-、Cr^3-、CrO₂ ^-、OH^-、F^-、异丙醇基团之中的任一种及其组合，清除剂选自含有巯基(-SH)的氨基酸类化合物、苯酚、无机亚砷酸、二甲基酰胺、乙醇的任一种及其组合。

其中，去除牺牲层之后、形成外延层之前，进一步包括，在多个鳍片结构上形成缓冲层，缓冲层的晶格常数介于外延层与多个鳍片结构之间。

其中，半导体层具有4～10度倾斜角并且具有p+掺杂。

其中，多孔结构的多孔率为55％～70％。

依照本发明的半导体器件及其制造方法，刻蚀悬挂鳍片同时在衬底上保留大面积的支撑区域，利于在悬挂鳍片表面形成全包围的高迁移率材料，提高FinFET器件高迁移率材料的多层鳍片结构与衬底之间界面的可靠性。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图7为依照本发明的半导体器件的制造方法各步骤的示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能提高FinFET器件高迁移率材料的多层鳍片结构与衬底之间界面的可靠性的FinFET及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。

值得注意的是，以下附图1至图7中，每个图的左部所示为器件的顶视图，右部所示为沿顶视图中A-A’剖面线(垂直鳍片延伸分布的第一方向的剖面线，也即沿第二方向，穿过栅极堆叠结构)得到的剖视图。

如图1所示，提供在绝缘衬底1上的半导体层2。绝缘衬底1可以是塑料、树脂、陶瓷、玻璃等绝缘电隔离的衬底，优选地可以具有良好的导热性，例如是背面具有散热器或凹凸散热鳍片结构的电绝缘、导热衬底。半导体层2通过PECVD、HDPCVD、MBE、ALD、蒸发、溅射等工艺形成在绝缘衬底1上，或者通过晶片剥离技术从其他临时性支撑衬底(未示出)表面剥离而附着在绝缘衬底1上。半导体层2的材质例如为晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗硅(SiGe)、SOI、GeOI，或是化合物半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，半导体层2优选地为体Si/Ge或SOI/GeOI。在本发明一个优选实施例中，绝缘衬底1与半导体层2均为和/或构成了SOI或GeOI衬底的一部分，也即绝缘衬底1为在厚Si/Ge衬底(未示出)表面的较薄(例如10～100nm)的氧化物层(埋氧层BOX)，半导体层2为在氧化物层顶部的更薄的顶部半导体层(顶Si层或顶Ge层，厚度例如5～40nm)。如图1所示，在整个工艺的最初，半导体层2完全覆盖了绝缘衬底1的顶表面。

如图2所示，图形化半导体层2，在绝缘衬底1上留下多个相互平行的鳍片结构2F、以及与各个鳍片结构2F连接的支撑结构2B。优选地，在半导体层2上通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等常规工艺形成硬掩模层(未示出)，其材料可以选自氧化硅、氮化硅、氮氧化硅、非晶碳、类金刚石无定形碳(DLC)等及其组合。在硬掩模层上通过旋涂、喷涂、丝网印刷等工艺形成聚合物材料的光刻胶，随后采用预设的模板曝光、显影，得到多个平行的光刻胶线条。以光刻胶线条为掩模，对硬掩模层进行干法刻蚀，在半导体层2上形成多个平行的绝缘材料线条(沿第一方向延伸分布)以及与部分或者所有绝缘材料线条连接的大面积区块(沿第二方向延伸分布)构成的硬掩模图形。例如，硬掩模线条自身的长度/宽度(沿图中A-A’方向，也即沿最终器件栅极堆叠延伸方向或称作第二方向)依照器件驱动能力需要而设置，平行线条之间的间距、节距为50～100nm。虽然本发明图示中均显示了周期性的线条，然而实际上可以依据版图设计需要合理设置线条自身宽度与节距，也即线条布局可以是离散、分立的。随后，以硬掩模层图形为掩模，各向异性刻蚀半导体层2并停止在绝缘衬底1上，在半导体层2中形成多个沿第一方向平行分布的沟槽以及沟槽之间剩余的半导体层2材料所构成的鳍片2F，并且在绝缘衬底1上还留有与部分和/或所有鳍片2F连接(机械和/或电连接)的支撑结构2B。在本发明一个优选实施例中，支撑结构2B为连接了所有鳍片结构2F的大面积区块，与鳍片结构2F一起构成了“E”或“山”型结构。沟槽的深宽比、或者鳍片2F的高宽比优选地大于5:1。在本发明一个实施例中，刻蚀工艺可以是湿法腐蚀，对于Si(单晶体Si或者SOI)材质的半导体层2而言，湿法腐蚀的刻蚀剂为四甲基氢氧化铵(TMAH)或者KOH溶液，对于其他材质(SiGe、Ge、GaN等)可以采用强酸(例如硫酸、硝酸)与强氧化剂(例如双氧水、含臭氧的去离子水)的组合。在本发明另一实施例中，刻蚀工艺例如是等离子干法刻蚀或者反应离子刻蚀，反应气体可以是碳氟基刻蚀气体或其他卤素基刻蚀气体(例如氯气、氯化氢、溴蒸气、溴化氢等)。在本发明一个优选实施例中，多个鳍片2F具有相同的间距(pitch)和鳍片尺寸(例如宽度、高度、长度等三维尺寸)。为了避免鳍片2F在后续工艺中受到应力而损坏、断裂，用于支撑鳍片结构2F的支撑结构2B的面积(在图中左侧顶视图/平视图中的投影面积)大于鳍片结构2F的面积(在图中左侧顶视图/平视图中的投影面积)之和，优选地大于鳍片结构2F的面积之和的1.5倍、例如为2～5倍。

如图3所示，在鳍片结构2F上形成牺牲层3。通入氧化性气体、和/或氮化性气体(或者氧化性物质和/或氮化性物质的气化物)，例如O₂、O₃、N₂、NO₂、NO、N₂O、CO₂、HCN、H₂O、NH₃、CO(NH₂)₂等及其组合，在高温处理腔室(例如等离子体设备)中通过热氧化、热氮化、PECVD、HDPCVD从而与鳍片结构2F的反应而形成牺牲层3，其材质为构成鳍片结构2F的半导体层2的相应氧化物和/或氮化物，例如氧化硅和/或氮化硅。通常，由于鳍片结构2F比支撑结构2B具有更多的暴露表面(除了顶表面之外，还有侧表面)，因此氧化或氮化过程会更容易发生在鳍片结构2F上。优选地，控制工艺时间，使得鳍片结构2F的所有表面上均形成了牺牲层3，也即不仅鳍片结构2F顶部和侧壁被氧化/氮化形成了牺牲层3，鳍片结构2F与绝缘衬底1之间界面处也被氧化/氮化形成了牺牲层3，使得牺牲层3完全包围了鳍片结构2F。在本发明一个优选实施例中，可以控制氧化/氮化的速率以及方向选择性，使得各向异性刻蚀形成的鳍片结构2F的尖锐角部被部分或者完全反应消耗，由此使得鳍片结构2F具有圆化或者倒圆的角部、或者形成具有椭圆或圆形的剖面的线条(均未示出)，由此可以提高器件沟道区电流分布的均匀度，减小表面趋敷或电流集中效应的影响。如图3所示，在鳍片结构2F上形成牺牲层3同时，与鳍片结构2F相连的支撑结构2B的表面也部分或者完全反应而形成了牺牲层3，在本发明一个优选实施例中，牺牲层3至少覆盖了支撑结构2B的顶表面，并且优选地也同时覆盖了支撑结构2B的侧表面，但是由于支撑结构2B在平视图中投影面积较大，换言之也即侧表面之间距离比较大，氧化/氮化工艺难以穿透侧表面之间的底表面，因此支撑结构2B的底表面保持与绝缘衬底1的良好机械接触，例如完全或者部分物理接触，诸如完全或者部分缺失牺牲层3。

如图4所示，刻蚀去除牺牲层3，在绝缘衬底1上留下悬置的鳍片结构2F。在本发明一个优选实施例中，采用湿法腐蚀去除牺牲层3，例如HF、BOE针对氧化硅材质，热磷酸针对氮化硅材质，强氧化剂(双氧水、含臭氧的去离子水、硝酸)与强酸(HF酸、盐酸、硫酸)的混合物针对氮氧化硅材质等等。在本发明另一个优选实施例中，采用碳氟基刻蚀气体、调整碳氟比使得对于牺牲层3的刻蚀速率大于对于鳍片结构2F的刻蚀速率，例如刻蚀速率比大于等于5、优选大于等于10，从而使用干法刻蚀工艺完全去除牺牲层3。结果，在绝缘衬底1上留下了悬置的鳍片结构2F，鳍片结构2F与衬底1之间具有间隙。而此时，由于支撑结构2B底部在图3所示过程中没有形成牺牲层3、或者部分缺失牺牲层3，去除牺牲层3之后，支撑结构2B底部保留了与绝缘衬底1的良好机械连接，由此通过结构2B牢固地支撑了悬置的鳍片结构2F。如果悬置的鳍片结构2F尺寸足够小，例如宽度仅为1～10nm，则鳍片结构2F也可以成为纳米线阵列，从而加速了沟道载流子迁移率而提高了器件的驱动能力。

任选地(也即该步骤可以省略)，如图5所示，在鳍片结构2F表面形成多孔结构2P。在本发明的实施例中，采用电化学刻蚀工艺部分刻蚀鳍片结构2F表面并且形成多孔结构2P。电化学刻蚀溶液(阳极氧化溶液)包含刻蚀剂和清除剂，刻蚀剂例如选自包含有Br^-、Br₂、SO₄ ^2-、Cl^－、PO₃ ^3-、Cr₂O₇ ^2-、CrO₄ ^2-、Cr^3-、CrO₂ ^-、OH^-、F^-、异丙醇基团之中的至少一种，浓度范围为0.01～0.5M(mol/L)并优选0.1～0.15M；清除剂选自含有巯基(-SH)的氨基酸类化合物、苯酚、无机亚砷酸、二甲基酰胺、乙醇等，浓度范围为0.001～0.2M并优选0.08M。电化学刻蚀时，用上述阳极氧化溶液对从暴露出来的鳍片结构2F进行阳极氧化，采用恒电流法并选用0.1～25mA/cm²、优选1～18mA/cm²之间的阳极氧化电流密度，腐蚀温度例如3～18摄氏度，刻蚀时间例如10～25分钟，在暴露的鳍片结构2F所有表面上形成了多个微孔2P。

在本发明一个优选实施例中，之前进行源漏轻掺杂使得鳍片结构2F具有p+掺杂(例如注入含有B、BF²⁺、In等)，选用氢氟酸、水、乙醇(HF与乙醇体积比1:1)混合电解液进行电化学刻蚀，通过控制电流密度(例如15mA/cm²)调整多孔结构1P的多孔率，刻蚀温度例如15摄氏度，刻蚀时间例如20分钟，由此在暴露出的2F表面中形成了中间多孔(mesoporous)结构2P。多孔结构2P的多孔率(例如空隙体积占总体积的百分比)为55～70％并优选60％。如此制备的多孔结构2P相对于原始的Si或其他材料的刻蚀得到的2F而言是柔软的材料。结果，当在鳍片结构2F表面上后续外延形成晶格失配(材料例如GaAs、SiGe等)的高迁移率材料层4时，不同于现有技术的应力累积，多孔结构2P将形变而吸收了一部分失配应力并且允许上部外延生长的同材质或者高迁移率鳍片结构弛豫(relax)。在本发明优选实施例中，SOI衬底(包括绝缘衬底1、半导体层2)为4～10度并优选6度倾斜(水平衬底的倾斜角度，也即衬底主表面与水平线之间的夹角)，并且半导体层2具有p+Si衬底，这是因为上述角度的倾斜角能够避免在后续例如GaAs材料过度外延生长期间形成反相畴，而对于后续外延生长的优选形态需要p+掺杂(在上述给定电解液下获得所需的多孔率)。

虽然本发明一个实施例中列举了电化学刻蚀工艺刻蚀鳍片2F形成多孔结构(全程电化学刻蚀工艺对于鳍片2F与绝缘衬底1具有最佳的刻蚀选择性)，但是本发明也可以采用其他刻蚀工艺获得多孔结构。例如，可以采用等离子体干法刻蚀或反应离子刻蚀，调整刻蚀气体的配比(例如碳氟基气体中的碳氟原子数目比、或者卤素刻蚀气体与氧化性气体之间的流速比)使得刻蚀为各向同性刻蚀，并且随机杂乱地、或者周期性有序的改变气体流量或配比，使得在各个时间点上横向刻蚀速率不相等，从而在鳍片结构2F表面也形成了图5所示的多孔结构2P。

如图6所示，在鳍片结构2F上形成外延层或者高迁移率层4。以鳍片结构2F、或者任选地多孔结构2P为种晶层，外延生长外延层4。例如采用PECVD、HDPCVD、MOCVD、MBE、ALD等工艺，在鳍片结构2F或者多孔结构2P上(包括顶面、侧面以及底面)外延生长形成外延层4以用作未来器件的源漏区和沟道区。优选地，外延层4的晶格常数与多孔结构2P、鳍片结构2F的晶格常数不同，例如当鳍片2F、多孔结构2P为单晶体Si时，外延层4材质为Si、SiGe、SiC、Si:H、SiGeC，或包括GaAs、GaN、InP、InAs、GaInP、GaAsIn等的其他III-V族或II-VI族化合物半导体材料，以使得外延层4与鳍片结构2F或者多孔结构2P之间由于晶格失配而具有应变(拉应力或压应力)，这种应变作用于器件的沟道区从而提高了载流子迁移率，提高了器件的驱动能力。如图6右侧所示，外延层4不仅形成在鳍片结构2F的顶面、侧壁和底部，还填充了多孔结构2P的多个微孔隙，从而大大增加了两者之间的界面面积，有利于减小接触电阻、减小应变累积、减小位错密度，从而有利的提高了器件可靠性。优选地，在生长外延层4之前，进一步在外延层4与鳍片结构2F或者多孔结构2P之间形成超薄的(例如仅1～5nm)的缓冲层(未示出)，其晶格常数介于多孔结构2P/鳍片2F与外延层5之间，减小了界面位错密度，从而进一步增强了界面的可靠性。如图6所示，外延层4并未完全填满鳍片结构2F与绝缘衬底1之间的间隙，也即外延层4与鳍片结构2F一起均为悬置结构，与支撑结构2B(顶表面和侧表面也可以覆盖了外延层4)牢固地机械连接。

如图7所示，完成后续器件制造。例如，例如横跨鳍片结构2F/外延层4形成沿第二方向延伸分布的栅极堆叠结构5，包括高k材料的栅极介质层5A以及金属材料的栅极导电层5B，在栅极堆叠结构沿第一方向两侧的鳍片结构2F中和/或上形成源漏区(未示出)，在整个器件上形成层间介质层并刻蚀形成暴露源漏区的接触孔(未示出)，填充金属形成接触塞完成器件制造。如图7所示，栅极介质层5A优选地完全包围外延层4、鳍片结构2F，但是与绝缘衬底1之间可以保留间隙，栅极导电层5B完全覆盖了鳍片结构2F、外延层4，并且填充了与绝缘衬底1之间的间隙。

由此形成的FinFET器件结构具有如图7所示的结构，包括在衬底上沿第一方向延伸分布的多个鳍片结构2F、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构5、在栅极堆叠结构5沿第一方向两侧的鳍片结构中和/或上的源漏区，其中，鳍片结构2F上具有全包围的外延层4，外延层4的载流子迁移率高于鳍片结构2F，多个鳍片结构2F、外延层4为悬置的，其全部或者部分与支撑结构2B(机械和/或电)连接。优选地，多个鳍片结构与外延层之间界面处具有多孔结构2P。其他具体结构和材质以及相应的形成工艺已经参照附图列举在以上说明中，在此不再赘述。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims

1.一种半导体器件，包括在绝缘衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的源漏区，其中，多个鳍片结构上具有外延层。

2.如权利要求1的半导体器件，其中，外延层的载流子迁移率高于多个鳍片结构的载流子迁移率。

3.如权利要求1的半导体器件，其中，多个鳍片结构与外延层为悬置结构，全部和/或部分与绝缘衬底上的支撑结构连接。

4.如权利要求3的半导体器件，其中，支撑结构的投影面积大于多个鳍片结构的投影面积之和。

5.如权利要求1的半导体器件，其中，外延层与多个鳍片结构之间界面处具有多孔结构。

6.如权利要求5的半导体器件，其中，多孔结构的多孔率为55％～70％。

7.如权利要求5的半导体器件，其中，多个鳍片结构与多孔结构之间还具有缓冲层。

8.如权利要求1的半导体器件，其中，外延层的材料选自Si、SiGe、SiGeC、SiC、Si:H、III-V族化合物半导体、II-VI族化合物半导体的任一种及其组合。

9.如权利要求1的半导体器件，其中，绝缘衬底为SOI或GeOI衬底的埋氧层，多个鳍片结构由埋氧层顶部的半导体层形成。

10.一种半导体器件制造方法，包括：

提供在绝缘衬底上的半导体层；

图形化半导体层，形成支撑结构以及多个鳍片结构；

在多个鳍片结构上形成牺牲层；

去除牺牲层，在绝缘衬底上留下悬置的多个鳍片结构；

在多个鳍片结构上形成外延层；

形成横跨多个鳍片结构的栅极堆叠结构。

11.如权利要求10的半导体器件制造方法，其中，绝缘衬底为SOI或GeOI衬底的埋氧层，半导体层为埋氧层顶部的半导体层。

12.如权利要求10的半导体器件制造方法，其中，形成牺牲层的步骤包括：通入氮化性气体和/或氧化性气体，执行氮化和/或氧化工艺，氮化性气体和/或氧化性气体优选地选自O₂、O₃、N₂、NO₂、NO、N₂O、CO₂、HCN、H₂O、NH₃、CO(NH₂)₂等及其组合。

13.如权利要求10的半导体器件制造方法，其中，多个鳍片结构全部和/或部分与绝缘衬底上的支撑结构连接，优选地，支撑结构的投影面积大于多个鳍片结构的投影面积之和。

14.如权利要求10的半导体器件制造方法，其中，去除牺牲层之后、形成外延层之前，进一步包括，在多个鳍片结构上形成多孔结构。

15.如权利要求14的半导体器件制造方法，其中，形成多孔结构的刻蚀工艺包括电化学刻蚀、等离子干法刻蚀、反应离子刻蚀。

16.如权利要求15的半导体器件制造方法，其中，电化学刻蚀溶液包含刻蚀剂和清除剂，刻蚀剂选自包含有Br^-、Br₂、SO₄ ^2-、Cl^-、PO₃ ^3-、Cr₂O₇ ^2-、CrO₄ ^2-、Cr^3-、CrO₂ ^-、OH^-、F^-、异丙醇基团之中的任一种及其组合，清除剂选自含有巯基(--SH)的氨基酸类化合物、苯酚、无机亚砷酸、二甲基酰胺、乙醇的任一种及其组合。

17.如权利要求10的半导体器件制造方法，其中，去除牺牲层之后、形成外延层之前，进一步包括，在多个鳍片结构上形成缓冲层，缓冲层的晶格常数介于外延层与多个鳍片结构之间。

18.如权利要求10的半导体器件制造方法，其中，外延层的材料选自Si、SiGe、SiGeC、SiC、Si:H、III-V族化合物半导体、II-VI族化合物半导体的任一种及其组合。

19.如权利要求14的半导体器件制造方法，其中，半导体层具有4～10度倾斜角并且具有p+掺杂。

20.如权利要求14的半导体器件制造方法，其中，多孔结构的多孔率为55％～70％。