CN105761703A - 阵列基板、显示装置以及充电控制方法 - Google Patents

Abstract

本发明公开了一种阵列基板、显示装置以及充电控制方法，属于液晶显示器领域。所述阵列基板包括按矩阵排列的像素单元，阵列基板还包括：多组控制开关，每组控制开关包括多个控制开关，每组控制开关连接相邻两行像素单元，且每组控制开关中的每个控制开关连接分别处于相邻两行像素单元中的两个像素单元，且每个控制开关连接的两个像素单元所存储的电压极性相反，每个像素单元只与一个控制开关相连；若干控制线，用于在控制信号的作用下，控制控制开关的打开或闭合，控制信号用于在每一帧中，在每组控制开关连接的相邻两行像素单元的栅线开启前的设定时间段内，控制连接相邻两行像素单元的控制开关闭合。

Description

阵列基板、显示装置以及充电控制方法

技术领域

本发明涉及液晶显示器(英文LiquidCrystalDisplay，简称LCD)领域，特别涉及一种阵列基板、显示装置以及充电控制方法。

背景技术

薄膜晶体管(英文ThinFilmTransistor，简称TFT)LCD因其性能优良、大规模生产特性好、发展空间广阔等优点，成为目前显示器领域的主流产品。

TFTLCD工作过程中，为了避免液晶材料产生极化而造成永久性的破坏，通常需要每隔一预定时间，对施加在液晶电容和存储电容两端的电压信号的极性进行一次反转，因此需要对阵列基板上的像素单元进行极性反转驱动。常见的极性反转包括：帧反转、列反转、行反转和点反转四种。

下面以行反转为例来说明现有技术的问题：行反转是同一行上的像素单元所储存的电压极性相同，而上下相邻行上的像素单元所储存的电压极性相反。采用行反转方式驱动的TFTLCD在显示时，先逐行开启栅(Gate)线，然后由源(Source)芯片通过Source线给每行像素单元充电，在给每行像素单元充电时，将像素单元所储存的电压极性从一种极性变为另一种极性，例如在前一帧中将某一行像素单元从正电充电至负电，则在下一帧时将该行像素单元从负电充电至正电。这种充电方式，充电时间较长，对Source芯片的负担很大，功耗大；另外，由于Gate线和Source线上的阻抗较大，当电流比较大时，发热量大。

发明内容

为了解决现有技术中，对TFTLCD进行充电时，充电时间较长，对Source芯片的负担很大，功耗大，发热量大的问题，本发明实施例提供了一种阵列基板、显示装置以及充电控制方法。所述技术方案如下：

第一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括按矩阵排列的像素单元，所述阵列基板还包括：

多组控制开关，每组控制开关包括多个控制开关，所述每组控制开关连接相邻两行像素单元，且所述每组控制开关中的每个控制开关连接分别处于所述相邻两行像素单元中的两个像素单元，且所述每个控制开关连接的两个像素单元所存储的电压极性相反，每个像素单元只与一个控制开关相连；

若干控制线，用于在控制信号的作用下，控制所述控制开关打开或闭合，所述控制信号用于在每一帧中，在所述每组控制开关连接的所述相邻两行像素单元的栅线开启前的设定时间段内，控制连接所述相邻两行像素单元的控制开关闭合。

在本发明实施例的一种实现方式中，所述控制开关为薄膜晶体管，所述薄膜晶体管的栅极连接所述控制线，所述薄膜晶体管的源极和漏极分别与处于所述相邻两行像素单元中的两个像素单元连接。

在本发明实施例的另一种实现方式中，所述控制线与所述栅线同层设置。

在本发明实施例的另一种实现方式中，所述控制开关与分别处于所述相邻两行像素单元中的两个像素单元的像素电极连接。

在本发明实施例的另一种实现方式中，所述若干控制线中的每根控制线分别与所述多组控制开关中的一组控制开关连接。

在本发明实施例的另一种实现方式中，所述控制线与所述栅线平行设置。

在本发明实施例的另一种实现方式中，所述阵列基板包括N行像素单元、N条栅线和N/2条控制线，N为大于0的偶数；

所述控制信号用于在一帧结束后，通过所述N/2条控制线中的第一条控制线连通所述N行像素单元中前两行像素单元；

在第M条栅线开启时，通过第(M+2)/2条控制线连通第M+1行和第M+2行像素单元，M为2至N间的偶数。

在本发明实施例的另一种实现方式中，所述设定时间段小于或等于所述栅线的开启时间长度。

第二方面，本发明实施例还提供了一种显示装置，所述显示装置包括第一方面任一项所述的阵列基板。

第三方面，本发明实施例还提供了一种充电控制方法，所述方法包括：

在每一帧中，控制阵列基板中栅线逐条开启；

在相邻的两行像素单元的栅线开启前的设定时间段内，连通所述相邻的两行像素单元，分别处于所述相邻的两行像素单元中的两个像素单元连接，所述两个像素单元所存储的电压极性相反，且所述相邻的两行像素单元中一行像素单元的各个像素单元均只与另一行像素单元中的一个像素单元连接。

在本发明实施例的一种实现方式中，所述在相邻的两行像素单元的栅线开启前的设定时间段内，连通所述相邻的两行像素单元，包括：

在一帧结束后，连通N行像素单元中前两行像素单元，所述阵列基板包括N条栅线和N行像素单元，N为大于0的偶数；

在第M条栅线开启时，连通第M+1行和第M+2行像素单元，M为2至N间的偶数。

在本发明实施例的另一种实现方式中，所述设定时间段小于或等于所述栅线的开启时间长度。

本发明实施例提供的技术方案带来的有益效果是：

本发明通过将相邻行的像素单元采用控制开关连接，在对这两行像素单元进行充电前，通过闭合控制开关，进行电量中和，使得在对像素单元充电时，可以直接从中性充电至正极或者负极，与从正极充电到负极或者从负极充电到正极相比，缩短了充电所需时间，刷新率提升，提高了充电速度，减小了充电发热量，从而减小了芯片负担，减小了功耗。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是本发明实施例提供的另一种阵列基板的结构示意图；

图3是本发明实施例提供的另一种阵列基板的结构示意图；

图4是本发明实施例提供的阵列基板的时序示意图；

图5是本发明实施例提供的一种充电控制方法的流程图；

图6是本发明实施例提供的另一种充电控制方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种阵列基板，阵列基板包括按矩阵排列的像素单元，阵列基板还包括：

多组控制开关，每组控制开关包括多个控制开关，每组控制开关连接相邻两行像素单元，且每组控制开关中的每个控制开关连接分别处于相邻两行像素单元中的两个像素单元，且每个控制开关连接的两个像素单元所存储的电压极性相反，每个像素单元只与一个控制开关相连；

若干控制线，用于在控制信号的作用下，控制控制开关打开或闭合，控制信号用于在每一帧中，在每组控制开关连接的相邻两行像素单元的栅线开启前的设定时间段内，控制连接相邻两行像素单元的控制开关闭合。

本发明通过将相邻行的像素单元采用控制开关连接，在对这两行像素单元进行充电前，通过闭合控制开关，进行电量中和，使得在对像素单元充电时，可以直接从中性充电至正极或者负极，与从正极充电到负极或者从负极充电到正极相比，缩短了充电所需时间，刷新率提升，提高了充电速度，减小了充电发热量，从而减小了芯片负担，减小了功耗。

图1是本发明实施例提供的一种阵列基板的结构示意图，该阵列基板采用行反转驱动方式进行驱动，参见图1，阵列基板包括按矩阵排列的像素单元101，矩阵排列的像素单元101由多行和多列像素单元101组成，例如图1所示的4行4列像素单元101，当然图1中像素单元的数量只是作为示例，本发明实施例对此不做限制。再次参见图1，同一行像素单元101所储存的电压极性相同，且相邻行像素单元101所储存的电压极性相反，例如图1中第一行像素单元101和第三行像素单元101存储的电压为正，第二行像素单元101和第四行像素单元101存储的电压为负。

其中，像素单元101包括：横向排列的栅线101a、竖向排列的源线101b、位于所述栅线101a和所述源线101b交叉的区域的薄膜晶体管101c和像素电极(图未示出)、液晶层(图未示出)、公共电极(图未示出)和彩膜层(图未示出)。

参见图1，该阵列基板还包括：

多组控制开关102，每组控制开关102包括多个控制开关102，每组控制开关102连接相邻两行像素单元101，且每组控制开关102中的每个控制开关102连接分别处于相邻两行像素单元101中的两个像素单元101，每个像素单元101只与一个控制开关102相连；

若干控制线103，用于在控制信号的作用下，控制控制开关102打开或闭合，控制信号用于在每一帧中，在每组控制开关102连接的相邻两行像素单元101的栅线101a开启前的设定时间段内，控制连接相邻两行像素单元101的控制开关102闭合。

图1示出的控制开关102与像素单元101的连接方式是优选的连接方式，即一个像素单元101均连接相邻行中同一列的像素单元101。在其他实现方式中，一个像素单元101可以与相邻行的任意列的像素单元101连接，只要这个像素单元101没有与其他像素单元101连接。

图2是本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板采用列反转驱动方式进行驱动，参见图2，该阵列基板与图1所示的阵列基板的区别在于，同一列像素单元101所储存的电压极性相同，且相邻列像素单元101所储存的电压极性相反，例如图2中第一列像素单元101和第三列像素单元101存储的电压为正，第二列像素单元101和第四列像素单元101存储的电压为负。

图2示出的控制开关102与像素单元101的连接方式是优选的连接方式，即一个像素单元101均连接相邻行中位于相邻列的像素单元101。在其他实现方式中，一个像素单元101可以与相邻行的任意所储存的电压极性相反的像素单元101连接，只要这个像素单元101没有与其他像素单元101连接。

图3是本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板采用点反转驱动方式进行驱动，参见图3，该阵列基板与图3所示的阵列基板的区别在于，每个像素单元101所储存的电压极性与其周围四个像素单元101所储存的电压极性相反，具体如图3所示。

图3示出的控制开关102与像素单元101的连接方式是优选的连接方式，即一个像素单元101均连接相邻行中同一列的像素单元101。在其他实现方式中，一个像素单元101可以与相邻行的任意所储存的电压极性相反的像素单元101连接，只要这个像素单元101没有与其他像素单元101连接。

需要说明的是，除了上述三种反转驱动方式外，本发明实施例中的阵列基板还可以采用列2点反转、行2点反转及其他反转方式，本发明实施例对此不做限制。

在本发明实施例中，控制开关102与分别处于相邻两行像素单元101中的两个像素单元101的像素电极连接。将控制开关102与像素单元101的像素电极相连，从而保证连接在控制开关102两端的像素单元101能够进行电量中和。

进一步地，每个控制开关102通过两根引线分别连接两个像素单元101。

如图1～3所示，若干控制线103中的每根控制线103分别与所述多组控制开关中的一组控制开关102连接，通过一根控制线103连接一组控制开关102，方便布线和控制。

其中，一组控制开关102按照与栅线101a平行的方向设置，且每个控制开关102设置在与之连接的两个像素单元101之间。

如图1～3所示，控制线103与阵列基板中的栅线101a平行设置，与栅线101a平行设置，方便布线，且避免交叉。

在其他实施例中，控制线103也可以与栅线101a非平行设置，只要二者不相交即可。

进一步地，控制线103和栅线101a既可以设置在同一层，也可以设置在不同层，本发明实施例对此不做限制。

如图1～3所示，从上到下分别记为第一～第四行像素单元。控制线C1设置在第二行像素单元101和栅线G2之间。在其他实施例中，控制线C1也可以设置在栅线G2和第一行像素单元101之间。相应地，控制线C2也存在两种设置方式，这里不做赘述。

在本发明实施例中，阵列基板包括N行像素单元101、N条栅线101a和N/2条控制线103，N为大于0的偶数；

控制信号用于在一帧结束后，通过N/2条控制线103中的位于栅线扫描方向(图1中方向a)上的第一条控制线103连通N行像素单元101中前两行像素单元101；

在第M条栅线101a开启时，通过N/2条控制线103中的位于栅线扫描方向(图1中方向a)上的第(M+2)/2条控制线103连通第M+1行和第M+2行像素单元101，M为2至N间的偶数。

以图1为例，N＝4，M＝2，从上到下分别记为第一～第四行像素单元，第一～第四行像素单元在当前帧的极性分别是+、-、+、-。在下一帧中，依次对第一～第四行像素单元进行充电，使像素单元所储存的电压极性分别成为-、+、-、+。

其中，栅线开启是指通过栅线向薄膜晶体管输入栅极驱动信号，关闭则是停止栅极驱动信号输入。

如图4所示，在充电时，先通过控制线C1控制第一行像素单元和第二行像素单元之间的控制开关102闭合，使得栅线G1控制的第一行像素单元和栅线G2控制的第二行像素单元连通，由于第一行像素单元和第二行像素单元存储的电压极性相反，因此会发生电量中和，使得第一行像素单元和第二行像素单元的电量近似于0。然后，控制第一行像素单元和第二行像素单元之间的控制开关102打开。栅线G1开启，通过源线给第一行像素单元的各个像素单元充电；栅线G1关闭，栅线G2开启，通过源线给第一行像素单元的各个像素单元充电。

在栅线G2开启时，通过控制线C2控制第三行像素单元和第四行像素单元之间的控制开关102闭合，使得栅线G3控制的第三行像素单元和栅线G4控制的第四行像素单元连通，实现电量中和。然后，控制第一行像素单元和第二行像素单元之间的控制开关102打开。栅线G3开启，通过源线给第三行像素单元的各个像素单元充电；栅线G3关闭，栅线G4开启，通过源线给第四行像素单元的各个像素单元充电。重复上述过程，以完成一帧图像。

这种方式能够合理安排各行控制开关102的开启时序，为像素单元101电压充分中和提供保证；另外，这种驱动方式使得，相邻两行像素单元101电量中和与对这两行像素单元101充电连续发生，避免过早进行像素单元101中和，造成该像素显示出现变化，造成画面失真的问题。

在本发明实施例中，设定时间段小于或等于栅线101a的开启时间长度，以保证连通的两行像素单元101显示前充分中和电压，又不会对栅线101a的开启及后续充电造成影响。而对于不同的阵列基板而言，其中和电量所需要的时间也不相同，因此设定时间段可以在上述范围内，按照需要进行设置。

进一步地，本发明实施例中，控制开关102可以为薄膜晶体管，薄膜晶体管的栅极连接控制线103，薄膜晶体管的源极和漏极分别与处于相邻两行像素单元101中的两个像素单元101连接。

因此，在本发明实施例中，控制线103可以与栅线101a同层设置，均设置在栅极层。控制线103可以与栅线101a采用同样的材料；控制线103可以与栅线101a设置相同的厚度。

值得说明的是，控制开关102可以在制作像素单元101中的薄膜晶体管时，同步进行制作。

值得说明的是，图1～3中像素单元101的数量仅作为举例，不作为对本发明实施例的限制。

本发明实施例还提供了一种显示装置，该显示装置包括图1～3所示出的阵列基板。

在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明通过将相邻行的像素单元采用控制开关连接，在对这两行像素单元进行充电前，通过闭合控制开关，进行电量中和，使得在对像素单元充电时，可以直接从中性充电至正极或者负极，与从正极充电到负极或者从负极充电到正极相比，缩短了充电所需时间，刷新率提升，提高了充电速度，减小了充电发热量，从而减小了芯片负担，减小了功耗。

图5是本发明实施例提供的一种充电控制方法的流程图，该方法是基于图1～3所示的阵列基板实现的，参见图5，该方法包括：

步骤301：在每一帧中，控制阵列基板中栅线逐条开启。

参见图1，控制栅线G1～G4依次开启。

步骤302：在相邻的两行像素单元的栅线开启前的设定时间段内，连通相邻的两行像素单元，分别处于相邻的两行像素单元中的两个像素单元连接，两个像素单元所存储的电压极性相反，且相邻的两行像素单元中一行像素单元的各个像素单元均只与另一行像素单元中的一个像素单元连接。

例如，参见图1，在开启栅线G1和G2之前，通过控制线C1连接的控制开关103，将第一行像素单元101和第二行像素单元102连通，从而实现电量中和。

在本发明实施例中，设定时间段小于或等于栅线101a的开启时间长度，以保证连通的两行像素单元101显示前充分中和电压，又不会对栅线101a的开启及后续充电造成影响。而对于不同的阵列基板而言，其中和电量所需要的时间也不相同，因此设定时间段可以在上述范围内，按照需要进行设置。

本发明通过将相邻行的像素单元采用控制开关连接，在对这两行像素单元进行充电前，通过闭合控制开关，进行电量中和，使得在对像素单元充电时，可以直接从中性充电至正极或者负极，与从正极充电到负极或者从负极充电到正极相比，缩短了充电所需时间，刷新率提升，提高了充电速度，减小了充电发热量，从而减小了芯片负担，减小了功耗。

图6是本发明实施例提供的另一种充电控制方法的流程图，该方法进一步说明了如何连通两行像素单元，该方法是基于图1～3所示的阵列基板实现的，如前所述，该阵列基板包括N条栅线和N行像素单元，N为大于0的偶数。参见图6，该方法包括：

步骤401：在一帧结束后，连通N行像素单元中前两行像素单元。

以图1的阵列基板为例，在一帧结束后，先通过控制线C1控制第一行像素单元和第二行像素单元之间的控制开关102闭合，使得栅线G1控制的第一行像素单元和栅线G2控制的第二行像素单元连通，由于第一行像素单元和第二行像素单元存储的电压极性相反，因此会发生电量中和，使得第一行像素单元和第二行像素单元的电量近似于0。

步骤402：断开N行像素单元中前两行像素单元，控制栅线扫描方向上的第一条栅线开启并通过源线给第一行像素单元充电，然后控制栅线扫描方向上的第二条栅线开启并通过源线给第二行像素单元充电。

以图1的阵列基板为例，控制第一行像素单元和第二行像素单元之间的控制开关102打开。栅线G1开启，通过源线给第一行像素单元的各个像素单元充电；栅线G1关闭，栅线G2开启，通过源线给第一行像素单元的各个像素单元充电。

步骤403：在栅线扫描方向上的第M条栅线开启时，连通第M+1行和第M+2行像素单元，M为2至N间的偶数。

以图1的阵列基板为例，在栅线G2开启时，通过控制线C2控制第三行像素单元和第四行像素单元之间的控制开关102闭合，使得栅线G3控制的第三行像素单元和栅线G4控制的第四行像素单元连通，实现电量中和。

步骤404：断开N行像素单元中第M+1行和第M+2行像素单元，控制栅线扫描方向上的第M+1条栅线开启并通过源线给第M+1行像素单元充电，然后控制栅线扫描方向上的第M+2条栅线开启并通过源线给第M+2行像素单元充电。

以图1的阵列基板为例，控制第一行像素单元和第二行像素单元之间的控制开关102打开。栅线G3开启，通过源线给第三行像素单元的各个像素单元充电；栅线G3关闭，栅线G4开启，通过源线给第四行像素单元的各个像素单元充电。

在本发明实施例中，每次控制开关的闭合时间长度为设定时间段，该设定时间段小于或等于栅线的开启时间长度，以保证连通的两行像素单元显示前充分中和电压，又不会对栅线的开启及后续充电造成影响。而对于不同的阵列基板而言，其中和电量所需要的时间也不相同，因此设定时间段可以在上述范围内，按照需要进行设置。

本发明通过将相邻行的像素单元采用控制开关连接，在对这两行像素单元进行充电前，通过闭合控制开关，进行电量中和，使得在对像素单元充电时，可以直接从中性充电至正极或者负极，与从正极充电到负极或者从负极充电到正极相比，缩短了充电所需时间，刷新率提升，提高了充电速度，减小了充电发热量，从而减小了芯片负担，减小了功耗。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种阵列基板，所述阵列基板包括按矩阵排列的像素单元，其特征在于，所述阵列基板还包括：

多组控制开关，每组控制开关包括多个控制开关，所述每组控制开关连接相邻两行像素单元，且所述每组控制开关中的每个控制开关连接分别处于所述相邻两行像素单元中的两个像素单元，且所述每个控制开关连接的两个像素单元所存储的电压极性相反，每个像素单元只与一个控制开关相连；

若干控制线，用于在控制信号的作用下，控制所述控制开关打开或闭合，所述控制信号用于在每一帧中，在所述每组控制开关连接的所述相邻两行像素单元的栅线开启前的设定时间段内，控制连接所述相邻两行像素单元的控制开关闭合。

2.根据权利要求1所述的阵列基板，其特征在于，所述控制开关为薄膜晶体管，所述薄膜晶体管的栅极连接所述控制线，所述薄膜晶体管的源极和漏极分别与处于所述相邻两行像素单元中的两个像素单元连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述控制线与所述栅线同层设置。

4.根据权利要求1所述的阵列基板，其特征在于，所述控制开关与分别处于所述相邻两行像素单元中的两个像素单元的像素电极连接。

5.根据权利要求1所述的阵列基板，其特征在于，所述若干控制线中的每根控制线分别与所述多组控制开关中的一组控制开关连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述控制线与所述栅线平行设置。

7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括N行像素单元、N条栅线和N/2条控制线，N为大于0的偶数；

所述控制信号用于在一帧结束后，通过所述N/2条控制线中的位于栅线扫描方向上的第一条控制线连通所述N行像素单元中前两行像素单元；

在第M条栅线开启时，通过所述N/2条控制线中的位于栅线扫描方向上的第(M+2)/2条控制线连通第M+1行和第M+2行像素单元，M为2至N间的偶数。

8.根据权利要求1所述的阵列基板，其特征在于，所述设定时间段小于或等于所述栅线的开启时间长度。

9.一种显示装置，其特征在于，所述显示装置包括权利要求1至8任一项所述的阵列基板。

10.一种充电控制方法，其特征在于，所述方法包括：

在每一帧中，控制阵列基板中栅线逐条开启；

在相邻的两行像素单元的栅线开启前的设定时间段内，连通所述相邻的两行像素单元，分别处于所述相邻的两行像素单元中的两个像素单元连接，所述两个像素单元所存储的电压极性相反，且所述相邻的两行像素单元中一行像素单元的各个像素单元均只与另一行像素单元中的一个像素单元连接。

11.根据权利要求10所述的方法，其特征在于，所述在相邻的两行像素单元的栅线开启前的设定时间段内，连通所述相邻的两行像素单元，包括：

在一帧结束后，连通N行像素单元中前两行像素单元，所述阵列基板包括N条栅线和N行像素单元，N为大于0的偶数；

在第M条栅线开启时，连通第M+1行和第M+2行像素单元，M为2至N间的偶数。

12.根据权利要求10或11所述的方法，其特征在于，所述设定时间段小于或等于所述栅线的开启时间长度。