CN105744766A - Hdi板的制造方法 - Google Patents

Hdi板的制造方法 Download PDF

Info

Publication number
CN105744766A
CN105744766A CN201610205872.0A CN201610205872A CN105744766A CN 105744766 A CN105744766 A CN 105744766A CN 201610205872 A CN201610205872 A CN 201610205872A CN 105744766 A CN105744766 A CN 105744766A
Authority
CN
China
Prior art keywords
manufacture method
plate
substrate
hdi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610205872.0A
Other languages
English (en)
Inventor
雷小康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU HUILIHUA ELECTRONICS CO Ltd
Original Assignee
SUZHOU HUILIHUA ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU HUILIHUA ELECTRONICS CO Ltd filed Critical SUZHOU HUILIHUA ELECTRONICS CO Ltd
Priority to CN201610205872.0A priority Critical patent/CN105744766A/zh
Publication of CN105744766A publication Critical patent/CN105744766A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种HDI板的制造方法，其包括如下步骤：(1)提供一基板，所述内层基板具有两层平行的铜箔以及位于两层铜箔之间的玻璃纤维；(2)裁板，把基板裁成用于生产的大小尺寸；(3)钻孔，钻出若干导通孔；(4)电镀，表面及若干导通孔的孔壁镀铜；(5)布线，内层线路及图形的制作；(6)塞孔，用树脂塞滿埋孔，以增強孔壁的信赖性；(7)整平，整平基板布线的相反两侧；(8)压合，使用补强材料以使上,下增层成为多层板。

Description

HDI板的制造方法
技术领域
本发明涉及一种HDI板的制造方法。
背景技术
HDI是高密度互连(HighDensityInterconnector)的缩写，是生产印制板的一种(技术)，使用微盲埋孔技术的一种线路分布密度比较高的电路板。HDI专为小容量用户设计的紧凑型产品。HDI是HighDensityInterconnector的英文简写,高密度互连(HDI)制造是印制电路板，印刷电路板是以绝缘材料辅以导体配线所形成的结构性元件。印刷电路板在制成最终产品时，其上会安装积体电路、电晶体、二极体、被动元件(如：电阻、电容、连接器等)及其他各种各样的电子零件。藉著导线连通，可以形成电子讯号连结及应有机能。因此，印制电路板是一种提供元件连结的平台，用以承接联系零件的基底。
HDI板生产工艺中内层为通孔板，在HDI板压合前需将板上的通孔孔内塞满树脂后方可进行压合，避免孔内空气留在压层中造成压合不良发生成品爆板的缺陷及外观凹痕影响外观质量及外层线路的制作。传统的塞树脂塞孔方法是在内层电镀完成后进行塞孔，即：钻孔——电镀——塞孔——研磨——线路——压合。此工艺主要是在塞孔烘干后用研磨机将塞孔时残留树脂研磨平整便于后制程加工，研磨的次数1——3次，研磨需专用的陶瓷磨刷生产线，研磨时对产品的平面切割力大，产品容易变形，在后期的生产中产品容易出现偏位变形而影响产品良率，且一台专用研磨机的成本在150万元左右，还有水电消耗及耗材成本，每月还有12万左右的费用产生。
鉴于上述缺陷，实有必要设计一种改进之HDI板的制造方法。
发明内容
本发明所要解决的技术问题在于：提供一种HDI板的制造方法。
为解决上述技术问题，本发明的技术方案是：
一种HDI板的制造方法，其包括如下步骤：
(1)提供一基板，所述内层基板具有两层平行的铜箔以及位于两层铜箔之间的玻璃纤维；
(2)裁板，把基板裁成用于生产的大小尺寸；
(3)钻孔，钻出若干导通孔；
(4)电镀，表面及若干导通孔的孔壁镀铜；
(5)布线，内层线路及图形的制作；
(6)塞孔，用树脂塞滿埋孔，以增強孔壁的信赖性；
(7)整平，整平基板布线的相反两侧；
(8)压合，使用补强材料以使上,下增层成为多层板。
与现有技术相比，本发明有益效果如下：本塞孔工艺减少了研磨流程，改为塞孔后直接压合来减少产品的变形及研磨工序成本，具体流程如下：钻孔——电镀——线路——塞孔——整平——压合。
减少研磨的工序利用压合工序的自身工艺特点来完成，区别在于：
(1)塞孔树脂性能同压合用的胶片需兼容
(2)塞孔在压合前棕化后进行，树脂跟铜层有良好的结合力
(3)塞孔后的树脂未干时用简单的辊轮能把树脂压平
(4)塞孔压合后进行低温烘烤120℃，时间10——15分钟，使树脂显半固化状态。传统工艺是150℃，时间1小时的烘烤使树脂呈完全固化状态
(5)利用压机自身的压力及温度将半固化状态的塞孔板完成整平及完全固化。
此工艺不仅减少了生产工艺流程，而且较大降低了HDI板制作成本，减少设备投资，提升产品良率，工艺改善的效益贡献在每月40万左右。
本发明进一步改进如下：
进一步地，所述步骤(2)和步骤(3)之间还包括前处理步骤，用以板面清洁，增加粗糙度，便于压膜。
进一步地，所述步骤(2)和步骤(3)之间还包括压膜步骤，所述压膜步骤在前处理步骤之后。
进一步地，所述压膜步骤为干膜或湿膜，所述干膜用于制作线路较密，线宽较小的图形，所述湿膜用于制作线路较疏，线宽较大的图形。
进一步地，所述步骤(2)和步骤(3)之间还包括曝光步骤，所述曝光步骤利用UV光使菲林透光区域干膜或湿膜发生交联聚合反应。
进一步地，所述步骤(5)和步骤(6)之间还包括显影步骤，所述显影步骤利用弱碱将未发生聚合反应的感光膜去掉，显现需要制作的图形并起到保护图形铜面的作用。
进一步地，所述步骤(5)中利用强酸将露出的铜蚀刻掉，未被蚀刻的就是所需的线路图形。
进一步地，所述步骤(5)和步骤(6)之间还包括线路检修步骤，所述线路检修步骤用于检修板子是否有定位，开、短路问题。
进一步地，所述步骤(5)和步骤(6)之间还包括黑氧化步骤，所述黑氧化步骤用于表面粗化处理，便于压合。
进一步地，所述步骤(6)和步骤(7)之间还包括去溢胶步骤。
具体实施方式
下面结合实施例对本发明进一步说明。
一种HDI板的制造方法，其包括如下步骤：
(1)提供一基板，所述内层基板具有两层平行的铜箔以及位于两层铜箔之间的玻璃纤维；
(2)裁板，把基板裁成用于生产的大小尺寸；
(3)钻孔，钻出若干导通孔；
(4)电镀，表面及若干导通孔的孔壁镀铜；
(5)布线，内层线路及图形的制作；
(6)塞孔，用树脂塞滿埋孔，以增強孔壁的信赖性；
(7)整平，整平基板布线的相反两侧；
(8)压合，使用补强材料以使上,下增层成为多层板。
与现有技术相比，本发明有益效果如下：本塞孔工艺减少了研磨流程，改为塞孔后直接压合来减少产品的变形及研磨工序成本，具体流程如下：钻孔——电镀——线路——塞孔——整平——压合。
减少研磨的工序利用压合工序的自身工艺特点来完成，区别在于：
(1)塞孔树脂性能同压合用的胶片需兼容
(2)塞孔在压合前棕化后进行，树脂跟铜层有良好的结合力
(3)塞孔后的树脂未干时用简单的辊轮能把树脂压平
(4)塞孔压合后进行低温烘烤120℃，时间10——15分钟，使树脂显半固化状态。传统工艺是150℃，时间1小时的烘烤使树脂呈完全固化状态
(5)利用压机自身的压力及温度将半固化状态的塞孔板完成整平及完全固化。
此工艺不仅减少了生产工艺流程，而且较大降低了HDI板制作成本，减少设备投资，提升产品良率，工艺改善的效益贡献在每月40万左右。
本发明进一步改进如下：
所述步骤(2)和步骤(3)之间还包括前处理步骤，用以板面清洁，增加粗糙度，便于压膜。
所述步骤(2)和步骤(3)之间还包括压膜步骤，所述压膜步骤在前处理步骤之后。
所述压膜步骤为干膜或湿膜，所述干膜用于制作线路较密，线宽较小的图形，所述湿膜用于制作线路较疏，线宽较大的图形。
所述步骤(2)和步骤(3)之间还包括曝光步骤，所述曝光步骤利用UV光使菲林透光区域干膜或湿膜发生交联聚合反应。
所述步骤(5)和步骤(6)之间还包括显影步骤，所述显影步骤利用弱碱将未发生聚合反应的感光膜去掉，显现需要制作的图形并起到保护图形铜面的作用。
所述步骤(5)中利用强酸将露出的铜蚀刻掉，未被蚀刻的就是所需的线路图形。
所述步骤(5)和步骤(6)之间还包括线路检修步骤，所述线路检修步骤用于检修板子是否有定位，开、短路问题。
所述步骤(5)和步骤(6)之间还包括黑氧化步骤，所述黑氧化步骤用于表面粗化处理，便于压合。
所述步骤(6)和步骤(7)之间还包括去溢胶步骤。
本发明不局限于上述具体的实施方式，本领域的普通技术人员从上述构思出发，不经过创造性的劳动，所作出的种种变换，均落在本发明的保护范围之内。

Claims (10)

1.一种HDI板的制造方法，其包括如下步骤：
(1)提供一基板，所述内层基板具有两层平行的铜箔以及位于两层铜箔之间的玻璃纤维；
(2)裁板，把基板裁成用于生产的大小尺寸；
(3)钻孔，钻出若干导通孔；
(4)电镀，表面及若干导通孔的孔壁镀铜；
(5)布线，内层线路及图形的制作；
(6)塞孔，用树脂塞滿埋孔，以增強孔壁的信赖性；
(7)整平，整平基板布线的相反两侧；
(8)压合，使用补强材料以使上,下增层成为多层板。
2.如权利要求1所述的HDI板的制造方法，其特征在于：所述步骤(2)和步骤(3)之间还包括前处理步骤，用以板面清洁，增加粗糙度，便于压膜。
3.如权利要求2所述的HDI板的制造方法，其特征在于：所述步骤(2)和步骤(3)之间还包括压膜步骤，所述压膜步骤在前处理步骤之后。
4.如权利要求3所述的HDI板的制造方法，其特征在于：所述压膜步骤为干膜或湿膜，所述干膜用于制作线路较密，线宽较小的图形，所述湿膜用于制作线路较疏，线宽较大的图形。
5.如权利要求4所述的HDI板的制造方法，其特征在于：所述步骤(2)和步骤(3)之间还包括曝光步骤，所述曝光步骤利用UV光使菲林透光区域干膜或湿膜发生交联聚合反应。
6.如权利要求1所述的HDI板的制造方法，其特征在于：所述步骤(5)和步骤(6)之间还包括显影步骤，所述显影步骤利用弱碱将未发生聚合反应的感光膜去掉，显现需要制作的图形并起到保护图形铜面的作用。
7.如权利要求1所述的HDI板的制造方法，其特征在于：所述步骤(5)中利用强酸将露出的铜蚀刻掉，未被蚀刻的就是所需的线路图形。
8.如权利要求5所述的HDI板的制造方法，其特征在于：所述步骤(5)和步骤(6)之间还包括线路检修步骤，所述线路检修步骤用于检修板子是否有定位，开、短路问题。
9.如权利要求7所述的HDI板的制造方法，其特征在于：所述步骤(5)和步骤(6)之间还包括黑氧化步骤，所述黑氧化步骤用于表面粗化处理，便于压合。
10.如权利要求4所述的HDI板的制造方法，其特征在于：所述步骤(6)和步骤(7)之间还包括去溢胶步骤。
CN201610205872.0A 2016-04-05 2016-04-05 Hdi板的制造方法 Pending CN105744766A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610205872.0A CN105744766A (zh) 2016-04-05 2016-04-05 Hdi板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610205872.0A CN105744766A (zh) 2016-04-05 2016-04-05 Hdi板的制造方法

Publications (1)

Publication Number Publication Date
CN105744766A true CN105744766A (zh) 2016-07-06

Family

ID=56253608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610205872.0A Pending CN105744766A (zh) 2016-04-05 2016-04-05 Hdi板的制造方法

Country Status (1)

Country Link
CN (1) CN105744766A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106852031A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种三层hdi板与铝基板的混压板及其制作方法
CN106973509A (zh) * 2017-04-27 2017-07-21 柏承科技(昆山)股份有限公司 Pcb胶片填胶增层方法
CN108200721A (zh) * 2017-12-28 2018-06-22 四川深北电路科技有限公司 一种印制电路板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968600B2 (ja) * 1997-03-18 2007-08-29 日立化成工業株式会社 多層プリント配線板の製造方法
CN103384453A (zh) * 2013-07-11 2013-11-06 电子科技大学 一种印制电路内层可靠孔和线的加工方法
CN103533766A (zh) * 2013-10-22 2014-01-22 东莞生益电子有限公司 电路板的制作方法以及该方法制得的电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968600B2 (ja) * 1997-03-18 2007-08-29 日立化成工業株式会社 多層プリント配線板の製造方法
CN103384453A (zh) * 2013-07-11 2013-11-06 电子科技大学 一种印制电路内层可靠孔和线的加工方法
CN103533766A (zh) * 2013-10-22 2014-01-22 东莞生益电子有限公司 电路板的制作方法以及该方法制得的电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106852031A (zh) * 2017-03-22 2017-06-13 深圳市景旺电子股份有限公司 一种三层hdi板与铝基板的混压板及其制作方法
CN106973509A (zh) * 2017-04-27 2017-07-21 柏承科技(昆山)股份有限公司 Pcb胶片填胶增层方法
CN108200721A (zh) * 2017-12-28 2018-06-22 四川深北电路科技有限公司 一种印制电路板的制作方法

Similar Documents

Publication Publication Date Title
KR100761706B1 (ko) 인쇄회로기판 제조방법
CN100593963C (zh) 内埋式线路结构及其工艺
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
US7705247B2 (en) Built-up printed circuit board with stack type via-holes
WO2017107535A1 (zh) 刚挠结合板及其制备方法
CN105188269A (zh) 超厚铜电路板及其制作方法
CN101720167A (zh) 内层芯板树脂塞孔的线路板制作方法
CN105744766A (zh) Hdi板的制造方法
CN100534271C (zh) 用于印刷电路板的导孔的制作方法
CN101203088A (zh) 具有选择性表面粗糙度的电路板及制备方法
CN103917046A (zh) 包含盲孔的线路板及其制作方法
CN104540320B (zh) 一种pcb中树脂塞孔的制作方法
CN104684260A (zh) 一种改善不对称压合结构线路板翘曲的方法
CN104883820A (zh) 一种翘曲的结构不对称背板的外层线路制作方法
CN102291942A (zh) 一种带孔导通的铝基电路板的制作方法
CN104183567B (zh) 薄型封装基板及其制作工艺
CN106793515B (zh) 一种印刷电路板的埋孔层压加工方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
CN111836484A (zh) 一种pcb板背靠背设计的加工方法
CN104703399A (zh) 电路板及其制作方法
CN103118507A (zh) 多层印制电路板的制作方法
CN102523694A (zh) 一种台阶电路板图形转移过程中避免漏基材的方法
CN203884072U (zh) 防静电线路板
CN114980498B (zh) 一种高密度互连印制板及其加工方法
CN104582323B (zh) 高密度互连电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706

RJ01 Rejection of invention patent application after publication