CN105742491A - 一种平面非易失性阻变存储器及其制备方法 - Google Patents
一种平面非易失性阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN105742491A CN105742491A CN201610202876.3A CN201610202876A CN105742491A CN 105742491 A CN105742491 A CN 105742491A CN 201610202876 A CN201610202876 A CN 201610202876A CN 105742491 A CN105742491 A CN 105742491A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance
- thickness
- sidewall structure
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000008859 change Effects 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 34
- 230000015654 memory Effects 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910003070 TaOx Inorganic materials 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 6
- 208000000044 Amnesia Diseases 0.000 claims description 5
- 208000026139 Memory disease Diseases 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 230000006984 memory degeneration Effects 0.000 claims description 5
- 208000023060 memory loss Diseases 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- -1 HfOx Inorganic materials 0.000 claims description 3
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 5
- 238000011160 research Methods 0.000 abstract description 3
- 238000005260 corrosion Methods 0.000 abstract description 2
- 230000007797 corrosion Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 92
- 238000005516 engineering process Methods 0.000 description 8
- 229920000052 poly(p-xylylene) Polymers 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000005352 borofloat Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种平面非易失性阻变存储器及其制备方法。本发明的阻变存储器在衬底的水平方向上形成电极?阻变层?电极的平面结构；采用侧墙结构制备阻变层，通过适当的设计可以在一定程度上控制侧墙的厚度和宽度；利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层，也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性，即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件，并且本发明中所采用的工艺完全兼容CMOS的工艺制程，扩大了其应用的范围；纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义，对于业界阻变存储器的制备工艺也着重要作用。
Description
技术领域
本发明涉及CMOS混合集成电路技术，具体涉及一种平面非易失性阻变存储器及其制备方法。
背景技术
近年来，随着集成电路的进一步发展，对非易失性存储器的尺寸缩小、功耗降低及高集成度等的要求不断提高，占当前市场主要份额的闪存(flash)由于在尺寸缩小和功耗等方面的限制，已经不能完全满足非易失性存储器发展的要求。
新兴阻变存储器在半导体集成电路领域得到了广泛的关注，阻变存储器在高集成度、低功耗和读写速度等方面的优势使之成为了新一代存储器中的有力竞争者。阻变存储器依靠在不同外加电压激励下实现高阻态(“0”状态)和低阻态(“1”状态)之间可逆的状态转换，在撤除电压激励后可以保持高阻态和低阻态，从而实现数据的非易失性存储。阻变存储器的结构又分为垂直结构和平面结构，垂直结构可以轻易实现很薄的阻变层，而平面结构由于工艺的限制，使得在电极之间形成很薄的阻变层存在较大困难，同时小尺寸平面器件在研究阻变存储器的机理方面有着巨大的优势，因此，如何制作平面的小尺寸阻变存储器是一个急需解决的问题。
发明内容
为了克服以上现有技术中存在的问题，本发明提出了一种基于采用传统CMOS工艺实现的小尺寸平面非失忆性阻变存储器及其制备方法，通过再设计和再优化传统的工艺流程，从而可以在不使用昂贵的先进光刻工艺条件下，采用普通光刻技术实现减小平面结构阻变存储器两个电极之间的间隙，以达到等效阻变层变薄的目的，可以大幅降低平面阻变存储器的阻变层的厚度，实现小尺寸平面非失忆性阻变存储器的制备。
本发明的一个目的在于提出一种平面非易失性阻变存储器。
本发明的平面非易失性阻变存储器包括：衬底、阻变层侧墙结构和两个电极；其中，相互对应的两个电极分布在衬底上，两个电极之间由阻变材料形成的阻变层侧墙结构分隔，在水平方向上形成电极-阻变层-电极的平面结构；阻变层侧墙结构的厚度与电极的厚度一致；阻变层侧墙结构的宽度即是两个电极之间的间隙水平距离。
衬底采用硅衬底、柔性有机材料衬底或者玻璃衬底；如Pyrex 7740或Borofloat 33等。
阻变层侧墙结构采用绝缘体材料，或者采用半导体材料，从而电极-阻变层-电极的平面结构为金属-绝缘体-金属的电容结构，或者为金属-半导体-金属的电容结构。
电极由金属材料通过半导体工艺实现；电极采用多种金属材料，如Pt、Al、Au、W、Cu、TaN、Ir和TiN等；电极的厚度在50nm～200nm之间。
阻变层侧墙结构为阻变存储器的功能层，采用具有优良阻变特性的过渡金属氧化物，如TaOx、HfOx、SiOx或者SrTiO3等，或采用有机材料，如派瑞林(parylene)等；两个电极之间的水平间距，即阻变层侧墙结构的宽度在2nm～500nm之间。阻变层侧墙结构的厚度与电极的厚度一致，在5nm～200nm之间。
本发明采用侧墙工艺，阻变层侧墙结构将电极分开，形成电极-阻变层-电极的平面结构，工作时，将阻变存储器的一个电极接地，则可以通过改变另一个电极上施加的电压控制阻变存储器的阻值，使其发生高阻和低阻之间的转换，即存储器“0”和“1”两个状态之间的转换。
本发明的另一个目的在于提供一种平面非易失性阻变存储器的制备方法。
本发明的平面非易失性阻变存储器的制备方法，包括以下步骤：
1)在衬底上采用半导体CMOS工艺生长一层牺牲层；
2)利用光刻在牺牲层上定义出图形，并在牺牲层上刻蚀形成牺牲层图形；
3)利用半导体CMOS工艺在牺牲层上淀积一层阻变材料层；
4)采用电感耦合等离子体ICP或者反应离子刻蚀RIE干法刻蚀方法进行全局刻蚀，刻蚀厚度为阻变材料层的厚度，从而在牺牲层图形的两侧形成阻变层侧墙结构；
5)腐蚀掉牺牲层图形，留下阻变层侧墙结构；
6)利用光刻定义出电极的图形，淀积金属；
7)采用化学机械抛光CMP，除去阻变层侧墙结构上的金属，并且使阻变层侧墙结构的厚度与金属的厚度一致，在阻变层侧墙结构的两侧分别形成电极，两个电极之间由阻变层侧墙结构分隔，在水平方向上形成电极-阻变层-电极的平面结构，即形成纳米尺度的平面非失忆性阻变存储器。
其中，在步骤1)中，根据所要生长的材料，选择CMOS工艺生长牺牲层，采用溅射或化学气相沉积法CVD。
在步骤2)中，牺牲层的厚度为50nm～1000nm；通过平衡优化牺牲层和阻变材料层的厚度，控制阻变层侧墙结构的水平宽度，从而形成制备出宽度在2nm～500nm之间不等的平面非 失忆性阻变存储器。
在步骤3)中，根据所要生长的材料，选择CMOS工艺生长阻变材料层，采用溅射、CVD或原子层沉积法ALD，厚度在5nm～200nm之间。阻变材料层采用具有优良阻变特性的过渡金属氧化物，如TaOx、HfOx、SiOx、或者SrTiO3等，或采用有机材料，如派瑞林(parylene)等。
在步骤4)中，阻变层侧墙结构的宽度在2nm～500nm之间，阻变层侧墙结构的厚度与牺牲层的厚度以及淀积的阻变材料层的厚度有关，平衡优化牺牲层和阻变材料层的厚度，使得阻变层侧墙结构的厚度在5nm～200nm之间。
在步骤6)中，淀积金属的厚度在50nm～200nm之间。
采用多晶硅和氮化硅制备牺牲层，在CMOS工艺中是制作MOS器件的栅和侧墙结构工艺中常用的材料，形成了成熟的MOS器件侧墙制备工艺和材料。侧墙制备本身是由于干法刻蚀的各项异性所产生的结构，因此通过适当的设计可以在一定程度上控制侧墙的厚度和宽度。利用侧墙加上选择性腐蚀工艺可以实现小尺寸纳米级水平“宽度”的阻变层，也就是制作平面阻变存储器所需的两个电极之间的间隙。采用这种方法巧妙的避开了工艺和设备带来的局限性，即使不采用现有最先进的工艺也可实现小尺寸纳米级的器件。并且本发明中所采用的工艺完全兼容CMOS的工艺制程，扩大了其应用的范围。
本发明的优点：
本发明采用创新的工艺设计和流程，使得在普通传统CMOS工艺线上制作纳米小尺寸平面阻变存储器件和阵列成为可能。创新的版图设计和工艺流程设计丰富了阻变存储器的制作工艺，尤其是在小尺寸纳米尺度的平面阻变存储器领域；对现有成熟工艺的在优化和再设计实现了在不利用昂贵的电子束光刻的条件下制备小尺寸纳米平面阻变存储器，降低了小尺寸平面阻变存储器的制备难度和对光刻设备的苛刻要求；小尺寸纳米平面阻变存储器对于一些特殊的应用，如光波导、透明存储器等有着巨大的应用；此外，小尺寸纳米平面阻变存储器件有助于研究阻变存储器的阻变机理，有利于导电细丝通道和阻变薄膜与电极界面的表征，有助于改善现有阻变存储器的可靠性，如一致性、耐久性等。因此小尺寸纳米平面阻变存储器的制备不仅对于阻变存储器的研究有着重要意义，对于业界阻变存储器的制备工艺也着重要作用。
附图说明
图1为本发明的平面非易失性阻变存储器的结构示意图；
图2～8为本发明的平面非易失性阻变存储器的制备方法的流程图；
图9为本发明的平面非易失性阻变存储器的阻变过程的电流-电压特性曲线图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本发明的平面非易失性阻变存储器包括：衬底1、阻变层侧墙结构2和两个电极3；其中，两个电极3对应地分布在衬底1上，两个电极之间由阻变层侧墙结构2分隔，在水平方向上形成电极-阻变层-电极的平面结构；阻变层侧墙结构的厚度与电极的厚度一致；阻变层侧墙结构的宽度即是两个电极之间的间隙水平距离。
实施例一
在本实施例中，阻变层侧墙(spacer)结构2采用TaOx作为阻变存储器的功能层，牺牲层采用多晶硅。
本实施例的平面非易失性阻变存储器的制备方法，包括以下步骤：
1)根据用途选择所采用的衬底1，例如制备透明的阻变存储器可采用透明玻璃衬底，而制作柔性的存储器可采用柔性有机材料作为衬底；利用低压化学汽相淀积法LPCVD在衬底1上淀积50nm～1000nm厚的多晶硅薄膜作为牺牲层。
2)利用光刻在牺牲层上定义出图形，并在牺牲层上刻蚀形成牺牲层图形03，如图2所示。
3)在牺牲层上淀积一层阻变材料层：
3.1)采用PVD反应溅射方法制备一层阻变薄膜材料：
具体材料可以是TaOx，HfOx，Al2O3，SiOx，TiOx等，厚度为20nm～50nm；
3.2)采用ALD方式淀积更薄的阻变薄膜材料：具体材料可以是TaOx，HfOx，Al2O3等，厚度为10nm～15nm，形成一层阻变材料层04，如图3所示.
4)采用全局干法刻蚀的方法刻蚀阻变材料层，如图4所示，刻蚀厚度为所淀积的阻变材料层的厚度，由于干法刻蚀的各项异性，会在牺牲层图形的两侧形成阻变层侧墙结构，如图5所示。
5)腐蚀掉多晶硅，留下阻变层侧墙结构2，如图6所示。
6)利用光刻定义出电极的图形，PVD或蒸发淀积金属05，阻变层侧墙结构的设置已考 虑电极的图形，如图7所示。
7)采用化学机械抛光CMP，截止层为阻变层侧墙结构的上表面，使阻变层侧墙结构上的金属断开形成分立的两个电极3，最终形成纳米尺度平面RRAM结构，阻变材料层的水平“宽度”大小可以根据不同的牺牲层的厚度(刻蚀时深宽比)进行控制，形成2nm～500nm不等的平面RRAM，如图8所示。
然后通过上述制备方法得到的结构进行分割，形成具有两个电极和一个阻变层侧墙结构的平面非易失性阻变存储器。
实施例2
本实施例中，阻变层侧墙结构2采用有机材料parylene，牺牲层的材料采用Si3N4，制备小尺度纳米平面阻变储器。
1)利用等离子加强化学汽相淀积法PECVD在透明玻璃衬底上淀积50nm～1000nm厚的Si3N4薄膜，形成一层牺牲层。
2)利用光刻定义出牺牲层图形，并采用干法刻蚀的方法形成牺牲层图形03，如图2所示。
3)在上面的基础上，采用Polymer CVD生长第一层聚对二甲苯C型(Parylene-C)层；淀积采用聚对二甲苯Polymer CVD设备，工艺选用设备的标准参数，厚度为20nm，淀积速度在1nm/min～10nm/min之间，形成一层阻变材料层04，如图3所示。
4)采用ICP或者RIE干法刻蚀方法进行全局刻蚀，如图4所示，刻蚀厚度为阻变材料层的厚度，即所淀积聚对二甲苯C型(Parylene-C)的厚度，在牺牲层图形的两侧形成阻变层侧墙结构，如图5所示。
5)腐蚀掉多晶硅，留下阻变层侧墙结构，如图6所示；
6)利用光刻定义出电极的图形，PVD淀积金属05，阻变层侧墙结构的设置已考虑电极的图形，如图7所示。
7)采用化学机械抛光CMP，截止层为阻变层侧墙结构的上表面，使阻变层侧墙结构上的金属断开形成分立的电极3，最终形成纳米尺度平面RRAM结构，如图8所示。
对于采用上述方法制备的阻变存储器，采用传统的DC Sweep方式得到的其阻变过程的电流-电压(I-V)特性如图9所示：a－器件在正向电场的激励下由高阻态向低阻态的跃变过程；b－低阻态保持过程；c－器件在负向电场的激励下由低阻态向高阻态的跃变过程；d－高阻态保持过程。
工作时，器件的左电极接地，则右电极的电压可以控制存储器的阻值，使其发生高阻和低阻之间的转换，即存储器“0”和“1”两个状态之间的转换，证明可以在电极结中间的阻变层侧墙结构的表面实现阻变效应。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种平面非易失性阻变存储器，其特征在于，所述阻变存储器包括：衬底、阻变层侧墙结构和两个电极；其中，相互对应的两个电极分布在衬底上，所述两个电极之间由阻变材料形成的阻变层侧墙结构分隔，在水平方向上形成电极-阻变层-电极的平面结构；所述阻变层侧墙结构的厚度与电极的厚度一致；所述阻变层侧墙结构的宽度即是两个电极之间的间隙水平距离。
2.如权利要求1所述的阻变存储器，其特征在于，所述电极采用Pt、Al、Au、W、Cu、TaN、Ir和TiN中的一种；厚度在50nm～200nm之间。
3.如权利要求1所述的阻变存储器，其特征在于，所述阻变层侧墙结构采用具有阻变特性的过渡金属氧化物，或采用有机材料。
4.如权利要求1所述的阻变存储器，其特征在于，所述阻变层侧墙结构的材料采用TaOx、HfOx、SiOx和SrTiO3中的一种。
5.如权利要求1所述的阻变存储器，其特征在于，所述阻变层侧墙结构的宽度在2nm～500nm之间；阻变层侧墙结构的厚度与电极的厚度一致，在5nm～200nm之间。
6.一种平面非易失性阻变存储器的制备方法，其特征在于，所述制备方法包括以下步骤：
1)在衬底上采用半导体CMOS工艺生长一层牺牲层；
2)利用光刻在牺牲层上定义出图形，并在牺牲层上刻蚀形成牺牲层图形；
3)利用半导体CMOS工艺在牺牲层上淀积一层阻变材料层；
4)采用电感耦合等离子体ICP或者反应离子刻蚀RIE干法刻蚀方法进行全局刻蚀，刻蚀厚度为阻变材料层的厚度，从而在牺牲层图形的两侧形成阻变层侧墙结构；
5)腐蚀掉牺牲层图形，留下阻变层侧墙结构；
6)利用光刻定义出电极的图形，淀积金属；
7)采用化学机械抛光CMP，除去阻变层侧墙结构上的金属，并且使阻变层侧墙结构的厚度与金属的厚度一致，在阻变层侧墙结构的两侧分别形成电极，两个电极之间由阻变层侧墙结构分隔，在水平方向上形成电极-阻变层-电极的平面结构，即形成纳米尺度的平面非失忆性阻变存储器。
7.如权利要求6所述的制备方法，其特征在于，在步骤2)中，牺牲层的厚度为50nm～1000nm，通过平衡优化牺牲层和阻变材料层的厚度，控制阻变层侧墙结构的水平宽度。
8.如权利要求6所述的制备方法，其特征在于，在步骤3)中，生长阻变材料层采用溅射、化学气相沉积法CVD或原子层沉积法ALD，阻变材料层的厚度在5nm～200nm之间。
9.如权利要求6所述的制备方法，其特征在于，在步骤4)中，阻变层侧墙结构的宽度在2nm～500nm之间；阻变层侧墙结构的厚度与牺牲层的厚度以及淀积的阻变材料层的厚度有关，平衡优化牺牲层和阻变材料层的厚度，使得阻变层侧墙结构的厚度在5nm～200nm之间。
10.如权利要求6所述的制备方法，其特征在于，在步骤6)中，淀积金属的厚度在50nm～200nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610202876.3A CN105742491B (zh) | 2016-04-01 | 2016-04-01 | 一种平面非易失性阻变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610202876.3A CN105742491B (zh) | 2016-04-01 | 2016-04-01 | 一种平面非易失性阻变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105742491A true CN105742491A (zh) | 2016-07-06 |
| CN105742491B CN105742491B (zh) | 2018-06-12 |
Family
ID=56253539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610202876.3A Active CN105742491B (zh) | 2016-04-01 | 2016-04-01 | 一种平面非易失性阻变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105742491B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988200A (zh) * | 2005-12-20 | 2007-06-27 | 财团法人工业技术研究院 | 间隙壁电极侧接式相变化存储器及其制造方法 |
| US20090250691A1 (en) * | 2008-04-03 | 2009-10-08 | Industrial Technology Research Institute | Phase change memory element and method for forming the same |
| US20120268980A1 (en) * | 2010-04-23 | 2012-10-25 | Nobuyoshi Awaya | Nonvolatile variable resistive element and nonvolatile semiconductor memory device |
| CN102934229A (zh) * | 2010-05-25 | 2013-02-13 | 美光科技公司 | 电阻可变存储器单元结构及方法 |
| CN103066207A (zh) * | 2012-12-26 | 2013-04-24 | 北京大学 | 阻变存储器及其制备方法 |
-
2016
- 2016-04-01 CN CN201610202876.3A patent/CN105742491B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988200A (zh) * | 2005-12-20 | 2007-06-27 | 财团法人工业技术研究院 | 间隙壁电极侧接式相变化存储器及其制造方法 |
| US20090250691A1 (en) * | 2008-04-03 | 2009-10-08 | Industrial Technology Research Institute | Phase change memory element and method for forming the same |
| US20120268980A1 (en) * | 2010-04-23 | 2012-10-25 | Nobuyoshi Awaya | Nonvolatile variable resistive element and nonvolatile semiconductor memory device |
| CN102934229A (zh) * | 2010-05-25 | 2013-02-13 | 美光科技公司 | 电阻可变存储器单元结构及方法 |
| CN103066207A (zh) * | 2012-12-26 | 2013-04-24 | 北京大学 | 阻变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105742491B (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745761B1 (ko) | 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법 | |
| JP5863302B2 (ja) | 二端子抵抗性スイッチングデバイス構造及びその製造方法 | |
| US8648327B2 (en) | Stackable non-volatile resistive switching memory devices | |
| CN105826468B (zh) | 一种自选通阻变存储器件及其制备方法 | |
| CN106252505A (zh) | Rram器件和方法 | |
| CN102714142B (zh) | 采用用于四倍半节距凸起图案化的两次侧壁图案化形成存储器线和结构的设备和方法 | |
| CN100563041C (zh) | 一种电阻存储器的器件单元结构及制作方法 | |
| US9997703B2 (en) | Resistive memory device having field enhanced features | |
| CN105118917B (zh) | 相变化存储器单元的形成方法 | |
| WO2012034394A1 (zh) | 一种三维结构非易失存储器阵列及其制备方法 | |
| WO2012126186A1 (zh) | 一种阻变存储器及其制备方法 | |
| CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
| CN103117359A (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
| CN102683584A (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
| CN101567420B (zh) | 相变存储器加热电极的制备方法 | |
| US10720578B2 (en) | Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes | |
| CN114566197A (zh) | 混合存储器器件及其形成方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| US9029827B2 (en) | Planar resistive memory integration | |
| CN102969328B (zh) | 阻变存储器交叉阵列结构及其制备方法 | |
| CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
| CN105742491A (zh) | 一种平面非易失性阻变存储器及其制备方法 | |
| CN102593356B (zh) | 与光刻分辨率无关的水平相变存储器的制备方法 | |
| CN102487123A (zh) | 一种纳米尺度非挥发性阻变存储器单元及其制备方法 | |
| CN104733608B (zh) | 电阻式存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |