CN105723700A - 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法 - Google Patents

具有恒定电压偏置的光电二极管的像素电路和相关的成像方法 Download PDF

Info

Publication number
CN105723700A
CN105723700A CN201480057553.9A CN201480057553A CN105723700A CN 105723700 A CN105723700 A CN 105723700A CN 201480057553 A CN201480057553 A CN 201480057553A CN 105723700 A CN105723700 A CN 105723700A
Authority
CN
China
Prior art keywords
voltage
charge
photodiode
image element
element circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480057553.9A
Other languages
English (en)
Other versions
CN105723700B (zh
Inventor
A·甘谷利
P·鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varex Imaging Corp
Original Assignee
Varian Medical Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Medical Systems Inc filed Critical Varian Medical Systems Inc
Publication of CN105723700A publication Critical patent/CN105723700A/zh
Application granted granted Critical
Publication of CN105723700B publication Critical patent/CN105723700B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Abstract

一种成像系统，包括多个像素电路，每个像素电路具有光电二极管、偏置电路和电荷-电压转换器。光电二极管被配置成响应于光或辐射来生成电荷。偏置电路被配置成提供光电二极管两端的恒定偏置电压，以便排出由光电二极管生成的电荷。电荷-电压转换器被配置成累积由偏置电路排出的电荷并且将所累积的电荷转换成对应的输出电压。

Description

具有恒定电压偏置的光电二极管的像素电路和相关的成像方法
相关申请的交叉引用
本申请要求于2013年9月11日提交的美国临时申请号61/876,226(代理人案号124-0015-US-PRO)的权益，其通过引用并入本文。
背景技术
除非在本文中另外指出，否则不应该认为在本部分中所描述的途径是本申请的权利要求的现有技术，并且不因为其包括在该部分中而认为是现有技术。
常规成像器使用是将入射光转换成电流或电压的光敏电子元件的光电二极管。来自这样的光电二极管元件或像素的矩阵的信号产生图像。光电二极管通常以“电荷耗尽”模式操作。在这种模式下，在曝光或图像采集之前，与每个像素电路中的光电二极管相关联的电容器被预先充电到1V-6V反向偏置(或电压)。比如，阴极处于比阳极更高的电压电平(阴极和阳极是光电二极管中的两个带有相反电荷的电极)。非常低的漏电流流动可能在这些两个终端之间。漏电流是电荷在设备的“断开”状态下的流动，并且是不期望的效果。在电荷耗尽模式下，由图像信息生成的光电流会被动地耗尽或移除存储在反向偏置中的电荷，以使光电二极管两端的电压在其吸收由输入图像投影的光时逐渐下降。
在一些现有技术的无源像素电路中，读出动作可以将光电二极管反向偏置恢复至曝光前的水平，并且测量恢复该偏置所需的电荷的数量。在一些现有技术的有源像素电路中，在曝光结束时测量留在光电二极管上的电压。然后，光电二极管反向偏置由单独的重置动作恢复。
上文所提及的现有技术的途径至少具有下列限制：(1)光电二极管漏电流还可能耗尽所存储的反向偏置，从而引入被称为散粒噪声的噪声类型和动态范围限制；(2)光电二极管响应度可能随其偏置电压而改变，其可能随信号积分增加而被耗尽，从而引入不期望的非线性度；(3)在许多有源像素设计中，所累积的信号电荷由是电压的函数的光电二极管电容两端的电压表示，从而引入不期望的非线性度；和(4)光电二极管电容的偏置恢复动作可以引入kTC噪声(还称为重置噪声)。
附图说明
图1是成像系统中的一个示例像素电路的示意图；
图2是成像系统中的另一示例像素电路的示意图；
图3是成像系统中的另一示例像素电路的示意图；
图4是成像系统中的又一示例像素电路的示意图；
图5是用图1中所图示的像素电路实现的成像系统的示意图；和
图6是图示了图5的成像系统的操作的时序图，所有操作按照本公开的至少一些实施例进行布置。
具体实施方式
在以下的具体实施方式中，参照形成其一部分的附图。在附图中，类似的符号通常标识类似的部件，除非上下文另外指示。在具体实施方式、附图和权利要求书中所描述的说明性实施例并不意味着是限制性的。可以利用其它实施例，并且可以在不脱离这里所提出的主题的精神或范围的情况下做出其它改变。应当容易理解，如本文中通常所描述的并且在附图中所图示的，本公开的方面可以以广泛多种不同的构造进行布置、取代、组合并且设计，所有这些都在本文中进行明确设想。
贯穿本描述，应当注意光电二极管两端的偏置电压(即，在光电二极管阴极和阳极端子两端预先设定或维持的电位差)和在像素电路中操作的偏置电流之间的区别。偏置电压被施加到光电二极管，以使它们能够通过电荷耗尽来积分光学信号。偏置电流被施加在像素电路的有源单元中，以确保像素电路的最佳的、线性的和低噪声操作。
图1、图2、图3和图4分别是根据本公开的至少一些实施例的成像系统中的像素电路101，102，103和104的示意图。每个像素电路101，102，103和104包括光电二极管PD、偏置电路10、电荷-电压转换器C1、以及开关SW1和SW2。像素电路101，102，103和104可以被配置成基于将在随后的段落中详细地进行解释的控制信号RESET，BIAS和SELECT来操作。VCC和VSS表示供应到偏置电路10以确保适当的操作的偏置电压。
像素电路101，102，103和104的操作可以包括至少三个阶段：图像采集周期、读出周期、和重置周期。偏置电路10被配置成在整个操作期间提供光电二极管PD两端的恒定偏置电压，以使像素电路101，102，103和104可以以“电荷生成”模式操作。在图像采集周期期间，光电二极管PD可以被配置成响应于输入光或辐射来生成电荷。在“电荷生成”模式下，响应于光或辐射由光电二极管PD所生成的电荷由偏置电压电路10排出(drain)并且在电荷-电压转换器C1中进行累积。如先前所陈述的，现有技术的像素电路被配置成以其中光电二极管响应度可以随偏置电压而改变的“电荷耗尽”模式来操作，从而引入不期望的非线性度。在本公开中，由于光电二极管PD两端的偏置电压不被允许通过输入光或辐射进行调制，所以光电二极管响应度不是已经所捕获的信号的数量的函数，并且因此可以维持信号响应的线性度。
在图1，图2，图3和图4中所图示的实施例中，电荷-电压转换器C1可以是但不限于线性平行板电容器或具有类似功能的另一类型的设备。在图像采集周期期间，电荷-电压转换器C1可以被配置成在第一端接收从光电二极管PD排出的电荷、累积所接收的电荷、并且在第二端将所累积的电荷转换成输出电压Vo。在读出周期期间，输出电压Vo可以经由开关SW1被传送给成像系统中的对应的数据线用于获取对应的视频信号，其将在随后的段落中详细地进行说明。在重置周期期间，电荷-电压转换器C1可以使用开关SW2进行重置用于清除所累积的电荷，从而准备用于随后的图像获取周期。
如先前所陈述的，在现有技术的有源像素电路由于光或辐射而生成的电荷被累积在光电二极管电容中，其是变化的偏置电压的函数，从而引入不期望的非线性度。在本公开中，由于光或辐射而生成的电荷被积累在电荷-电压转换器C1而非在光电二极管电容中累积。由于电荷-电压转换器C1(输入电荷与输出电压的比例)的增益是与任何输入光或辐射无关的恒定值，输入光或辐射的线性表示可以通过在电荷-电压转换器C1的第二端直接读出输出电压Vo来提供。
应当注意，当以“电荷生成”模式操作时，不需以切换方式对光电二极管PD执行偏置恢复动作。因此，如同常规像素电路的缺点一样，根据本公开的至少一些实施例的像素电路101，102，103和104不生成太多的kTC噪声。
在如图1和图3所图示的实施例中，像素电路101或103的偏置电路10包括运算放大器20和电压源40。电压源40被耦合在运算放大器20的非反相端和光电二极管PD的阳极之间。电荷-电压转换器C1被耦合在运算放大器20的反相端和输出端之间。在光电二极管PD两端所提供的恒定的偏置电压由电压源40确定。运算放大器20可以在其反相输入将虚拟接地节点呈现给光电二极管PD，从而将该虚拟接地节点保持在与非反相输入相同的电压。所有的光生电荷被拉过到电荷-电压转换器C1，其中，它可能产生与光电二极管PD从输入光信号生成的电荷的所积分的数量成线性比例的输出电压Vo。然而，如同常规像素电路的非线性度的原因一样，这些光感应电荷不改变光电二极管PD两端的电压。
在图2和图4中所图示的实施例中，像素电路102或104的偏置电路10包括电流整流电路30和电压源40。电流整流电路30包括晶体管Q1，Q2，Q3，Q4和Q5，其可以是金属-氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)或者具有类似功能的其它设备。光电二极管PD的阴极被耦合到电流整流电路30的第一端。电压源40被耦合在电流整流电路30的第二端和光电二极管PD的阳极之间。电荷-电压转换器C1被耦合在电流整流电路30的第三端和光电二极管PD的阳极之间。在光电二极管PD两端所提供的恒定偏置电压由电压源40确定。应当注意，像素电路102和104中的电流整流电路30可以比运算放大器生成更少的电子噪声。
如先前所陈述的，漏电流限制了因为常规像素电路可以耗尽存储在光电二极管上的初始偏置电荷，所以它以图像积分模式保持的时间长度。漏电流还产生限制了常规像素电路的低信号检测能力的散粒噪声。根据本公开的一些实施例，偏置电路10中的电压源40被配置成提供偏置电压0V，以使不能在光电二极管PD中生成漏电流。因此，除了提供更好的线性度之外，具有零偏置的光电二极管的像素电路101，102，103和104可以具有长的操作时间和低的散粒噪声。
在图1，图2，图3和图4所图示的示例实施例中，偏置电路10被配置成在图像采集周期期间以第一模式操作并且在读出周期期间和重置周期期间以第二模式操作。偏置电路10可以基于偏置信号BIAS在第一模式和第二模式之间切换。在第一模式中，偏置电路10的内部偏置电流被调制到足以从光电二极管PD中排出电荷并且维持光电二极管PD两端的恒定偏置电压的最小值。在第二模式中，偏置电路10的内部偏置电流被调制到用于降低噪声并且提供足够的驱动强度以向数据线以良好的完整性发送输出电压Vo的更高的值(高达100倍的其最小值)。因此，可以通过调制偏置电路10的内部偏置电流来减少功耗，特别是当像素电路101，102，103和104在具有高像素计数的有源/无源单片成像系统中实现。
在如图3和图4所图示的示例实施例中，每个像素电路103和104还包括增益切换电路50和电荷-电压转换器C2。增益切换电路50包括电压比较器52和选择电路，该选择电路具有锁存器54和开关SW3和SW4。电压比较器52被配置成根据输出电压Vo和阈值电压Vth之间的差来生成选择信号Vs。锁存器54被配置成生成与选择信号Vs的逻辑电平相关联的锁存信号Va。增益比电荷-电压转换器C1的增益更高的电荷-电压转换器C2基于锁存信号Va经由开关SW3与电荷-电压转换器C1平行地耦合。电荷-电压转换器C2可以是但不限于线性平行板电容器或具有类似功能的另一类型的设备。
如果使像素电路103或104的总电荷-电压转换比例尽可能小以实现最佳的信噪比，则可能降低可以被处理的信号电荷的数量。根据本公开的至少一些实施例，电荷-电压转换器C1的增益可能被选择为尽可能小以提供尽可能高的转换效率，而电荷-电压转换器C2的增益可以被选择为显著比电荷-电压转换器C1的增益大(通常，4或16倍更大)来处理更大数量的信号电荷。在每一帧开始时，选择电路中的开关SW3被断开(开路)，并且像素电路103或104的总电荷-电压转换比例因此单独由电荷-电压转换器C1的增益确定。在这样的情形下，像素电路103或104可以提高电荷-电压转换效率和信噪比。
如先前所陈述的，由电荷-电压转换器C1提供的输出电压Vo与由光电二极管PD生成的并且从光电二极管PD排出的电荷成比例，并且由电压比较器52提供的选择信号Vs与输出电压Vo和阈值电压Vth之间的差成比例。如果光电二极管PD被暴露于光或辐射水平，则在电荷-电压转换器C1中累积的电荷可以产生不超过阈值电压Vth的输出电压Vo。在这一刻，由电压比较器52生成的选择信号Vs处于低逻辑电平，并且由选择电路中的锁存器54所生成的对应的锁存信号Va保持开关SW3处于“断开”状态。因此，像素电路103或104的总电荷-电压转换比例仍然单独由电荷-电压转换器C1的增益确定，从而提高了电荷-电压转换效率和信噪比。
如果光电二极管PD被暴露于高水平的光或辐射，则在电荷-电压转换器C1中累积的电荷可以足够大，以使输出电压Vo迅速增加直至超过阈值电压Vth为止。在该条件下，由电压比较器52生成的选择信号Vs处于高逻辑电平，并且由选择电路中的锁存器54所生成的对应的锁存信号Va接通(短路)开关SW3，从而允许电荷-电压转换器C2与电荷-电压转换器C1平行地耦合。因此，像素电路103或104的总电荷-电压转换比例现在可以由电荷-电压转换器C1的增益和电荷-电压转换器C2的增益两者确定，从而允许像素电路103或104积分更大数量的信号电荷。
这样，图像中的暗区域(低水平的光或辐射)可以用高增益和低附加噪声捕获，而明亮区域(高水平的光或辐射)用高信号容量捕获。以低增益捕获的像素数据可以由锁存输出标记为增益比特值GB，其与输出电压Vo平行被多路复用出(通过控制开关SW1和SW4)。随后的图像处理计算机(未示出)可以然后数字地将用于该像素的代表数字值乘以用于该像素的所校准的增益比，以恢复用于所有像素的线性信号值，但动态范围可能比现有技术的像素电路中的固定增益设计更大。
图5是根据本公开的至少一些实施例的用图1的像素电路101实现的成像系统500的示意图。成像系统500可以被布置为M×N像素成像器阵列，其中，M和N是正整数。图5描绘了出于说明性目的当M＝N＝3时的实施例。尽管像素电路101用于说明，但是每个像素电路102，103和104还可以以相同的方式在成像系统中实现。
成像系统500还包括行控制电路510和列读取电路520。行控制电路510被配置成生成控制信号用于操作对应的像素电路101，包括偏置信号BIAS1，BIAS2和BIAS3，选择信号SELECT1，SELECT2和SELECT3，以及重置信号RESET1，RESET2和RESET3。偏置信号BIAS1，BIAS2和BIAS3用于分别调制像素电路101的第一，第二和第三行中运算放大器20的偏置电流。选择信号SELECT1，SELECT2和SELECT3用于分别接通像素电路101的第一，第二和第三行中的开关SW1，以使对应的行的输出信号Vo可以被传送到列读出电路520。重置信号RESET1，RESET2和RESET3用来分别接通像素电路101的第一，第二和第三行中的开关SW2，以便清除累积在对应行的电荷-电压转换器C1中的电荷用于下一图像获取。
列读出电路520包括第一视频处理电路、第二视频处理电路、多个信号数据线DLA1，DLA2和DLA3、以及多个重置数据线DLB1，DLB2和DLB3。第一视频处理电路包括视频处理单元A1，A2和A3，每个被配置成处理经由对应的信号数据线从对应列的像素电路101接收的输出电压Vo。第二视频处理电路包括视频处理单元B1，B2和B3，每个被配置成处理经由对应的重置数据线从对应列的像素电路101接收的输出电压Vo。在成像系统500中，提供了用于对应列的像素电路101的两个视频处理电路和两条数据线。例如，当像素电路101的第一行中的开关SW1由选择信号SELECT1接通时，处理单元A1可以通过经由信号数据线DLA1锁存输出电压Vo来获取信号样本，并且处理单元B1可以通过经由重置数据线DLB1锁存输出电压Vo来获取重置样本。
在一些实施例中，在完成图像积分时，存储在每个像素电路上的信号可以通过矩阵数据线和列读出电路520读出以形成光栅视频信号VIDEO。顺序地，通常在矩阵逐行的基础上，该行的像素内运算放大器20可以基于对应的偏置信号用升高的偏置电流进行操作，并且该行的开关SW1可能由对应的选择信号接通。因此，该行中的运算放大器20的输出端可以通过矩阵数据线被连接至列读出电路520。紧接在从每个数据线捕获信号样本之后，用于该行的重置信号可以被激活以清除所积累的信号电荷并且为下一个图像积分阶段准备像素电路。
图6是图示了根据本公开的至少一些实施例的图5的成像系统500的操作的时序图。当选择信号SELECT1,SELECT2和SELECT3有效(由图6中的高级别表示)时，接通开关SW1，以允许列读出电路520从对应的像素电路中获取信号样本和重置样本。在一些实施例中，在对应的重置信号变为无效之前和之后，用于每行的选择信号可以保持有效足够的时间，以允许视频处理电路A1，A2和A3在重置电荷-电压转换器C1之前从对应的像素电路中获取信号样本，并且以允许视频处理电路B1，B2和B3在重置电荷-电压转换器C1之后从对应的像素电路中获取重置样本。从像素电路获取的重置样本可以表示重置运算放大器20准备下一图像积分阶段的水平。然后该重置样本可以被存储用于从下一图像的信号样本减去，因此进行相关双采样以清除运算放大器20的重置噪声。
在一些实施例中，该相关的双采样过程可以通过设计每列具有两个数据线和两个视频处理电路的成像系统500进行流线化，使得一行的重置样本和下一行的信号样本可以在同一周期期间被读取。例如，当选择信号SELECT1和SELECT2两者都有效时，第一行的重置样本和第二行的信号样本可以在T3和T4期间获取。类似地，当选择信号SELECT1和SELECT2两者都有效时，第二行的重置样本和第三行的信号样本可以在T5-T6期间获取。
在一些实施例中，该相关的双采样过程可以通过设计每列具有两个数据线和两个视频处理电路的成像系统500进行流线化，使得一行的重置样本和下一行的信号样本可以被同时读取。例如，当选择信号SELECT1和SELECT2两者都有效时，第一行的重置样本和第二行的信号样本可以在T3和T4期间同时被获取。类似地，当选择信号SELECT1和SELECT2两者都有效时，第二行的重置样本和第三行的信号样本可以在T5-T6期间同时被获取。
尽管本文已经公开了各种方面和实施例，但是其它方面和实施方案将对于本领域技术人员而言是显而易见的。本文中所公开的各个方面和实施例是出于说明的目的，而非旨在限制，真正的范围和精神由以下权利要求指示。

Claims (14)

1.一种具有像素阵列的成像系统，所述成像系统包括多个像素电路，每个像素电路包括：
光电二极管，被配置成响应于光或辐射来生成电荷；
偏置电路，被配置成提供所述光电二极管两端的恒定偏置电压，以便排出由所述光电二极管生成的电荷；以及
第一电荷-电压转换器，被配置成累积由所述偏置电路排出的所述电荷并且将所累积的电荷转换成对应的输出电压。
2.根据权利要求1所述的成像系统，其中，所述每个像素电路还包括：
增益切换电路，被配置成检测所述输出电压并且提供第二电荷-电压转换器，以响应于超过阈值电压的所述输出电压来累积由所述光电二极管生成的所述电荷。
3.根据权利要求2所述的成像系统，其中，
所述增益切换电路包括：
电压比较器，被配置成根据所述输出电压和所述阈值电压之间的差来生成选择信号；以及
选择电路，被配置成生成与所述选择信号的逻辑电平相关联的锁存信号；以及
所述第二电荷-电压转换器基于所述锁存信号选择性地与所述第一电荷-电压转换器平行地耦合。
4.根据权利要求1所述的成像系统，其中，
所述第一电荷-电压转换器包括：
第一端，其耦合至所述光电二极管的阴极；和
第二端，其用于输出所述输出电压；和
所述偏置电路包括：
运算放大器，其包括：
非反相输入端；
反相输入端，其耦合至所述光电二极管的所述阴极；输出端，其耦合至所述第一电荷-电压转换器的所述第二端；和
电压源，其耦合在所述光电二极管的阳极和所述运算放大器的所述非反相输入端之间以提供所述恒定偏置电压。
5.根据权利要求1所述的成像系统，其中，
所述第一电荷-电压转换器包括：
第一端，其耦合至所述光电二极管的阳极；和
第二端，其用于输出所述输出电压；和
所述偏置电路包括：
第一晶体管，其包括：
第一端，其耦合至所述光电二极管的阴极；
第二端；和
控制端；
第二晶体管，其包括：
第一端；
第二端，其耦合至所述第一晶体管的所述控制端；和
控制端，其耦合至所述第一晶体管的所述控制端；
第三个晶体管，其包括：
第一端；
第二端，其耦合至所述第一晶体管的所述第二端；和
控制端，其耦合至所述第一晶体管的所述第二端；
第四晶体管，其包括：
第一端，其耦合至所述第三晶体管的第一端；
第二端，其耦合至所述第一晶体管的所述控制端；和
控制端，其耦合至所述第一晶体管的所述第二端；
第五晶体管，其包括：
第一端，其耦合至所述第三晶体管的所述第一端；
第二端，其耦合至所述第一电荷-电压转换器的所述第二端；和
控制端，其耦合至所述第一晶体管的所述第二端；和
电压源，其耦合在所述光电二极管的所述阳极和所述第二晶体管的所述第一端之间以提供所述恒定偏置电压。
6.根据权利要求1所述的成像系统，其中，所述每个像素电路还包括：
第一开关，其选择性地将所述第一电荷-电压转换器的所述第二端耦合至数据线；和
第二开关，其重置所述第一电荷-电压转换器。
7.根据权利要求1所述的成像系统，还包括：
第一处理电路，被配置成：
通过在重置第一像素电路中的第一电荷-电压转换器之前，读取由所述多个像素电路之中的所述第一像素电路中的所述第一电荷-电压转换器生成的输出电压来获取第一信号样本；和
通过在重置第二像素电路中的第一电荷-电压转换器之前，读取由所述多个像素电路之中的所述第二像素电路中的所述第一电荷-电压转换器生成的输出电压来获取第二信号样本；和
第二处理电路，被配置成：
通过在重置所述第一像素电路中的所述第一电荷-电压转换器之后，读取由所述第一像素电路中的所述第一电荷-电压转换器生成的所述输出电压来获取第一重置样本；和
通过在重置所述第二像素电路中的所述第一电荷-电压转换器之后，读取由所述第二像素电路中的所述第一电荷-电压转换器生成的所述输出电压来获取第二重置样本，其中
所述第一像素电路被布置在所述像素阵列的第m行和第n列，m和n为正整数；
所述第二像素电路被布置在所述像素阵列的第(m+1)行和所述第n列。
8.根据权利要求7所述的成像系统，其中，所述第一重置样本和所述第二信号样本被同时获取。
9.根据权利要求1所述的成像系统，其中，所述第一电荷-电压转换器是线性板电容器。
10.根据权利要求1所述的成像系统，其中，所述恒定偏置电压为零。
11.一种成像方法，包括：
将在光电二极管两端建立的电压维持在恒定值以在重置周期、图像采集周期、或读出周期期间，响应于光或辐射排出由所述光电二极管生成的电荷；
在第一电荷-电压转换器中累积从所述光电二极管排出的所述电荷并且在所述图像采集周期期间将所述累积的电荷转换成对应的输出电压；
通过在所述图像采集周期之后的所述读出周期期间读取所述输出电压来获取信号样本，其中，所述信号样本电压与在所述图像采集周期期间在所述第一电荷-电压转换器中积累的所述电荷相关联。
12.根据权利要求11所述的成像方法，还包括：
在所述重置周期期间并且在所述图像采集周期之前，重置所述第一电荷-电压转换器；
获取与在所述重置周期期间在所述第一电荷-电压转换器中累积的电荷相关联的重置样本；和
基于所述信号样本电压和所述重置样本电压生成与在所述图像采集周期期间由所述光电二极管生成的所述电荷相关联的视频信号。
13.根据权利要求12所述的成像方法，其中，所述视频信号与通过所述重置样本减去的所述信号样本相关联。
14.根据权利要求11所述的成像方法，还包括：
使用第一偏置电流操作偏置电路以在所述图像获取周期期间将在所述光电二极管两端建立的所述电压维持在所述恒定值；和
使用第二偏置电流操作所述偏置电路以在所述重置周期或所述读出周期期间将在所述光电二极管两端建立的所述电压维持在所述恒定值，其中，所述第一偏置电流小于所述第二偏置电流。
CN201480057553.9A 2013-09-11 2014-09-11 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法 Expired - Fee Related CN105723700B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361876226P 2013-09-11 2013-09-11
US61/876,226 2013-09-11
PCT/US2014/055088 WO2015038709A1 (en) 2013-09-11 2014-09-11 Pixel circuit with constant voltage biased photodiode and related imaging method

Publications (2)

Publication Number Publication Date
CN105723700A true CN105723700A (zh) 2016-06-29
CN105723700B CN105723700B (zh) 2019-08-30

Family

ID=52666248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480057553.9A Expired - Fee Related CN105723700B (zh) 2013-09-11 2014-09-11 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法

Country Status (6)

Country Link
US (2) US9380239B2 (zh)
EP (1) EP3044951A4 (zh)
JP (1) JP6321182B2 (zh)
KR (1) KR101807439B1 (zh)
CN (1) CN105723700B (zh)
WO (1) WO2015038709A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106331539A (zh) * 2015-07-03 2017-01-11 中国电子科技集团公司第四十四研究所 一种新型的图像传感单元电路和具有其的像元
CN110519534A (zh) * 2018-11-08 2019-11-29 神盾股份有限公司 电流驱动的像素电路以及相关的图像传感器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3044951A4 (en) 2013-09-11 2017-09-06 Varex Imaging Corporation Pixel circuit with constant voltage biased photodiode and related imaging method
US20180227518A1 (en) * 2013-09-11 2018-08-09 Varex Imaging Corporation Pixel circuit with constant voltage biased photodiode and related imaging method
US11064142B1 (en) 2013-09-11 2021-07-13 Varex Imaging Corporation Imaging system with a digital conversion circuit for generating a digital correlated signal sample and related imaging method
US9729806B2 (en) * 2015-01-06 2017-08-08 Semiconductor Components Industries, Llc Imaging systems with phase detection pixels
US9762824B2 (en) * 2015-12-30 2017-09-12 Raytheon Company Gain adaptable unit cell
US9947712B2 (en) * 2016-01-27 2018-04-17 Varex Imaging Corporation Matrix type integrated circuit with fault isolation capability
WO2017132633A1 (en) 2016-01-29 2017-08-03 Varex Imaging Corporation Row driver fault isolation circuitry for matrix type integrated circuit
CN107314813B (zh) * 2017-08-14 2018-12-21 京东方科技集团股份有限公司 光强检测单元、光强检测方法和显示装置
US10937835B2 (en) 2018-11-21 2021-03-02 BAE Systems Imaging Solutions Inc. Low-noise integrated post-processed photodiode
KR102200115B1 (ko) 2018-12-06 2021-01-08 (주)포스트미디어 다시점 360도 vr 컨텐츠 제공 시스템
JP6923240B1 (ja) * 2021-02-12 2021-08-18 株式会社ＳｅｎｓＡＩ 固体撮像装置、及び固体撮像装置の駆動方法
US11956557B1 (en) 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683645B1 (en) * 1995-12-01 2004-01-27 Qinetiq Limited Imaging system with low sensitivity to variation in scene illumination
US20040051802A1 (en) * 2002-08-29 2004-03-18 Alexander Krymski Differential readout from pixels in CMOS sensor
US20050134715A1 (en) * 2003-12-19 2005-06-23 Fowler Boyd A. Dark reduction via feedback control of photodiode bias
US20050218299A1 (en) * 2004-03-31 2005-10-06 Alf Olsen Amplification with feedback capacitance for photodetector signals
WO2006124592A2 (en) * 2005-05-12 2006-11-23 California Institute Of Technology Linear dynamic range enhancement in a cmos imager
CN1981517A (zh) * 2004-07-06 2007-06-13 松下电器产业株式会社 固体摄像装置
US20100044552A1 (en) * 2008-08-19 2010-02-25 Lockheed Martin Corporation Automatic simultaneous dual gain readout integrated circuit using threshold voltage shifts of mosfet bulk to source potential

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits
USRE31612E (en) * 1977-08-02 1984-06-26 Rca Corporation CCD Input circuits
JP3495754B2 (ja) * 1992-12-28 2004-02-09 キヤノン株式会社 固体撮像素子およびその制御方法
WO2003021939A1 (en) * 2001-09-05 2003-03-13 Canesta Inc. Electromagnetic wave detection arrangement with improved performance and reproducibility
JP4243688B2 (ja) * 2004-04-02 2009-03-25 国立大学法人静岡大学 増幅型固体撮像装置
US7459667B1 (en) * 2004-09-07 2008-12-02 Sensata Technologies, Inc. Active pixel image sensor with common gate amplifier mode
US20060124592A1 (en) 2004-12-09 2006-06-15 Miller Anne E Chemical mechanical polish slurry
US7605398B2 (en) 2005-08-26 2009-10-20 National Chung Cheng University Apparatus of high dynamic-range CMOS image sensor and method thereof
US7924332B2 (en) 2007-05-25 2011-04-12 The Trustees Of The University Of Pennsylvania Current/voltage mode image sensor with switchless active pixels
KR100847742B1 (ko) * 2007-08-20 2008-07-22 배정훈 변환이득 조절이 가능한 공통 칼럼 액티브 ｃｍｏｓ 이미지센서
JP2009060424A (ja) * 2007-08-31 2009-03-19 Rohm Co Ltd 光電変換回路及びこれを用いた固体撮像装置
US8059178B2 (en) * 2008-02-28 2011-11-15 Sharp Laboratories Of America, Inc. CMOS imager flush reset
US8026968B2 (en) * 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel
US8546765B2 (en) 2008-06-26 2013-10-01 Trixell High dynamic range X-ray detector with improved signal to noise ratio
KR101696410B1 (ko) * 2009-11-11 2017-01-16 삼성전자주식회사 이미지 센서 및 그 동작 방법
GB0920750D0 (en) * 2009-11-26 2010-01-13 Isis Innovation High dynamic range pixel
JP5664175B2 (ja) * 2010-11-29 2015-02-04 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
IL212289A (en) * 2011-04-13 2016-08-31 Semi-Conductor Devices - An Elbit Systems - Rafael Partnership Circuit and method for reading image signals
EP2690464B1 (en) * 2012-07-24 2018-09-05 Samsung Electronics Co., Ltd Depth sensing apparatus and method
EP3044951A4 (en) 2013-09-11 2017-09-06 Varex Imaging Corporation Pixel circuit with constant voltage biased photodiode and related imaging method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683645B1 (en) * 1995-12-01 2004-01-27 Qinetiq Limited Imaging system with low sensitivity to variation in scene illumination
US20040051802A1 (en) * 2002-08-29 2004-03-18 Alexander Krymski Differential readout from pixels in CMOS sensor
US20050134715A1 (en) * 2003-12-19 2005-06-23 Fowler Boyd A. Dark reduction via feedback control of photodiode bias
US20050218299A1 (en) * 2004-03-31 2005-10-06 Alf Olsen Amplification with feedback capacitance for photodetector signals
CN1981517A (zh) * 2004-07-06 2007-06-13 松下电器产业株式会社 固体摄像装置
WO2006124592A2 (en) * 2005-05-12 2006-11-23 California Institute Of Technology Linear dynamic range enhancement in a cmos imager
US20100044552A1 (en) * 2008-08-19 2010-02-25 Lockheed Martin Corporation Automatic simultaneous dual gain readout integrated circuit using threshold voltage shifts of mosfet bulk to source potential

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106331539A (zh) * 2015-07-03 2017-01-11 中国电子科技集团公司第四十四研究所 一种新型的图像传感单元电路和具有其的像元
CN106331539B (zh) * 2015-07-03 2019-10-11 中国电子科技集团公司第四十四研究所 一种图像传感单元电路和具有其的像元
CN110519534A (zh) * 2018-11-08 2019-11-29 神盾股份有限公司 电流驱动的像素电路以及相关的图像传感器
CN110519534B (zh) * 2018-11-08 2021-05-28 神盾股份有限公司 电流驱动的像素电路以及相关的图像传感器

Also Published As

Publication number Publication date
WO2015038709A1 (en) 2015-03-19
US20160360133A1 (en) 2016-12-08
EP3044951A4 (en) 2017-09-06
US20160028984A1 (en) 2016-01-28
CN105723700B (zh) 2019-08-30
EP3044951A1 (en) 2016-07-20
KR101807439B1 (ko) 2018-02-28
US9380239B2 (en) 2016-06-28
US9807323B2 (en) 2017-10-31
JP2016535548A (ja) 2016-11-10
KR20160082977A (ko) 2016-07-11
JP6321182B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
CN105723700A (zh) 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法
US5962844A (en) Active pixel image cell with embedded memory and pixel level signal processing capability
US9762840B2 (en) Imaging device and method of driving the same
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US8953075B2 (en) CMOS image sensors implementing full frame digital correlated double sampling with global shutter
CN206023945U (zh) 图像传感器、成像像素和成像系统
JP5012188B2 (ja) 固体撮像装置
TW200849986A (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US6836291B1 (en) Image pickup device with integral amplification
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11006062B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
JP4770618B2 (ja) 固体撮像装置
TW200903787A (en) Image sensor with gain control
US8587708B2 (en) Image sensors with low noise mode for pixel array current bias
CN111787250B (zh) 比较器电路、图像感测装置及方法
JP3664035B2 (ja) 固体撮像装置
JP2006314025A (ja) 撮像装置と撮像装置用の電源供給方法
EP1708268A1 (en) Solid-state image-sensing device with logarithmic converter
CN113228623B (zh) 超高动态范围cmos传感器
JP4300654B2 (ja) 固体撮像装置
JP5106596B2 (ja) 撮像装置
JP4345145B2 (ja) 固体撮像装置
US11064142B1 (en) Imaging system with a digital conversion circuit for generating a digital correlated signal sample and related imaging method
JP2001036059A (ja) 固体撮像装置
JP2013187233A (ja) 固体撮像装置、固体撮像装置の駆動方法及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170301

Address after: Utah, USA

Applicant after: VAREX IMAGING Corp.

Address before: California, USA

Applicant before: VARIAN MEDICAL SYSTEMS, Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190830

Termination date: 20210911