CN105723356A - 分层且并行分区网络 - Google Patents

分层且并行分区网络 Download PDF

Info

Publication number
CN105723356A
CN105723356A CN201480063568.6A CN201480063568A CN105723356A CN 105723356 A CN105723356 A CN 105723356A CN 201480063568 A CN201480063568 A CN 201480063568A CN 105723356 A CN105723356 A CN 105723356A
Authority
CN
China
Prior art keywords
unit
parallel districts
packet network
tube core
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480063568.6A
Other languages
English (en)
Other versions
CN105723356B (zh
Inventor
A.K.米什拉
H.S.戴维
D.S.邓宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105723356A publication Critical patent/CN105723356A/zh
Application granted granted Critical
Publication of CN105723356B publication Critical patent/CN105723356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17362—Indirect interconnection networks hierarchical topologies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

根据本描述，提供了包括用于互连一个或多个集成电路管芯上的部件的多个并行分区分组网络的分层且并行分区网络。在一个实施例中，每个并行分区分组网络都独立于其他并行分区分组网络并且具有在单元层次级别的单元级别交换机。在另一方面，每个并行分区分组网络都具有在单元到单元层次级别的单元到单元级别交换机。本文描述了其他方面。

Description

分层且并行分区网络
技术领域
本发明总体上涉及具有多个互连的处理器和存储器的设备。
背景技术
诸如微处理器之类的集成电路设备可以具有多个处理器和耦合到处理器的多个存储器。处理器（常常被称为处理引擎或内核）可以被再分成多个群（常常被称为块、群集或岛）。每个块可以具有多个处理器以及一个或多个存储器，该存储器通过总线或其他网络紧紧连接到各处理器中的每一个。块接着可以通过网络彼此连接并连接到系统存储器。以这种方式，每个块的每个处理器可以通过网络与同一块的处理器或存储器、或者另一块的处理器或存储器、或者系统存储器自身通信。网络可以采用多个缓冲器来缓冲等待访问网络或网络区段的数据分组。
附图说明
图1是根据本描述的一个方面的采用分层且并行分区网络的计算机架构设备的一个实施例的示意图。
图2是图1的计算机架构设备的分层且并行分区网络的层次方面的一个示例的示意图。
图3是图1的分层且并行分区网络的块层次级别的一个实施例的更详细示意图。
图4是图1的分层且并行分区网络的一个分区的单元层次级别的一个实施例的更详细示意图。
图5是图1的分层且并行分区网络的一个分区的单元到单元层次级别的一个实施例的更详细示意图。
图6是图1的分层且并行分区网络的一个示例的更详细示意图。
图7是图1的分层且并行分区网络的一部分的更详细示意图。
图8是图1的分层且并行分区网络的一部分的更详细示意图。
图9是根据本描述的一个实施例的采用并行分区网络ID标签的分组的示意图。
图10a、10b描绘根据本描述的一个方面的分层且并行分区网络控制逻辑的操作的一个实施例。
具体实施方式
如下面更详细地解释的，根据本描述的一个方面，对于在小块（也被称为集群或岛）中组织的紧紧耦合的处理器和存储器，提供层次交换机来以相信会改进这些块之间以及块与系统存储器之间这二者的通信的能量效率的方式来互连这些块。在一个实施例中，提供交换机来在某一层次级别（在这里被称为单元层次级别或简单地称为单元级别）互连被组织为“单元”的一组块以及用于该单元的本地存储器控制器。此外，交换机（在这里被称为单元级别交换机）可以具有到其他单元级别交换机以及其他非本地存储器控制器（其也可以被组织为层次交换机）的链路。
在一个实施例中，用于块到块通信的单元级别交换机可能不具有缓冲以便降低该单元级别交换机所耗费的能量成本。作为代替，例如，在微处理器管芯和存储器控制器管芯之间的管芯到管芯通信通道的终点处提供缓冲器用于中间存储。
相信根据本描述的分层网络架构可以提供从每个块到分配给单元的本地存储器控制器的通信延迟的改进的可预测性和均匀性。此外，相信就来自中央交换机（诸如单元级别交换机或在一些实施例中单元到单元级别交换机）的延迟来说，非本地存储器控制器可以类似地更等距。更进一步，本地块到块通信可以具有增加的能量效率并且可能受限于本地交换机（诸如单元级别交换机）。此外，相信根据本描述的分层网络架构可以提供改进的可扩展性。例如，当添加更多块或存储器控制器时，可以添加额外的级别或层次以维持本地级别的能量高效通信。
在本描述的另一方面中，具有交换机（诸如单元级别交换机和单元到单元级别交换机）的网络例如可以被划分成多个单元级别并行分区网络，每一个都各自具有并行分区交换机和单元到单元级别并行分区交换机。相信这样的布置可以通过交换机进一步降低能量遍历成本。例如，通过针对降低的能量消耗更换降低的带宽，可以将能量耗费降低与单片交换机被划分成的并行分区交换机的数目相同或类似的倍数。
图1图示根据本描述的一个方面的采用分层且并行分区网络通信的计算机架构设备100的一个实施例。该计算机架构设备100可以包括任何计算设备，诸如大型机、服务器、个人计算机、工作站、电话设备、网络设施、虚拟设备、存储控制器、便携式或移动设备（例如膝上型计算机、上网本、平板计算机、个人数字助理（PDA）、便携式媒体播放器、便携式游戏设备、数字照相机、移动电话、智能电话、功能手机等等）或部件（例如片上系统、处理器、桥接器、存储器控制器、存储器等等）。该架构设备100可以包括微处理器管芯上的多个处理器102、一个或多个存储器管芯上的系统存储器104（例如易失性或非易失性存储器设备）、以及一个或多个存储器控制器管芯上的存储器控制器106。存储器控制器106控制去到和来自存储器104的输入和输出操作。
如下面更详细解释的那样，处理器102和存储器控制器106每个都分别包括分层且并行分区网络108、110。分层且并行分区网络108、110可以改进例如在设备100的各个处理器和存储器之间的通信的能量效率。要认识到可以实现其他特征和优点，这取决于特定的应用。
在所图示的实施例中，分层且并行分区网络108被构建到处理器102的一个或多个管芯中，并且分层且并行分区网络110被构建到存储器控制器106的一个或多个管芯中。然而，要认识到分层且并行分区网络108、110可以被构建到计算机架构设备100的其他电路中，这取决于特定应用。
计算机架构设备100还可以包括存储装置116（例如非易失性存储装置，诸如磁盘驱动器、光盘驱动器、磁带驱动器、闪速存储器等）。存储装置116可以包括内部存储设备或附接的或网络可访问的存储装置。存储装置116中的程序被加载到存储器104中并且被处理器102的一个或多个处理器以本领域中已知的方式执行。计算机架构设备100还包括网络控制器或适配器118以实现与外部网络（诸如以太网、光纤通道仲裁环路等等）的通信。此外，在某些实施例中，该架构可以包括视频控制器120以在显示监控器上呈现信息，其中视频控制器120可以被体现在视频卡上或集成在安装于母板或其他衬底上的集成电路部件上。输入设备122被用来向处理器102提供输入，并且可以包括键盘、鼠标、钢笔型触控笔、麦克风、触摸敏感显示屏、输入引脚、插座或本领域中已知的任何其他激活或输入机构。输出设备124能够呈现从处理器102、或其他部件（诸如显示监控器、打印机、存储装置、输出引脚、插座等等）传送的信息。网络适配器118可以被体现在网络卡（诸如外围部件互连（PCI）卡、高速PCI或某种其他I/O卡）上或体现在安装于母板或其他衬底上的集成电路部件上。
设备100的部件中的一个或多个可以被省略，这取决于特定应用。例如，网络路由器可以缺少例如视频控制器120。而且，计算机架构设备100的部件的任何一个或多个可以包括采用根据本描述的一个方面的分层且并行分区网络通信的一个或多个集成电路。
图2示出多个块200a、200b、…200n，202a、202b、…202n等等。每个块限定第一层次级别的块级别，在这里被称为块层次级别或简单地称为块级别。如下面更详细描述的，各块200a、200b、…200n，202a、202b、…202n等等中的每个块包括由块网络互连的多个处理器和多个存储器。
多个块200a、200b、…200n由单元级别交换机208a来组织和互连以形成第一单元210a。类似地，多个块202a、202b、…202n由第二单元级别交换机208b来互连以形成第二单元210b。可以利用在图2中没有单独示出的额外的块和单元级别交换机以类似的方式形成图2中如被示意性地表示为单元210n的额外单元。
多个单元210a、210b、210n中的每个单元限定比块级别的层次级别更高的第二层次级别的单元级别。第二层次级别的单元级别在这里被称为单元层次级别或简单地称为单元级别。
包括单元210a、210b…210n的多个单元通过单元到单元级别交换机220a组织和互连。包括通过单元到单元级别交换机220a互连的单元210a、210b、…210n的多个单元限定比单元级别的层次级别更高的第三层次级别的单元到单元级别。第三层次级别的单元到单元级别在这里被称为单元到单元层次级别或简单地称为单元到单元级别。
图3示出针对块（诸如图2的块200a）的块级别网络互连的一个示例。针对图3的块200a的网络互连代表针对单元210a的块200a、200b、…200n、单元210b的块202a、202b、…202n以及包括单元n的剩余单元的各块中的每一个的块级别网络互连。
块200a包括通过块网络320（例如其可以是串行或并行总线、或者纵横式或者矩阵交换机网络）互连的多个处理引擎、内核或其他处理器310a、310b、…310n和多个共享存储器314a、314b、…314n。其他类型的网络可以被用来互连块的部件，这取决于特定应用。每个处理器310a、310b、…310n可以通过块网络320与块200a的其他处理器310a、310b、…310n中的任一个和块200a的共享存储器314a、314b、…314n中的任一个本地通信。控制逻辑324准许对块网络320的访问，该控制逻辑324仲裁对块网络320进行访问的互相冲突的请求。一旦被准许访问，处理器310a、310b、…310n就可以通过块网络320分别地从块200a的其他处理器310a、310b、…310n中的任一个和块200a的共享存储器314a、314b、…314n中的任一个读取数据分组或将该数据分组分别地写入到块200a的其他处理器310a、310b、…310n中的任一个和块200a的共享存储器314a、314b、…314n中的任一个。在所图示的实施例中，块网络320缺少缓冲器以降低能量耗费。然而，要认识到，在一些实施例中，块网络320或者一个或多个块可以在耦合到块网络320的本地缓冲器中缓冲分组。
根据本描述的另一方面，块（诸如块200a）与设备100的其他块、以及与设备100的存储器控制器106的互连被划分成多个并行分区分组网络，即并行分区分组网络1、并行分区分组网络2、…并行分区分组网络n。每个并行分区分组网络1、2、…n都独立于多个并行分区分组网络的中的其他并行分区分组网络。因此，块200a的处理器（诸如例如处理器310a）例如可以通过所选并行分区分组网络（诸如例如并行分区分组网络1）将数据分组传送到另一块或存储器106，而不会通过其他并行分区分组网络2、…n来整体或部分地传送分组。
在一个实施例中，可以针对特定并行分区分组网络来为通过块网络320互连的处理器310a、310b、…310n和共享存储器314a、314b、…314n分配优先级。因此，可以为例如处理器310a和共享存储器314a分配用于例如通过并行分区分组网络1传送或接收分组的优先级。以类似的方式，可以为例如处理器310b和共享存储器314b分配用于例如通过并行分区分组网络2传送或接收分组的优先级。块网络320的控制逻辑324包括并行分区分组网络控制逻辑，其选择分配给特定处理器或共享存储器的多个并行分区分组网络1、2、…n中的并行分区分组网络，并通过独立于其他并行分区分组网络的所选并行分区分组网络为该处理器或共享存储器传送分组。因此，公用总线或纵横式网络上的分组可以被多路分解并且引导到所分配的并行分区分组网络。特定分配可能根据处理器、共享存储器和并行分区分组网络的数目、或者其他因素而改变，这取决于特定应用。
相信将块到块以及块到系统存储器控制器互连划分成独立的并行分区网络可以降低能量使用。例如，每个独立的并行分区网络可以由于较低的带宽而具有降低的能量使用，因为对于每个块而言分组业务被分布在其他独立的并行分区分组网络上。
根据本描述的另一方面，每个并行分区分组网络1、2、…n都具有多个层次级别。图3描绘对于每个并行分区分组网络的块级别层次级别，例如其中每个并行分区分组网络（并行分区分组网络1、并行分区分组网络2、…并行分区分组网络n）被耦合到设备100的每个块的块网络320，如例如针对块200a所描绘的那样。如图3中进一步所描绘的，块200a的每个并行分区分组网络（并行分区分组网络1、并行分区分组网络2、…并行分区分组网络n）分别通过并行分区分组网络连接350aa、350ab、…350an耦合到下一较高层次级别（在所图示的实施例中，其是单元级别）。以类似的方式，设备100的每一个剩余块的每个并行分区分组网络（并行分区分组网络1、并行分区分组网络2、…并行分区分组网络n）通过去到下一较高层次级别（在所图示的实施例中，其是单元级别）的并行分区分组网络连接被类似地耦合。
图4示出处于图2的例如单元210a的单元级别的并行分区分组网络1的一个示例。针对图4的单元210a的单元级别并行分区分组网络1代表单元210a的单元级别并行分区分组网络2、3、….n中的每一个。单元210a的单元级别并行分区分组网络1、2、….n代表单元210b的单元级别并行分区分组网络1、2、….n，和包括单元n的剩余单元的单元级别并行分区分组网络1、2、….n。
如图4中所示，并行分区分组网络1的并行分区分组网络连接350aa（图3、4）被耦合到并行分区分组网络1的单元级别并行分区交换机410a。单元级别并行分区交换机410a是图2和6的单元级别交换机208a的独立并行分区。如图4中所示，单元210a的剩余块200b…200n中的每一个（图2）也分别通过并行分区分组网络1的并行分区网络连接350ba…350na（类似于并行分区分组网络1的网络连接350aa（图3、4））耦合到并行分区分组网络1的单元级别并行分区交换机410a。
也耦合到并行分区分组网络1的单元级别并行分区交换机410a的是并行分区分组网络1的并行分区网络连接420aa和多个共享存储器414a、…414n。单元级别并行分区交换机410a可以是例如纵横式或矩阵交换机网络。可以使用其他类型的交换机网络来互连单元210a（图2）的部件，这取决于特定应用。单元210a（图2）的每个块200a、200b、…200n的处理器可以通过单元级别并行分区交换机410a在单元级别与其他块200a、200b、…200n中的任一个以及单元块200a的共享存储器共享存储器414a、…414n中的任一个通信。由控制逻辑424来准许对单元级别并行分区交换机410a的访问，该控制逻辑424仲裁针对访问单元级别并行分区交换机410a的互相冲突的请求。一旦被准许访问，单元210a（图2）的块200a、200b、…200n的处理器可以通过单元级别并行分区交换机410a分别地从单元210a（图2）的块200a、200b、…200n的处理器或存储器读取数据分组或将该数据分组分别地写入到单元210a的块200a、200b、…200n的处理器或存储器。
在所图示的实施例中，单元级别并行分区交换机410a缺少缓冲器以便降低能量耗费。于是，单元级别并行分区交换机410a的控制逻辑424和单元210a（图2）的块200a、200b、…200n中的每一个的每个块网络320的控制逻辑324合作来准许对分组源的源块网络320、以及对分组目的地的目的地块网络320、以及对中间单元级别并行分区交换机410a的访问，以使得可以在没有缓冲的情况下经由单元级别并行分区交换机410a将分组从其源块传送到其目的地块。因此，在一个实施例中，单元级别并行分区交换机410a的控制逻辑424和单元210a（图2）的块200a、200b、…200n中的每一个的每个块网络320的控制逻辑324合作来准许对分组源的源块网络320、以及对分组目的地的目的地块网络320、以及对中间单元级别并行分区交换机410a的同时访问。在另一实施例中，缓冲可以被添加在块网络320级别或单元级别并行分区交换机410a级别或二者处，这取决于特定应用。因此，例如，要认识到在一些实施例中，单元级别并行分区交换机410a或者一个或多个块可以在耦合到单元级别并行分区交换机410a或单元210a（图2）的各个块200a、200b、…200n的一个或多个块网络320的本地缓冲器中缓冲分组。
除了单元级别并行分区交换机410a之外，单元210a的单元级别交换机208a（图2和图6）也针对剩余并行分区分组网络（并行分区分组网络2…并行分区分组网络n）中的每一个分别具有独立的并行分区单元级别交换机410b…410n（图6），如图6中所示。每个单元级别并行分区交换机410b…410n都类似于上文针对并行分区分组网络1所述的单元级别并行分区交换机410a。因此，每个并行分区分组网络1、2、…n在单元层次级别（图2）分别具有单元级别并行分区交换机410a、410b…410n，其被耦合到系统存储器104（图1）和单元210a的多个块200a、200b、…200n中的每一个的每个块网络320。
单元210b的单元级别交换机208b（图2和图6）类似地针对并行分区分组网络1、2、n中的每一个分别具有独立的并行分区单元级别交换机410a、410b…410n（图6）。单元级别交换机208b的每个单元级别并行分区交换机410a、410b…410n类似于上文针对并行分区分组网络1所述的单元210a的单元级别交换机208a的单元级别并行分区交换机410a。因此，单元210b的每个并行分区分组网络1、2、…n在单元层次级别（图2）分别具有单元级别并行分区交换机410a、410b…410n，其被耦合到系统存储器104（图1）和单元210b的多个块202a、202b、…202n中的每一个的每个块网络320。以类似的方式来构造包括单元210n的剩余单元中的每一个。
块200a的块网络320（图3）例如在图3、6中被示出为通过并行分区网络1、2、3、…n的网络连接350aa、350ab、350ac…350an分别耦合到单元210a的单元级别交换机208a的单元级别并行分区交换机310a、410b、…410n（图6）。类似地，块200b具有类似于块200a的块网络320（图3）的块网络，其通过并行分区网络1、2、3、…n的网络连接350ba、350bb、…350bn（图6）分别耦合到单元210a的单元级别交换机208a的单元级别并行分区交换机410a、410b、…410n（图6）。类似地，块200n具有类似于块200a的块网络320（图3）的块网络，其通过并行分区网络1、2、…n的网络连接350na、350nb、…350nn分别耦合到单元210a的单元级别交换机208a的单元级别并行分区交换机410a、410b、…410n（图6）。类似地，块202a、202b、…202n中的每个块具有类似于块200a的块网络320（图3）的块网络，其通过并行分区网络1、2、…n的每一个的网络连接分别耦合到单元210b的单元级别交换机208b的单元级别并行分区交换机410a、410b、…410n（图6）。剩余单元的块和单元级别交换机以类似的方式互连。
再次参考并行分区网络1的单元级别并行分区交换机410a，并行分区分组网络1的并行分区网络连接420aa将单元210a的单元级别并行分区交换机410a（图2）例如连接到下一层次级别，在所图示的实施例中该下一层次级别是单元到单元级别（图2）。
图5示出在单元到单元层次级别的并行分区分组网络1的一个示例。图5的单元到单元级别并行分区分组网络1代表单元到单元级别并行分区分组网络2、3…n中的每一个。
如图5中所示，并行分区分组网络1的网络连接420aa（图4、5）将单元210a的单元级别并行分区交换机410a连接到并行分区分组网络1的单元到单元级别并行分区交换机510a。该单元到单元级别并行分区交换机510a是图2和图6的单元到单元级别交换机220a的独立的并行分区。如图5中所示，针对剩余单元210b…210n中每一个的并行分区分组网络1的单元级别并行分区交换机410a也通过并行分区分组网络1的并行分区网络连接420ba…420na分别耦合到并行分区分组网络1的单元到单元级别并行分区交换机510a，该并行分区网络连接420ba…420na类似于单元210a的单元级别并行分区交换机410a的并行分区分组网络1的并行分区网络连接420aa（图4、5）。
在一个实施例中，多个共享存储器514a、…514n和去到下一层次级别（如果有的话）的并行分区分组网络1的网络连接520a也可以耦合到并行分区分组网络1的单元到单元级别并行分区交换机510a。单元到单元级别并行分区交换机510a可以是例如纵横式或矩阵交换机网络。可以使用其他类型的交换机网络来互连连接到单元到单元级别并行分区交换机510a的部件，这取决于特定应用。每个单元210a、210b、…210n的处理器可以在单元到单元级别通过并行分区分组网络1的单元到单元级别并行分区交换机510a与其他单元210a、210b、…210n中的任一个以及共享存储器共享存储器514a、…514n中的任一个通信。
由控制逻辑524来准许对单元到单元级别并行分区交换机510a的访问，该控制逻辑524仲裁对单元到单元级别并行分区交换机510a的访问的互相冲突的请求。一旦被准许访问，单元210a、210b…210n的处理器就可以通过并行分区分组网络1的单元到单元级别并行分区交换机510a分别从单元210a、210b、…210n的处理器或存储器或者单元到单元存储器514a、…514n读取数据分组或将该数据分组分别写入到单元210a、210b、…210n的处理器或存储器或者单元到单元存储器514a、…514n。
在所图示的实施例中，单元到单元级别并行分区交换机510a缺少缓冲器以便降低能量耗费。于是，单元到单元级别并行分区交换机510a的控制逻辑524、单元210a的各自单元级别并行分区交换机410a、410b、…410n的控制逻辑424、和单元210a、210b、…210n的每一个块的每个块网络320的控制逻辑324合作来准许对源块网络320、以及对分组源的源单元级别并行分区交换机410a、以及对中间单元到单元级别并行分区交换机510a、以及对目的地单元级别并行分区交换机410a以及对分组目的地的目的地块网络320的访问，以使得可以在没有缓冲的情况下经由单元到单元级别并行分区交换机510a以及源和目的地单元级别并行分区交换机410a将分组从其源块传送到其目的地块。
因此，在一个实施例中，单元到单元级别并行分区交换机510a的控制逻辑524、单元210a、210b…210n中每一个的每个单元级别并行分区交换机410a的控制逻辑424、和单元210a、210b、…210n中每一个的每一个块的每个块网络320的控制逻辑324合作以准许对分组源的所选块网络320和所选单元级别并行分区交换机410a、以及对分组目的地的所选块网络320和所选单元级别并行分区交换机410a、以及对中间单元到单元级别并行分区交换机510a的同时访问，以使得可以经由从源到目的地的分组路径的单元到单元级别并行分区交换机510a、单元级别并行分区交换机410a和块网络320将分组从其源块传送到其目的地块。
在另一实施例中，缓冲可以被添加在块网络320级别或单元级别并行分区交换机410a级别、或单元到单元级别并行分区交换机510a级别或各种组合处，这取决于特定应用。因此，例如，要认识到在一些实施例中，单元到单元级别并行分区交换机510a、或者一个或多个单元或块可以在耦合到单元到单元级别并行分区交换机510a、单元级别并行分区交换机410a或单元210a、210b、…210n的各个块的一个或多个块网络320的本地缓冲器中缓冲分组。
除了单元到单元级别并行分区交换机510a之外，单元到单元级别交换机220a（图2和图6）也分别针对剩余并行分区分组网络中的每一个（并行分区分组网络2…并行分区分组网络n）具有独立的并行分区单元到单元级别交换机510b…510n（图6），如图6中所示。每个单元到单元级别并行分区交换机510b…510n类似于上文针对并行分区分组网络1描述的单元到单元级别并行分区交换机510a。因此，每个并行分区分组网络1、2、…n在单元到单元层次级别（图2）分别具有单元到单元级别并行分区交换机510a、510b…510n，其分别耦合到针对单元级别交换机208a的各个并行分区分组网络1、2、…n的单元级别并行分区交换机410a、410b、…410n。
因此，针对并行分区分组网络1的单元210a的单元级别交换机208a的单元级别并行分区交换机410a（图4）在图4、6中被示出为通过并行分区网络1的并行分区网络连接420aa耦合到单元到单元级别并行分区交换机510a（图5、6）。以类似的方式，单元210a的单元级别交换机208a的剩余单元级别并行分区交换机410b…410n（图6）分别通过并行分区网络2、…n的并行分区网络连接420ab、…420an（图6）分别耦合到单元到单元级别交换机220a的各个单元到单元级别并行分区交换机510b、…510n。类似地，单元210b的单元级别交换机208b的每个单元级别并行分区交换机410a、410b…410n分别通过并行分区网络1、2、…n中每一个的并行分区网络连接分别耦合到单元到单元级别交换机220a的单元到单元级别并行分区交换机510a、510b、…510n。剩余单元（包括单元n）的剩余单元级别交换机的剩余单元级别并行分区交换机分别通过并行分区网络1、2、…n中每一个的并行分区网络连接分别耦合到单元到单元级别交换机220a的单元到单元级别并行分区交换机510a、510b、…510n。
以这种方式，设备100包括多个单元210a、210b、…210n，它们被组织为限定比作为所图示的实施例中的单元级别的第二层次级别更高的第三层次级别的单元到单元级别（图2）。每个单元210a、210b、…210n单独处于单元层次级别（图2）并且包括单元210a的多个块，诸如例如块200a、200b、…200n。每个块单独处于第一层次级别，在所图示的实施例中第一层次级别是块级别。在该实施例中，该块级别比单元级别更低。
每个并行分区分组网络1、2、…n在每个单元的单元层次级别处分别具有单元级别交换机208a的单元级别并行分区交换机（诸如例如单元级别并行分区交换机410a、410b、…410n）并且该单元级别并行分区交换机耦合到系统存储器104和特定单元的多个块的每个块网络320。每个并行分区分组网络1、2、…n在单元到单元层次级别还分别具有例如单元到单元级别交换机220a的单元到单元级别并行分区交换机（诸如单元到单元级别并行分区交换机510a、510b、…510n）。每个单元到单元级别并行分区交换机在单元层次级别耦合到特定并行分区分组网络的每个单元级别并行分区交换机。并行分区网络控制逻辑通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别并行分区交换机并且在所选并行分区分组网络的所选单元级别并行分区交换机之间交换分组。
除了在微处理器102（图1）的管芯上的各个单元的各个块之间路由分组之外，单元级别并行分区交换机也将分组路由到设备100的管芯上以及离开该管芯。例如，再次参考图4，并行分区分组网络1的单元级别并行分区交换机410a通过并行分区分组网络1的并行分区网络连接被耦合到输出缓冲器460a，输出缓冲器460a用于临时存储具有离开微处理器102的管芯的目的地的出站分组。输出缓冲器460a通过并行分区分组网络1的另一并行分区网络连接耦合到（并行分区分组网络1的）管芯到管芯并行分区输出通道470a，在该实施例中，该管芯到管芯并行分区输出通道470a被耦合到存储器控制器106的管芯。
并行分区分组网络1的单元级别并行分区交换机410a也通过并行分区分组网络1的并行分区网络连接耦合到输入缓冲器460b，输入缓冲器460b用于临时存储具有微处理器管芯102上的目的地的入站分组。输入缓冲器460b通过并行分区分组网络1的另一并行分区网络连接耦合到（并行分区分组网络1的）管芯到管芯输入通道470b，在该实施例中，该管芯到管芯输入通道470b被耦合到存储器控制器106的管芯。
在设备100的所图示的实施例中，每个单元210a、210b、…210n都具有存储器控制器106（图1）的相关联的存储器控制器106a、106b、…106n（图6）。例如，设备100可以具有：在一个单元中的8个块、处理器102的管芯中的4个单元、以及每个单元1个存储器控制器。要认识到，处理器、共享存储器、块、单元、单元到单元、存储器控制器、管芯等等的数目可以变化，这取决于特定应用。
在该实施例中，处理器102的管芯的单元级别并行分区交换机410a的管芯到管芯通道470a、470b，以及存储器控制器106a（图6）的管芯的管芯到管芯通道710a、710b（图7）被包括在并行分区分组网络1的管芯到管芯通信通道640a（图6）中，从而将处理器102（图1）的管芯耦合到存储器控制器106（图1）的存储器控制器106a的管芯。分别针对并行分区分组网络2、…n的单元210a的单元级别交换机208a的剩余单元级别并行分区交换机410b…410n中的每一个分别类似地通过管芯到管芯通信通道640b、640n（图6）耦合到存储器控制器106a的管芯。类似地，剩余并行分区分组网络2、…n中的每一个具有相关联的共享存储器、输入和输出缓冲器、以及管芯到管芯通道，它们类似于针对并行分区分组网络1的单元级别并行分区交换机410a、分别针对并行分区分组网络2…n的相关联单元级别并行分区交换机410b…410n描述的共享存储器414a…414n、输入和输出缓冲器460a、460b、以及管芯到管芯通道470a、470b。
类似地，单元210b的单元级别交换机208b的每个单元级别并行分区交换机410a、410b、…410n分别通过并行分区网络1、2、…n中的每一个的并行分区网络连接被分别耦合到单元到单元级别交换机220a的单元到单元级别并行分区交换机510a、510b…510n。包括单元n的剩余单元的剩余单元级别交换机的剩余单元级别并行分区交换机分别通过并行分区网络1、2、…n中的每一个的并行分区网络连接被分别耦合到单元到单元级别交换机220a的单元到单元级别并行分区交换机510a、510b…510n。
图7示出例如在针对存储器控制器106a的单元级别的并行分区分组网络1的一个示例。针对存储器控制器106a的单元级别并行分区分组网络1代表存储器控制器106a的单元级别并行分区分组网络2、3、…n中的每一个。存储器控制器106a的单元级别并行分区分组网络1、2、…n代表存储器控制器106b的单元级别并行分区分组网络1、2、…n，和包括存储器控制器106n的剩余存储器控制器的单元级别并行分区分组网络1、2、…n。
参考图7，通过管芯到管芯通道640a（图6）的管芯到管芯输入通道710a来接收由存储器控制器106a的管芯输入的、来自微处理器102（图1）的管芯的输出通道缓冲器460a（图4）的并行分区分组网络1上的传入分组，并且该传入分组被路由通过并行分区分组网络1的单元级别并行分区交换机720a到达输入缓冲器730a，以便被临时存储直到被转移离开管芯到达另一管芯上的存储器104（图1）为止。类似地，要被存储器控制器106a的管芯在并行分区分组网络1上输出的传出分组被路由通过单元级别并行分区交换机720a，以便被临时存储在输出缓冲器730b中。输出缓冲器730b的分组被路由通过单元级别并行分区交换机720a以通过管芯到管芯通道640a（图6）的管芯到管芯输出通道710b被转移离开管芯到达微处理器102（图1）的管芯以及通过管芯到管芯通道640a（图6）的管芯到管芯输入通道470b（图4）被转移离开管芯到达输入通道缓冲器460b（图4）。
单元级别并行分区交换机720a可以是例如纵横式或矩阵交换机网络。可以使用其他类型的交换机网络来在针对存储器控制器106a的单元级别互连并行分区分组网络1的各部件，这取决于特定应用。
单元级别并行分区交换机720a是针对并行分区分组网络1的单元级别交换机820（图8）的分区。除了单元级别并行分区交换机720a之外，单元级别交换机820也具有分别针对剩余并行分区分组网络（并行分区分组网络2…并行分区分组网络n）中的每一个的独立并行分区单元级别交换机720b…720n，如图8中所示。除了单元级别并行分区交换机720b…720n之外，剩余并行分区分组网络2…n中的每一个都具有类似于管芯到管芯通道710a、710b的管芯到管芯通道，以及类似于耦合到特定并行分区分组网络2…n的单元级别并行分区交换机的输入和输出缓冲器730a、730b的输入和输出缓冲器。
控制逻辑734（图7）准许对单元级别并行分区交换机720a的访问，该控制逻辑734仲裁对单元级别并行分区交换机720a的访问的互相冲突的请求。一旦被准许访问，存储器控制器106a就可以通过并行分区分组网络1的单元级别并行分区交换机720a分别从管芯到管芯输入和输出通道710a、710b以及输入和输出缓冲器730a、730b读取数据分组或将该数据分组分别写入到管芯到管芯输入和输出通道710a、710b以及输入和输出缓冲器730a、730b。
在所图示的实施例中，单元级别并行分区交换机720a具有用于管芯到管芯分组转移的缓冲器730a、730b以及460a、460b（图4）。因此，针对单元级别并行分区交换机720a的控制逻辑734（图7）的并行分区分组网络控制逻辑可以与针对并行分区分组网络1的控制逻辑324（图3）、424（图4）和524（图5）的并行分区分组网络控制逻辑更加独立地操作。在另一实施例中，针对单元级别并行分区交换机720a可以省略缓冲，这取决于特定应用。
存储器控制器106a还具有多个公用管芯到管芯通信通道740a、740b…740n，它们中的每一个都适于从多个并行分区分组网络1、2、…n中的每一个载送分组。在所图示的实施例中，由公用通信通道740a、740b…740n（图7）载送的每个分组（如由图9的分组910所表示的）具有并行分区分组网络标识标签920（图9），其标识将分组载送到存储器控制器106a的并行分区分组网络1、2、…n的特定并行分区分组网络，诸如例如并行分区分组网络1。
存储器控制器106a还具有耦合到每个并行分区分组网络1、2、…n的公用单元级别交换机750。因此，并行分区分组网络1的单元级别并行分区交换机720a被示为由并行分区网络连接754a连接到针对并行分区分组网络1、2、…n的公用单元级别交换机750。以类似的方式，剩余单元级别并行分区交换机720b…720n（图8）被示为分别由并行分区网络连接754b…754n连接到针对并行分区分组网络1、2、…n的公用单元级别交换机750。
控制逻辑760准许对公用单元级别交换机750的访问，该控制逻辑760仲裁对公用单元级别交换机750的访问的互相冲突的请求。一旦被准许访问，存储器控制器106a就可以通过并行分区分组网络1的单元级别并行分区交换机720a和公用单元级别交换机750分别从并行分区分组网络1的管芯到管芯输入/输出通道740a、740b、…740n以及输入和输出缓冲器730a、730b读取数据分组或将该数据分组分别写入到并行分区分组网络1的管芯到管芯输入/输出通道740a、740b、…740n以及输入和输出缓冲器730a、730b。以类似的方式，一旦被准许访问，存储器控制器106a就可以分别通过并行分区分组网络2、3、…n的公用单元级别交换机750和相关联的单元级别并行分区交换机720b…720n分别从相关联的并行分区分组网络2…n的管芯到管芯输入/输出通道740a、740b、…740n以及输入和输出缓冲器读取数据分组或将该数据分组分别写入到相关联的并行分区分组网络2…n的管芯到管芯输入/输出通道740a、740b、…740n以及输入和输出缓冲器。
公用单元级别交换机750可以是例如纵横式或矩阵交换机网络。可以使用其他类型的交换机网络来互连耦合到针对存储器控制器106a的公用单元级别交换机750的各部件，这取决于特定应用。
公用单元级别交换机750的控制逻辑760的并行分区分组网络控制逻辑将来自并行分区分组网络1、2、3、…n中每一个的分组多路复用到所选公用管芯到管芯通信通道740a、740b…740n上，以用于从多个并行分区分组网络1、2、…n中的每一个载送分组。公用单元级别交换机750的控制逻辑760的并行分区分组网络控制逻辑还适于利用标签920（图9）对来自每个并行分区分组网络1、2、3、…n的分组加标签，以便标识分组910从其到达的特定并行分区分组网络1、2、3、…n，并且通过公用单元级别750交换机（多路复用）将己加标签的分组交换到管芯到管芯输入/输出通信通道740a、740b…740n中的一个。标签920可以被放置在报头中或者分组的其他适当部分中，这取决于特定应用。因此，在一个实施例中，在将分组传送离开管芯之前，并行分区网络标识可以被添加到管芯边界处的分组。
在所图示的实施例中，管芯到管芯输入/输出通信通道740a、740b…740n中的每一个都被连接到包含系统存储器104（图1）的存储器区的管芯。在一个实施例中，存储器104可以具有混合立方体或动态随机存取存储器（DRAM）堆栈形式。然而，要认识到，可以利用其他存储器类型，这取决于特定应用。还要认识到，公用单元级别750交换机和管芯到管芯输入/输出通信通道740a、740b…740n可以被耦合到用于其他功能（诸如输入/输出控制器、存储装置等等）的其他类型的管芯，这取决于特定应用。
公用单元级别交换机750的控制逻辑760的并行分区分组网络控制逻辑适于读取从管芯到管芯输入/输出通信通道740a、740b…740n中的一个接收到的分组910的标签920（图9），并且适于通过公用单元级别交换机750将分组910交换到由分组910的标签920标识的特定并行分区分组网络1、2、…n。在一个实施例中，公用单元级别交换机750的控制逻辑760的并行分区分组网络控制逻辑可以在读取标签之后将标签920（图9）从接收自管芯到管芯输入/输出通信通道740a、740b…740n中的一个的分组910去掉标签920（图9），之后将分组转发到由从分组910去掉的标签920所标识的特定并行分区分组网络1、2、…n。在其他实施例中，控制逻辑760的并行分区分组网络控制逻辑可以保存从接收自管芯到管芯输入/输出通信通道740a、740b…740n中的一个的分组910读取的标签920（图9）。以这种方式，分组可以被转发到由分组910的标签920标记的特定并行分区分组网络1、2、…n，其中标签920仍在分组上。
在所图示的实施例中，公用单元级别交换机750的控制逻辑760（图7）的并行分区分组网络控制逻辑分别与针对并行分区分组网络1、2、…n的单元级别并行分区交换机720a、720b、…720n的控制逻辑734（图7）的并行分区分组网络控制逻辑合作来准许对单元级别交换机720a、720b、…720n和公用单元级别交换机750的访问。以这种方式，分组可以在没有额外缓冲的情况下在管芯到管芯输入/输出通信通道740a、740b…740n以及每个并行分区分组网络1、2、…n的存储器控制器106a的输入和输出缓冲器（诸如例如针对并行分区分组网络1的输入和输出缓冲器730a、730b）之间转移。在另一实施例中，可以添加缓冲以用于公用单元级别交换机750和单元级别并行分区交换机720a、720b、…720n，这取决于特定应用。
图10a、10b示出根据本描述的一个实施例的与并行分区分组网络1和单元210a相连的网络控制逻辑的操作的一个示例。与并行分区分组网络1、单元210a和存储器控制器106a相连的网络控制逻辑的操作代表与其他并行分区分组网络2、3…n、其他单元210b…210n以及其他存储器控制器106b…106n中的每一个相连的网络控制逻辑的操作。
在第一操作中，例如通过网络从源块200a的源（诸如例如处理器310a（图3））接收（块1010）用于传输的分组。如果确定（块1014）分组的目的地在块级别本地（即与源块在相同的块中），则通过本地块网络（诸如例如块200a的块网络320）将该分组路由（块1020）到块200a内的目的地。
然而，如果确定（块1014）分组的目的地不在本地块级别，则并行分区分组网络控制逻辑选择（块1024）多个并行分区分组网络1、2、…n的并行分区分组网络（诸如例如并行分区网络1）。在一个实施例中，可以根据分组的源的标识或目的地的标识或这二者来选择特定并行分区分组网络。因此，处理器和共享存储器可以被分配给特定并行分区分组网络1、2、…n。在一个实施例中，该分配可以是固定的。在其他实施例中，可以根据各种因素来改变该分配。例如，如果特定并行分区分组网络1、2、…n上的业务会变得相对于其他并行分区分组网络1、2、…n上的业务而言过重，则该分配可以变成将业务更均匀地分布在并行分区分组网络1、2、…n上。分组源和/或分组目的地到并行分区分组网络1、2、…n的分配可以根据其他因素，这取决于特定应用。
并行分区分组网络控制逻辑通过独立于其他并行分区分组网络的所选并行分区分组网络将分组传送（块1028）到例如在下一较高层次级别（即单元层次级别（图2））的单元210a的所选并行分区分组网络1的本地单元级别交换机（诸如单元级别交换机410a）。
如果确定（块1032）分组的目的地是本地管芯（即与分组的源在相同的管芯上），并且如果确定（块1036）分组的目的地是本地单元级别（即例如在与分组的源相同的单元（诸如单元210a）之内），则并行分区分组网络控制逻辑通过在单元层次级别的所选并行分区分组网络（在该示例中并行分区分组网络1）的本地单元级别交换机（在该示例中为交换机410a）交换（块1040）分组。该分组被交换到本地单元210a的分组目的地的块网络，诸如例如块200b的块网络230。目的地块（在单元210a的该示例中为块200b）的块网络230的控制逻辑通过目的地块（在该示例中为块200b）的块网络将该分组交换（块1044）到目的地块之内的目的地。
如果确定（块1032）分组的目的地是本地管芯（即与分组的源在相同的管芯上），但是如果确定（块1036）分组的目的地不是本地单元级别（即例如不与分组的源在相同的单元（诸如单元210a）之内），则并行分区分组网络控制逻辑通过在单元层次级别的所选并行分区分组网络（在该示例中为并行分区分组网络1）的本地单元级别交换机（在该示例中为交换机410a）将分组交换（块1050）到在单元到单元层次级别的所选并行分区分组网络（在该示例中为并行分区分组网络1）的单元到单元交换机。因此，在该示例中分组可以被交换（块1050）到例如并行分区分组网络1的单元到单元交换机510a（图5）。该单元到单元交换机510a在例如所选单元级别交换机（诸如单元210a的源单元级别交换机410a）和例如所选并行分区分组网络（即在该示例中是并行分区分组网络1）的单元210b的目的地单元级别交换机410a之间。
并行分区分组网络控制逻辑接着通过在所选并行分区分组网络（在该示例中为并行分区分组网络1）的单元到单元层次级别的单元到单元交换机（例如单元到单元交换机510a（图5））将分组交换（块1054）到所选并行分区分组网络（在该示例中为并行分区分组网络1）的目的地单元级别交换机（诸如例如单元210b的例如单元级别交换机410a）。
并行分区分组网络控制逻辑通过在单元层次级别的所选并行分区分组网络（在该示例中为并行分区分组网络1）的目的地单元级别交换机（在该示例中为交换机410a）交换（块1058）分组。分组被交换到目的地单元210b的分组目的地的块网络，诸如例如块202a（图6）的块网络。目的地块（在单元210b的该示例中为块202a）的块网络的控制逻辑通过目的地块（在该示例中为块202a）的块网络将分组交换（块1044）到目的地块之内的目的地。
如果确定（块1032）分组的目的地不是本地管芯（即不与分组的源在相同的管芯上），则并行分区分组网络控制逻辑通过在单元层次级别的所选并行分区分组网络（在该示例中为并行分区分组网络1）的本地单元级别交换机（在该示例中为单元210a的交换机410a）、通过所选并行分区分组网络（在该示例中为并行分区分组网络1）的管芯到管芯通信通道（块1074）（诸如管芯到管芯通信通道640a（图6））将分组交换（图10b、块1070）到另一管芯的目的地单元级别交换机。在所图示的实施例中，其他的管芯是单元210a的存储器控制器106a的管芯，其包括存储器控制器106a的所选并行分区分组网络（在该示例中为并行分区分组网络1）的单元级别交换机720a。
并行分区分组网络控制逻辑通过存储器控制器单元级别交换机（在该示例中为针对所选并行分区分组网络1的存储器控制器106a的单元级别交换机720a）交换（块1078）分组，并且在例如所选并行分区分组网络（在该示例中为并行分区分组网络1）的缓冲器（诸如输入缓冲器730a）中缓冲该分组。
在该示例中，分组的最终目的地是位于又一管芯上的系统存储器104的存储器区。因此，并行分区分组网络控制逻辑通过存储器控制器单元级别交换机（在该示例中为针对所选并行分区分组网络1的存储器控制器106a的单元级别交换机720a）将分组交换（块10782）到公用单元级别交换机（诸如例如公用单元级别交换机750），用于交换来自或去到多个并行分区分组网络1、2、…n的每一个并行分区分组网络的分组。
并行分区分组网络控制逻辑利用标签920来对从所选并行分区分组网络（在该示例中为并行分区分组网络1）到达的分组加标签（块1086），以标识该分组从其到达的所选并行分区分组网络（在该示例中为并行分区分组网络1）。并行分区分组网络控制逻辑通过公用单元级别交换机将已加标签的分组交换（块1090）到用于载送多个并行分区分组网络1、2、…n中的每一个的分组的公用通信通道。并行分区分组网络控制逻辑通过公用通信通道将已加标签的分组路由（块1094）到最终目的地（诸如另一管芯上的存储器区）。对于在公用通信通道上到达的已加标签的分组，并行分区分组网络控制逻辑读取从公用通信通道到达的分组的标签，并通过公用单元级别交换机将到达的分组交换到由分组的标签标识的特定并行分区分组网络。
示例。
下面的示例涉及其他实施例。
示例1是一种系统，包括：
存储器；
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于所述多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的、耦合到存储器和该单元的所述多个块的每个块网络的单元级别交换机。
在示例2中，示例1和3-8的主题可以可选地包括并行分区分组网络控制逻辑，其适于选择所述多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例3中，示例1-2和4-8的主题可以可选地包括限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：单元级别交换机，针对每个单元的处于单元层次级别且耦合到存储器和特定单元的多个块的每个块网络；和单元到单元级别交换机，处于单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
在示例4中，示例1-3和5-8的主题可以可选地包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的所述多个管芯到管芯通信通道中的管芯到管芯通信通道，其中所述多个块的单元和所述多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前在所选并行分区分组网络的缓冲器中缓冲分组，以及适于将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例5中，示例1-4和6-8的主题可以可选地包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
在示例6中，示例1-5和7-8的主题可以可选地包括：每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，其适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前在第二管芯上的所选并行分区分组网络的缓冲器中缓冲分组，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
在示例7中，示例1-6和8的主题可以可选地包括：公用通信通道，用于载送来自多个并行分区分组网络的每一个的分组，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识该分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
在示例8中，示例1-7的主题可以可选地包括：该并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。
示例9是一种方法，包括：
并行分区分组网络控制逻辑选择多个并行分区分组网络中的第一并行分区分组网络，将设备的存储器耦合到限定块层次级别的多个块，每个块包括多个处理器和互连该块的处理器的块网络，其中多个所述块被组织在限定比第一层次级别更高的单元层次级别的至少一个单元中，每个并行分区分组网络具有在单元层次级别的单元级别交换机，其耦合到存储器和单元的多个块的每个块网络；以及
并行分区分组网络控制逻辑通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例10中，示例9和11-15的主题可以可选地包括：
并行分区分组网络控制逻辑通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组，
其中多个所述单元限定比第二层次级别更高的第三层次级别的单元到单元级别，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：单元级别交换机，针对每个单元处于单元层次级别且耦合到存储器和特定单元的多个块的每个块网络；以及单元到单元级别交换机，处于单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机。
在示例11中，示例9-10和12-15的主题可以可选地包括：并行分区分组网络控制逻辑，在第一管芯上将分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有在单元层次级别的管芯到管芯通信通道和缓冲器，并行分区分组网络的每个缓冲器被耦合到管芯到管芯通信通道和特定并行分区分组网络的单元级别交换机，该方法还包括：并行分区分组网络控制逻辑将分组从缓冲器传送到所选并行分区分组网络的管芯到管芯通信通道，从所选并行分区分组网络的管芯到管芯通信通道接收分组，以及将所接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例12中，示例9-11和13-15的主题可以可选地包括：第二管芯上的多个单元层次级别存储器控制器中的单元级别存储器控制器控制相关联单元的处理器和存储器之间的存储器事务，每个单元具有第二管芯上的多个单元级别存储器控制器的相关联存储器控制器；
第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换从所选并行分区分组网络的管芯到管芯通信通道接收到的分组，每个并行分区分组网络具有第二管芯上的多个单元级别交换机中的单元级别交换机；以及
并行分区分组网络控制逻辑在第二管芯上将从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有第二管芯上的耦合到特定并行分区分组网络的单元级别交换机的多个缓冲器中的缓冲器，第二管芯上的每个单元级别交换机被耦合到特定并行分区分组网络的管芯到管芯通信通道。
在示例13中，示例9-12和14-15的主题可以可选地包括：第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换分组，在第二管芯上的所选并行分区分组网络的缓冲器中缓冲分组，以及将来自所选并行分区分组网络的缓冲器的分组传送到所选并行分区分组网络的管芯到管芯通信通道。
在示例14中，示例9-13和15的主题可以可选地包括：并行分区分组网络控制逻辑利用标签对从所选并行分区分组网络到达的分组加标签以标识分组从其到达的所选并行分区分组网络，以及通过公用单元级别交换机将已加标签的分组交换到公用通信通道，公用通信通道耦合到多个并行分区分组网络中的每个并行分区分组网络，用于载送来自多个并行分区分组网络的每一个的分组，其中由公用通信通道载送的每个分组具有标识已加标签的分组从其到达的并行分区分组网络的标签。
在示例15中，示例1-14的主题可以可选地包括：并行分区分组网络控制逻辑读取从公用通信通道到达的分组的标签，以及通过公用单元级别交换机将到达的分组交换到由分组的标签标识的并行分区分组网络。
示例16是一种供存储器使用的设备，包括：
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于多个并行分区分组网络的其他并行分区分组网络，每个并行分区分组网络具有处于单元层次级别的耦合到存储器和该单元的多个块的每个块网络的单元级别交换机。
在示例17中，示例16和18-23的主题可以可选地包括：并行分区分组网络控制逻辑，其适于选择多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例18中，示例16-17和19-23的主题可以可选地包括：限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：单元级别交换机，针对每个单元在单元层次级别且耦合到存储器和特定单元的多个块的每个块网络；和单元到单元级别交换机，在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机，在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
在示例19中，示例16-18和20-23的主题可以可选地包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的多个管芯到管芯通信通道中的管芯到管芯通信通道，其中多个块的单元和多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例20中，示例16-19和21-23的主题可以可选地包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
在示例21中，示例16-20和22-23的主题可以可选地包括：每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，其适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
在示例22中，示例16-21和23的主题可以可选地包括：用于载送来自多个并行分区分组网络中的每一个的分组的公用通信通道，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
在示例23中，示例16-22的主题可以可选地包括：该并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。
示例24是一种计算机架构系统，包括：
存储器；
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的耦合到存储器和该单元的多个块的每个块网络的单元级别交换机。
在示例25中，示例24和26-31的主题可以可选地包括并行分区分组网络控制逻辑，其适于选择多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例26中，示例24-25和27-31的主题可以可选地包括限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：单元级别交换机，针对每个单元在单元层次级别且耦合到存储器和特定单元的多个块的每个块网络；和单元到单元级别交换机，在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机，在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
在示例27中，示例24-26和28-31的主题可以可选地包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的多个管芯到管芯通信通道中的管芯到管芯通信通道，其中多个块的单元和多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及适于将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例28中，示例24-27和29-31的主题可以可选地包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
在示例29中，示例24-28和30-31的主题可以可选地包括：每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，其适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
在示例30中，示例24-29和31的主题可以可选地包括：公用通信通道，用于载送来自多个并行分区分组网络中的每一个的分组，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及公用单元级别交换机，耦合到多个并行分区分组网络的每个并行分区分组网络，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
在示例31中，示例24-30的主题可以可选地包括：该并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及适于通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。
示例32是一种在至少一个集成电路中路由分组的方法，包括：
并行分区分组网络控制逻辑选择多个并行分区分组网络中的第一并行分区分组网络，将设备的存储器耦合到限定块层次级别的多个块，每个块包括多个处理器和互连该块的处理器的块网络，其中多个所述块被组织在限定比第一层次级别更高的单元层次级别的至少一个单元中，每个并行分区分组网络具有在单元层次级别的单元级别交换机，其耦合到存储器和单元的多个块的每个块网络；以及
并行分区分组网络控制逻辑通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例33中，示例32和34-38的主题可以可选地包括：
并行分区分组网络控制逻辑通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组，
其中多个所述单元限定比第二层次级别更高的第三层次级别的单元到单元级别，其中每个单元在单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：在单元层次级别针对每个单元且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机，以及在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机。
在示例34中，示例32-33和35-38的主题可以可选地包括：并行分区分组网络控制逻辑在第一管芯上将分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有在单元层次级别的管芯到管芯通信通道和缓冲器，并行分区分组网络的每个缓冲器被耦合到管芯到管芯通信通道和特定并行分区分组网络的单元级别交换机，该方法还包括：并行分区分组网络控制逻辑将分组从缓冲器传送到所选并行分区分组网络的管芯到管芯通信通道，从所选并行分区分组网络的管芯到管芯通信通道接收分组，以及将所接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例35中，示例32-34和36-38的主题可以可选地包括：第二管芯上的多个单元层次级别存储器控制器的单元级别存储器控制器控制相关联单元的处理器和存储器之间的存储器事务，每个单元具有第二管芯上的多个单元级别存储器控制器的相关联存储器控制器；
第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换从所选并行分区分组网络的管芯到管芯通信通道接收到的分组，每个并行分区分组网络具有第二管芯上的多个单元级别交换机中的单元级别交换机；以及
并行分区分组网络控制逻辑在第二管芯上将从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有第二管芯上的耦合到特定并行分区分组网络的单元级别交换机的多个缓冲器中的缓冲器，第二管芯上的每个单元级别交换机被耦合到特定并行分区分组网络的管芯到管芯通信通道。
在示例36中，示例32-35和37-38的主题可以可选地包括：第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换分组，将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将来自所选并行分区分组网络的缓冲器的分组传送到所选并行分区分组网络的管芯到管芯通信通道。
在示例37中，示例32-36和38的主题可以可选地包括：并行分区分组网络控制逻辑利用标签对从所选并行分区分组网络到达的分组加标签以标识分组从其到达的所选并行分区分组网络，以及通过公用单元级别交换机将已加标签的分组交换到用于载送来自多个并行分区分组网络中每一个的分组的耦合到多个并行分区分组网络中的每个并行分区分组网络的公用通信通道，其中由公用通信通道载送的每个分组具有标识已加标签的分组从其到达的并行分区分组网络的标签。
在示例38中，示例32-37的主题可以可选地包括：并行分区分组网络控制逻辑读取从公用通信通道到达的分组的标签，以及通过公用单元级别交换机将到达的分组交换到由分组的标签标识的并行分区分组网络。
示例39是一种供存储器使用的计算机架构设备，包括：
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的耦合到存储器和该单元的多个块的每个块网络的单元级别交换机。
在示例40中，示例39和41-46的主题可以可选地包括：并行分区分组网络控制逻辑，其适于选择多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例41中，示例39-40和42-46的主题可以可选地包括限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：针对每个单元的在单元层次级别且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机；和在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机，在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
在示例42中，示例39-40和42-46的主题可以可选地包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的多个管芯到管芯通信通道中的管芯到管芯通信通道，其中多个块的单元和多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例43中，示例39-42和44-46的主题可以可选地包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
在示例44中，示例39-43和44-46的主题可以可选地包括：每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，其适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
在示例45中，示例39-44和46的主题可以可选地包括：用于载送来自多个并行分区分组网络中的每一个的分组的公用通信通道，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
在示例46中，示例39-45的主题可以可选地包括：该并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。
示例47是一种在至少一个集成电路中路由分组的方法，包括：
并行分区分组网络控制逻辑选择多个并行分区分组网络中的第一并行分区分组网络，将设备的存储器耦合到限定块层次级别的多个块，每个块包括多个处理器和互连该块的处理器的块网络，其中多个所述块被组织在限定比第一层次级别更高的单元层次级别的至少一个单元中，每个并行分区分组网络具有在单元层次级别的单元级别交换机，单元级别交换机耦合到存储器和单元的多个块的每个块网络；以及
并行分区分组网络控制逻辑通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例48中，示例47和49-53的主题可选地包括：
并行分区分组网络控制逻辑通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机，在所选并行分区分组网络的各所选单元级别交换机之间交换分组，
其中多个所述单元限定比第二层次级别更高的第三层次级别的单元到单元级别，其中每个单元在单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：在单元层次级别针对每个单元且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机，以及在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机。
在示例49中，示例47-48和50-53的主题可以可选地包括：并行分区分组网络控制逻辑在第一管芯上将分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有在单元层次级别的管芯到管芯通信通道和缓冲器，并行分区分组网络的每个缓冲器被耦合到管芯到管芯通信通道和特定并行分区分组网络的单元级别交换机，该方法还包括：并行分区分组网络控制逻辑将分组从缓冲器传送到所选并行分区分组网络的管芯到管芯通信通道，从所选并行分区分组网络的管芯到管芯通信通道接收分组，以及将所接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例50中，示例47-49和51-53的主题可以可选地包括：第二管芯上的多个单元层次级别存储器控制器中的单元级别存储器控制器控制相关联单元的处理器和存储器之间的存储器事务，每个单元具有第二管芯上的多个单元级别存储器控制器的相关联存储器控制器；
第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换从所选并行分区分组网络的管芯到管芯通信通道接收到的分组，每个并行分区分组网络具有第二管芯上的多个单元级别交换机中的单元级别交换机；以及
并行分区分组网络控制逻辑在第二管芯上将从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有第二管芯上的耦合到特定并行分区分组网络的单元级别交换机的多个缓冲器中的缓冲器，第二管芯上的每个单元级别交换机被耦合到特定并行分区分组网络的管芯到管芯通信通道。
在示例51中，示例47-50和52-53的主题可以可选地包括：第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换分组，将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将来自所选并行分区分组网络的缓冲器的分组传送到所选并行分区分组网络的管芯到管芯通信通道。
在示例52中，示例47-51和53的主题可以可选地包括：并行分区分组网络控制逻辑利用标签对从所选并行分区分组网络到达的分组加标签以标识分组从其到达的所选并行分区分组网络，以及通过公用单元级别交换机将已加标签的分组交换到用于载送来自多个并行分区分组网络中每一个的分组的耦合到多个并行分区分组网络中的每个并行分区分组网络的公用通信通道，其中由公用通信通道载送的每个分组具有标识已加标签的分组从其到达的并行分区分组网络的标签。
在示例53中，示例47-52的主题可以可选地包括：并行分区分组网络控制逻辑读取从公用通信通道到达的分组的标签，以及通过公用单元级别交换机将到达的分组交换到由分组的标签标识的并行分区分组网络。
示例54是一种装置，包括执行如在任何前述示例中描述的方法的机构。
示例55是一种供存储器使用的计算机架构设备，包括：
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的耦合到存储器和该单元的多个块的每个块网络的单元级别交换机。
在示例56中，示例55和57-62的主题可以可选地包括：并行分区分组网络控制逻辑，其适于选择多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
在示例57中，示例55-56和58-62的主题可以可选地包括：限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：对于每个单元在单元层次级别且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机；和在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机，在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
在示例58中，示例55-57和59-62的主题可以可选地包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的多个管芯到管芯通信通道中的管芯到管芯通信通道，其中多个块的单元和多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
在示例59中，示例55-58和60-62的主题可以可选地包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
在示例60中，示例55-59和61-62的主题可以可选地包括：每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，其适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
在示例61中，示例55-60和62的主题可以可选地包括：用于载送来自多个并行分区分组网络中每一个的分组的公用通信通道，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
在示例62中，示例55-61的主题可以可选地包括：该并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。所述操作可以被实施为使用标准编程和/或工程技术来产生软件、固件、硬件或其任何组合的方法、装置或计算机程序产品。所述操作可以被实施为保存在“计算机可读存储介质”中的计算机程序代码，其中处理器可以从计算机存储可读介质读取代码并执行该代码。计算机可读存储介质包括电子电路、存储材料、无机材料、有机材料、生物材料、外壳、外罩、涂层和硬件中的至少一个。计算机可读存储介质可以包括但不限于：磁性存储介质（例如硬盘驱动器、软盘、磁带等）、光学存储装置（CD-ROM、DVD、光盘等）、易失性和非易失性存储器设备（例如EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪速存储器、固件、可编程逻辑等）、固态设备（SSD）等等。实施所述操作的代码还可以以硬件设备（例如集成电路芯片、可编程门阵列（PGA）、专用集成电路（ASIC）等等）中实施的硬件逻辑来实施。更进一步地，实施所述操作的代码可以在“传输信号”中实施，其中传输信号可以通过空间或者通过传输介质（诸如光学纤维、铜线等）来传播。代码或逻辑被编码在其中的传输信号还可以包括无线信号、卫星传输、无线电波、红外信号、蓝牙等等。嵌入在计算机可读存储介质上的程序代码可以被作为传输信号从传送站或计算机传送到接收站或计算机。计算机可读存储介质不仅仅由传输信号构成。本领域技术人员将会认识到，可以在不偏离本描述范围的情况下对该配置做出许多修改，并且制造的物品可以包括本领域中已知的适当信息承载介质。当然，本领域技术人员将会认识到，可以在不偏离本描述范围的情况下对该配置做出许多修改，并且制造的物品可以包括本领域中已知的任何有形信息承载介质。
在某些应用中，根据本描述的设备可以体现在计算机系统中，该计算机系统包括呈现信息以在耦合到该计算机系统的监控器或其他显示器上显示的视频控制器、设备驱动器和网络控制器，该计算机系统诸如是包括桌上型计算机、工作站、服务器、大型机、膝上型计算机、手持计算机等的计算机系统。可替代地，设备实施例可以体现在不包括例如视频控制器（诸如交换机、路由器等），或者不包括例如网络控制器的计算设备中。
各个图的图示逻辑可以示出以某一顺序发生的某些事件。在替代实施例中，某些操作可以被以不同顺序执行、被修改或移除。此外，操作可以被添加到上述逻辑或者仍遵照所述实施例。进一步地，这里描述的操作可以顺序发生或者某些操作可以被并行处理。更进一步地，可以由单个处理单元或由分布式处理单元来执行操作。
已经为了说明和描述的目的呈现了各种实施例的前述描述。不意图穷举或限制所公开的精确形式。根据上述教导，许多修改和变化是可能的。

Claims (23)

1.一种计算机架构系统，包括：
存储器；
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于所述多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的耦合到存储器和所述单元的多个块的每个块网络的单元级别交换机。
2.根据权利要求1所述的系统，还包括并行分区分组网络控制逻辑，其适于选择所述多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
3.根据权利要求2所述的系统，还包括限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：对于每个单元在单元层次级别且耦合到存储器和特定单元的所述多个块的每个块网络的单元级别交换机；和在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
4.根据权利要求2至3中任一个所述的系统，还包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的所述多个管芯到管芯通信通道中的管芯到管芯通信通道，其中所示多个块的单元和所述多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
5.根据权利要求4所述的系统，还包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的所述多个单元级别交换机中的单元级别交换机；以及在第二管芯上的所述多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
6.根据权利要求5所述的系统，其中每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，该并行分区分组网络控制逻辑适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
7.根据权利要求2至3中的任一项所述的系统，还包括用于载送来自多个并行分区分组网络中每一个的分组的公用通信通道，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到所述多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
8.根据权利要求7所述的系统，其中所述并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由分组的标签所标识的并行分区分组网络。
9.一种在至少一个集成电路中路由分组的方法，包括：
并行分区分组网络控制逻辑选择多个并行分区分组网络中的第一并行分区分组网络，将设备的存储器耦合到限定块层次级别的多个块，每个块包括多个处理器和互连该块的处理器的块网络，其中多个所述块被组织在限定比第一层次级别更高的单元层次级别的至少一个单元中，每个并行分区分组网络具有在单元层次级别的单元级别交换机，其耦合到存储器和单元的所述多个块的每个块网络；以及
并行分区分组网络控制逻辑通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
10.根据权利要求9所述的方法，还包括：
并行分区分组网络控制逻辑通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组，
其中多个所述单元限定比第二层次级别更高的第三层次级别的单元到单元级别，其中每个单元在单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：在单元层次级别针对每个单元且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机，以及在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机。
11.根据权利要求10所述的方法，还包括并行分区分组网络控制逻辑在第一管芯上将分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有在单元层次级别的管芯到管芯通信通道和缓冲器，并行分区分组网络的每个缓冲器被耦合到管芯到管芯通信通道和特定并行分区分组网络的单元级别交换机，该方法还包括：并行分区分组网络控制逻辑将分组从缓冲器传送到所选并行分区分组网络的管芯到管芯通信通道，从所选并行分区分组网络的管芯到管芯通信通道接收分组，以及将所接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
12.根据权利要求11所述的方法，还包括：第二管芯上的多个单元层次级别存储器控制器中的单元级别存储器控制器控制相关联单元的处理器和存储器之间的存储器事务，每个单元具有第二管芯上的多个单元级别存储器控制器中的相关联存储器控制器；
第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换从所选并行分区分组网络的管芯到管芯通信通道接收到的分组，每个并行分区分组网络具有第二管芯上的多个单元级别交换机中的单元级别交换机；以及
并行分区分组网络控制逻辑在第二管芯上将从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中，每个并行分区分组网络具有第二管芯上的耦合到特定并行分区分组网络的单元级别交换机的多个缓冲器中的缓冲器，第二管芯上的每个单元级别交换机被耦合到特定并行分区分组网络的管芯到管芯通信通道。
13.根据权利要求12所述的方法，还包括：第二管芯上的并行分区分组网络控制逻辑通过第二管芯上的所选并行分区分组网络的单元级别交换机交换分组，将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将来自所选并行分区分组网络的缓冲器的分组传送到所选并行分区分组网络的管芯到管芯通信通道。
14.根据权利要求13所述的方法，还包括：并行分区分组网络控制逻辑利用标签对从所选并行分区分组网络到达的分组加标签以标识该分组从其到达的所选并行分区分组网络，以及通过公用单元级别交换机将已加标签的分组交换到用于载送来自多个并行分区分组网络中每一个的分组的耦合到多个并行分区分组网络中的每个并行分区分组网络的公用通信通道，其中由公用通信通道载送的每个分组具有标识已加标签的分组从其到达的并行分区分组网络的标签。
15.根据权利要求14所述的方法，还包括：并行分区分组网络控制逻辑读取从公用通信通道到达的分组的标签，以及通过公用单元级别交换机将到达的分组交换到由分组的标签标识的并行分区分组网络。
16.一种供存储器使用的计算机架构设备，包括：
限定块层次级别的多个块，每个块都包括多个处理器和互连该块的处理器的块网络；
限定比块层次级别更高的单元层次级别的单元，所述单元包括在块层次级别的多个所述块；以及
多个并行分区分组网络，每个并行分区分组网络都独立于所述多个并行分区分组网络中的其他并行分区分组网络，每个并行分区分组网络具有在单元层次级别的耦合到存储器和该单元的多个块的每个块网络的单元级别交换机。
17.根据权利要求16所述的设备，还包括并行分区分组网络控制逻辑，其适于选择所述多个并行分区分组网络中的第一并行分区分组网络，并且通过独立于其他并行分区分组网络的所选并行分区分组网络传送分组，所述传送包括通过在单元层次级别的所选并行分区分组网络的单元级别交换机来交换分组。
18.根据权利要求17所述的设备，还包括限定比单元层次级别更高的单元到单元层次级别的多个所述单元，其中每个单元处于单元层次级别并且包括在块层次级别的多个所述块，其中每个并行分区分组网络具有：针对每个单元在单元层次级别且耦合到存储器和特定单元的多个块的每个块网络的单元级别交换机；和在单元到单元层次级别且耦合到在单元层次级别的特定并行分区分组网络的每个单元级别交换机的单元到单元级别交换机，其中并行分区分组网络控制逻辑还适于通过在单元到单元层次级别的所选并行分区分组网络的单元到单元级别交换机在所选并行分区分组网络的各所选单元级别交换机之间交换分组。
19.根据权利要求17至18中的一个所述的设备，还包括：第一管芯、第二管芯和多个管芯到管芯通信通道，每个并行分区分组网络都具有耦合到第一和第二管芯的所述多个管芯到管芯通信通道中的管芯到管芯通信通道，其中所示多个块的单元和多个并行分区分组网络的单元级别交换机在第一管芯上，该设备还包括第一管芯上的多个缓冲器，每个并行分区分组网络具有耦合到单元级别交换机和特定并行分区分组网络的管芯到管芯通信通道的缓冲器，其中并行分区分组网络控制逻辑还适于在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在所选并行分区分组网络的缓冲器中，以及将缓冲器中的从所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在所选并行分区分组网络的缓冲器中。
20.根据权利要求19所述的设备，还包括：在第二管芯上的多个单元层次级别存储器控制器，每个单元级别存储器控制器适于控制在相关联单元的处理器和存储器之间的存储器事务；在第二管芯上的多个单元级别交换机，其中每个并行分区分组网络具有在第二管芯上的多个单元级别交换机中的单元级别交换机；以及在第二管芯上的多个缓冲器中的缓冲器，在第二管芯上的每个单元级别交换机耦合到第一管芯上的特定并行分区分组网络的缓冲器和单元级别交换机。
21.根据权利要求20所述的设备，其中每个存储器控制器具有在第二管芯上的并行分区分组网络控制逻辑，该并行分区分组网络控制逻辑适于：通过第二管芯上的所选并行分区分组网络的单元级别交换机来交换分组，在将分组传送到所选并行分区分组网络的管芯到管芯通信通道之前将分组缓冲在第二管芯上的所选并行分区分组网络的缓冲器中，以及将从第二管芯上的所选并行分区分组网络的管芯到管芯通信通道接收到的分组缓冲在第二管芯上的缓冲器中。
22.根据权利要求17至18中的任一项所述的设备，还包括：用于载送来自多个并行分区分组网络中每一个的分组的公用通信通道，其中由公用通信通道载送的每个分组具有标识并行分区分组网络的标签；以及耦合到多个并行分区分组网络中的每个并行分区分组网络的公用单元级别交换机，其中并行分区分组网络控制逻辑适于利用标签对来自每个并行分区分组网络的分组加标签以标识该分组从其到达的并行分区分组网络，并通过公用单元级别交换机将已加标签的分组交换到公用通信通道。
23.根据权利要求22所述的设备，其中所述并行分区分组网络控制逻辑适于从公用通信通道读取分组的标签，以及通过公用单元级别交换机将分组交换到由该分组的标签所标识的并行分区分组网络。
CN201480063568.6A 2013-12-20 2014-12-16 分层且并行分区网络 Active CN105723356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/137,108 US20150178092A1 (en) 2013-12-20 2013-12-20 Hierarchical and parallel partition networks
US14/137108 2013-12-20
PCT/US2014/070686 WO2015095243A1 (en) 2013-12-20 2014-12-16 Hierarchical and parallel partition networks

Publications (2)

Publication Number Publication Date
CN105723356A true CN105723356A (zh) 2016-06-29
CN105723356B CN105723356B (zh) 2019-05-17

Family

ID=53400119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480063568.6A Active CN105723356B (zh) 2013-12-20 2014-12-16 分层且并行分区网络

Country Status (7)

Country Link
US (1) US20150178092A1 (zh)
EP (1) EP3084629B1 (zh)
JP (1) JP6245360B2 (zh)
KR (1) KR101940636B1 (zh)
CN (1) CN105723356B (zh)
BR (1) BR112016011552A2 (zh)
WO (1) WO2015095243A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108253B2 (en) * 2014-01-30 2018-10-23 Hewlett Packard Enterprise Development Lp Multiple compute nodes
US10447328B2 (en) 2016-06-28 2019-10-15 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for die-to-die communication
GB202100742D0 (en) * 2021-01-20 2021-03-03 Graphcore Ltd Exchange between stacked die

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747905A1 (en) * 1995-06-07 1996-12-11 Lsi Logic Corporation Memory testing apparatus for microelectronic integrated circuit
US5727231A (en) * 1994-07-15 1998-03-10 International Business Machines Corporation Method for personalizing integrated circuit devices
US20020116595A1 (en) * 1996-01-11 2002-08-22 Morton Steven G. Digital signal processor integrated circuit
US6823511B1 (en) * 2000-01-10 2004-11-23 International Business Machines Corporation Reader-writer lock for multiprocessor systems
CN1834680A (zh) * 2005-03-14 2006-09-20 因芬尼昂技术弗拉斯有限责任两合公司 具有可被禁用的控制输入的集成电路
US20100100703A1 (en) * 2008-10-17 2010-04-22 Computational Research Laboratories Ltd. System For Parallel Computing
US8850437B2 (en) * 2011-05-05 2014-09-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-pass linear complexity task scheduler

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184015B (it) * 1985-12-13 1987-10-22 Elsag Sistema multiprocessore a piu livelli gerarchici
US5161156A (en) * 1990-02-02 1992-11-03 International Business Machines Corporation Multiprocessing packet switching connection system having provision for error correction and recovery
US5471580A (en) * 1991-10-01 1995-11-28 Hitachi, Ltd. Hierarchical network having lower and upper layer networks where gate nodes are selectively chosen in the lower and upper layer networks to form a recursive layer
JPH07230435A (ja) * 1994-02-18 1995-08-29 Hitachi Ltd 可変構造別系統ネットワークを有する並列計算機
US5805839A (en) * 1996-07-02 1998-09-08 Advanced Micro Devices, Inc. Efficient technique for implementing broadcasts on a system of hierarchical buses
JP2004199579A (ja) * 2002-12-20 2004-07-15 Hitachi Ltd マルチプロセッサシステム
US20040236891A1 (en) * 2003-04-28 2004-11-25 International Business Machines Corporation Processor book for building large scalable processor systems
JP2006215816A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd 情報処理システムおよび情報処理システムの制御方法
JP4806362B2 (ja) * 2007-02-14 2011-11-02 富士通株式会社 並列処理制御プログラム、並列処理制御システムおよび並列処理制御方法
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8244986B2 (en) * 2009-12-30 2012-08-14 Empire Technology Development, Llc Data storage and access in multi-core processor architectures
JP5821624B2 (ja) * 2011-12-27 2015-11-24 富士通株式会社 通信制御装置、並列計算機システム及び通信制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5727231A (en) * 1994-07-15 1998-03-10 International Business Machines Corporation Method for personalizing integrated circuit devices
EP0747905A1 (en) * 1995-06-07 1996-12-11 Lsi Logic Corporation Memory testing apparatus for microelectronic integrated circuit
US20020116595A1 (en) * 1996-01-11 2002-08-22 Morton Steven G. Digital signal processor integrated circuit
US6823511B1 (en) * 2000-01-10 2004-11-23 International Business Machines Corporation Reader-writer lock for multiprocessor systems
CN1834680A (zh) * 2005-03-14 2006-09-20 因芬尼昂技术弗拉斯有限责任两合公司 具有可被禁用的控制输入的集成电路
US20100100703A1 (en) * 2008-10-17 2010-04-22 Computational Research Laboratories Ltd. System For Parallel Computing
US8850437B2 (en) * 2011-05-05 2014-09-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-pass linear complexity task scheduler

Also Published As

Publication number Publication date
BR112016011552A2 (pt) 2017-08-08
KR101940636B1 (ko) 2019-01-22
KR20160068901A (ko) 2016-06-15
EP3084629A1 (en) 2016-10-26
JP2017503230A (ja) 2017-01-26
CN105723356B (zh) 2019-05-17
WO2015095243A1 (en) 2015-06-25
US20150178092A1 (en) 2015-06-25
EP3084629B1 (en) 2023-01-04
EP3084629A4 (en) 2017-08-09
JP6245360B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
US10740282B2 (en) Interconnect circuits at three-dimensional (3-D) bonding interfaces of a processor array
CN100573497C (zh) 一种多核多操作系统之间的通信方法及系统
US9792251B2 (en) Array of processor core circuits with reversible tiers
US20100238944A1 (en) System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus
CN104737143A (zh) 存储器访问控制模块以及相关方法
CN105956659A (zh) 数据处理装置和系统、服务器
CN101477512B (zh) 一种处理器系统及其访存方法
CN102436431A (zh) 总线系统和其死锁避免电路
CN1816012B (zh) 用于多线程、多重处理单片系统网络处理器单元的可升级的、高性能全局互联方案
CN105723356A (zh) 分层且并行分区网络
CN116235469A (zh) 网络芯片和网络设备
CN109426566A (zh) 使用开关来连接加速器资源
US11205109B2 (en) On-chip communication system for neural network processors
US11055252B1 (en) Modular hardware acceleration device
US8782302B2 (en) Method and apparatus for routing transactions through partitions of a system-on-chip
CN106027423A (zh) PCIe设备共享网络及其数据传输方法
US9158731B2 (en) Multiprocessor arrangement having shared memory, and a method of communication between processors in a multiprocessor arrangement
CN215298229U (zh) 主板及电子设备
US20190303313A1 (en) Effective gear-shifting by queue based implementation
KR101797929B1 (ko) 매니코어 플랫폼에서 코어에 프로세스를 할당하는 방법 및 코어 프로세스간 통신 방법
CN216249230U (zh) 主板及电子设备
CN107273312B (zh) 具有工作存储器的计算单元用的存储器直接访问控制装置
CN112148653A (zh) 数据传输装置、数据处理系统、数据处理方法和介质
EP2482197A1 (en) Information processing device and device setting switching method
JPH04225463A (ja) 並列処理型電子計算機システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant