CN105720967B - 接口模块 - Google Patents

接口模块 Download PDF

Info

Publication number
CN105720967B
CN105720967B CN201510967065.8A CN201510967065A CN105720967B CN 105720967 B CN105720967 B CN 105720967B CN 201510967065 A CN201510967065 A CN 201510967065A CN 105720967 B CN105720967 B CN 105720967B
Authority
CN
China
Prior art keywords
connection terminal
interface
processing unit
interface processing
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510967065.8A
Other languages
English (en)
Other versions
CN105720967A (zh
Inventor
K-D.施奈德
B.豪克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Publication of CN105720967A publication Critical patent/CN105720967A/zh
Application granted granted Critical
Publication of CN105720967B publication Critical patent/CN105720967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/16—Code allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J2013/0037—Multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)

Abstract

本发明涉及接口模块，该接口模块至少具有配置连接端子、重置连接端子、传输连接端子和接收连接端子。所述接口模块至少具有第一接口处理单元和与该第一接口处理单元不同的第二接口处理单元，所述第一接口处理单元和第二接口处理单元的连接端子可以通过多路复用器与所述接口模块的连接端子连接，使得在所述接口模块处仅须设置一组接口连接端子。以根据本发明的方式，多路复用器通过在重置信号期间在配置连接端子处的电平被操控。

Description

接口模块
技术领域
本发明涉及接口模块。
背景技术
在很多技术领域中，尤其在机动车电子设备中，诸如燃油喷射阀的执行器通过控制设备基于要处理的传感器信号来操控，所述控制设备的内核由微处理器形成。微处理器到传感器和执行器的连接在此大多通过专用总线、尤其串行总线、诸如PSI5总线来进行，以便节省导线。
然而，因为在微处理器中仅有限数目的输出连接端子可用于这种外围构件并且应当针对多个不同的外围构件尽可能普遍地设计这些输出连接端子，所以使用接口模块，以便通过由微处理器优选地使用的第一接口以及利用例如传感器通过对于这些传感器来说特别合适的第二接口来传输由微处理器提供的并且要发送给传感器的或要从所述传感器接收的信号。
作为第一接口，例如可以考虑SPI总线、I2C或微秒总线或UART接口，而为了传输传感器数据并且为了操控传感器例如优选PSI5总线。
这种接口模块在此可以具有多个第二接口，其中来自微处理器的或要传输给所述微处理器的信号通过接口模块中的控制装置分发给应当与处理器连接的接口。
然而可能的是，不同的微处理器分别具有用于与外围模块通信的不同接口或者在虽然有多个存在的接口的情况下仅仅一个确定的接口可用于给定的应用情况。
然而这意味着，接口模块应当装备有用于与微处理器连接的所有常用的接口。然而这导致接口模块处的不期望地高的数目的连接管脚，如在图1的实例处所示出的那样。
在那里以示意性方式示出一种模块，所述模块具有用于供电电压的高电位Vdd的第一供电电压连接端子和用于供电电压的低电位Gnd的第二供电电压连接端子。所述模块此外具有对于这种外围模块来说通常的选择连接端子 以及重置连接端子。在所示出的实例中，所述模块应当使得能够不仅通过SPI总线而且通过UART接口从微处理器传输信号以及将信号传输到微处理器。为此，不仅在内部设置相应的处理装置SPI接口、UART接口而且在外壳上设置为此所需的连接管脚。
对于SPI接口来说需要至少三个连接端子，即时钟连接端子CLK、用于将数据从主机传输到从机MTSR（master transmit slave receive（主机发射从机接收））的连接端子以及用于将数据从从机传输到主机MRST（master receive slave transmit（主机接收从机发射））的连接端子，其中在该情况下微处理器是主机并且接口模块是从机。
对于UART接口来说仅仅需要两个用于接收RxD以及用于传输TxD的连接端子。
此外，现在必须设置配置连接端子CFG，通过该配置连接端子可以选择哪个接口应当被用于相应的应用情况，这在所示出的实例中通过内部的低电平有效布线（Aktiv-low-Verschaltung）来进行，其中进行预设，其方式是，两个接口处理装置具有激活连接端子，所述激活连接端子中的一个通过电阻直接与高供电电压电位Vdd连接并且其它的激活连接端子通过反相器与该高供电电压电位Vdd连接，使得通过反相器连接的接口处理装置是被选择的接口处理装置，因为即使没有电位施加在配置连接端子CFG处，选择连接端子也位于低电位上。如果在配置连接端子CFG处施加低电位，则相应地选择其它的处理装置。
如果还必须在接口模块中设置另外的接口处理装置、诸如I2C接口处理装置和微秒接口处理装置，则相应的连接管脚必须被提供（vorgehalten）。也将需要相应地更高的数目的配置管脚，以便可以选择相应的接口处理装置。
发明内容
因此，本发明的任务是说明一种改进的接口模块，所述接口模块利用更少数目的连接管脚就足够了。
该任务通过根据权利要求1的接口模块来解决。有利的改进方案和构造方案在从属权利要求中说明。
根据本发明的接口模块因此至少配备有配置连接端子、重置连接端子、传输连接端子和接收连接端子。该接口模块至少具有第一接口处理单元和与第一接口处理单元不同的第二接口单元，所述接口处理单元至少具有第一和第二激活连接端子、第一和第二传输连接端子以及第一和第二接收连接端子。此外，所述接口模块具有多路复用器，该多路复用器具有与所述接口模块的传输连接端子和接收连接端子连接的传输输入端和接收输入端，以及至少第一和第二传输输出端和至少第一和第二接收输出端，以及至少一个控制输入端，其中所述多路复用器的第一传输输出端和第一接收输出端与第一接口处理单元的第一传输连接端子和第一接收连接端子连接并且所述多路复用器的第二传输输出端和第二接收输出端与第二接口处理单元的第二传输连接端子和第二接收连接端子连接。所述接口模块此外具有分析电路，所述分析电路的输入连接端子与所述接口模块的配置连接端子连接，所述分析电路被设立用于将输入连接端子处的信号的电平转换成二进制码并且在至少一个输出连接端子处提供该二进制码，所述至少一个输出连接端子与所述多路复用器的至少一个控制输入端连接。此外，设置有具有至少一个控制连接端子和至少第一和第二信号输出端的选择电路，所述选择电路的至少一个控制连接端子与分析电路的至少一个输出连接端子连接并且所述选择电路的至少第一和第二信号输出端与第一接口处理单元的第一激活连接端子和第二接口处理单元的第二激活连接端子连接。
基于根据本发明使用接口模块内部的多路复用器可以在模块之内设置任意数目的接口处理单元，所述接口处理单元可以通过多路复用器仅与一组外部的连接管脚连接，其中要设置的连接管脚的数目与对于具有最多的连接端子的接口处理单元来说所需的连接管脚的数目相对应。接口处理单元中的一个可以以已知的方式预设地与接口模块的连接管脚连接，其中可以通过一个或多个配置连接端子处的一个信号或多个信号来选择其它接口处理单元。
对于配置信号仅可以采用两种状态的情况来说，在给定数目的接口处理单元的情况下可以设置相应数量的配置管脚。然而，也可能的是，配置信号可以采用多个不同的电平，使得仅需要一个配置连接端子，然而在内部应设置相应的处理单元、例如分析配置信号的电平的模数转换器。在接口模块的一种有利的改进方案中，所述接口模块的分析电路具有用于存储代表所述选择的二进制码的存储单元。存储器在此可以是易失性存储器，使得所述选择仅在供电电压施加在接口模块上的时间内保持。然而也可以设置只读存储器，以便也针对供电电压从接口模块被去除的情况保持所述选择。
在根据本发明的接口模块的一种有利的构造方案中，模块选择连接端子形成配置连接端子，其中分析电路与重置连接端子连接并且具有A/D转换器，所述A/D转换器用于利用重置连接端子处的信号的结束重置过程的边沿将配置连接端子处的信号的电平转换成二进制码。
由此可以以有利的方式节省专用配置连接端子，其方式是，将信号在两个本来存在的模块连接端子处进行逻辑关联。通常，利用重置输入端处的低电平在模块中执行重置过程或者利用从高电平到低电平的下降边沿开始所述重置过程。相应地，利用上升边沿来终止所述重置过程。利用该上升边沿然后将模块选择连接端子处的电平转移到分析电路中以用于A/D转换。然而，原则上也可以使用分别其它的电平或边沿。
对于仅设置有两个接口处理单元的情况来说，分析和选择电路可以通过D触发器来实现，其中在此以有利的方式也可以节省配置连接端子，其方式是，为了选择，模块选择连接端子处的电平利用重置连接端子处的信号的结束所述重置过程的边沿来分析和保存。
在具有这种D触发器的接口模块的第一变型方案中，多路复用器可以针对每个接口处理单元具有另一输出端，输出端中的每一个与所分配的接口处理单元的激活连接端子连接，而多路复用器具有另一输入端，所述另一输入端与低供电电压电位连接，使得通过D触发器的输出信号将所述激活连接端子中的一个与该低供电电压电位连接并且因此选择或激活相应的接口处理单元。激活连接端子可以以已知的方式通过电阻与高供电电压电位连接，以便保证仅一个接口处理单元可以被激活。
替代地也可以将D触发器的输出端直接与接口处理单元的激活连接端子连接，其中激活连接端子中的各一个直接与D触发器的输出连接端子连接并且激活连接端子中的其它激活连接端子通过反相器与D触发器的输出连接端子连接，使得在此也保证总是仅激活接口处理单元中的一个，其中通过选择其激活连接端子通过反相器与D触发器的输出端连接的接口单元，可以确定哪个接口处理单元通过预设被选择。
附图说明
随后应根据实施例借助于图更详细地阐述本发明。在此：
图1示出根据现有技术的接口模块，
图2示出根据本发明的接口模块，
图3示出具有两个接口处理单元的根据本发明的接口模块的第一实施方式，以及
图4示出具有仅仅两个接口处理单元的根据本发明的接口模块的另一实施方式。
具体实施方式
图2以示意性方式示出根据本发明的接口模块，所述接口模块通过高供电电压电位Vdd和低供电电压电位Gnd被供电。作为接口模块，该接口模块具有以下任务：将通过第一总线从微处理器传输的以及传输到微处理器的信号传输到多个连接端子中的一个连接端子上，传感器或执行器可以被连接到所述多个连接端子上，以便可以通过合适的总线传输到那儿去。
出于清楚的原因，到必要时要连接的传感器和执行器的接口未被示出并且进行接口接口协议和/或信号电平的转换的处理单元也未更详细地被示出，因为该处理单元对于本领域技术人员来说是熟悉的。
为了与微处理器通信，该接口模块具有接收连接端子Rx、传输连接端子Tx和时钟信号输入端Ck。这些连接端子被构造，使得可以连接到所有通常的总线、诸如SPI总线、I2C总线和微秒总线或者UART接口上。
在接口模块的内部，该接口模块具有与相应需求相对应的数目的接口处理装置1、2、3，所述接口处理装置被不同地构造并且例如可以从上面提到的总线或接口的组中被提取。因此，在图2的那里所示出的实例中将第一接口处理单元示出为SPI接口，将第二接口处理单元2示出为UART接口并且以勾画的方式示出了任意的第三接口处理单元3。这些接口处理单元能够分别通过第一激活连接端子、第二激活连接端子或第三激活连接端子被单独地激活。
以根据本发明的方式，该接口模块具有多路复用器MUX，接口连接端子Rx、Tx、Ck可以通过所述多路复用器被接通到相应的所选择的接口处理单元1、2、3上。为此，所述多路复用器MUX具有接收输入端1e、传输输入端2e和时钟输入端4e，所述接收输入端、传输输入端和时钟输入端与接口模块的接收连接端子Rx、传输连接端子Tx和时钟信号连接端子Ck连接。
多路复用器MUX此外具有与接口处理单元1、2、3的数目相对应的数目的输出连接端子组1aa、2aa、4aa、1ab、2ab和1ac、2ac、4ac，所述输出连接端子组与相应的接收连接端子MTSR、RxD、X、传输连接端子MRST、TxD、Y以及必要时时钟连接端子CLK、Z连接。
该接口模块此外具有分析电路4，所述分析电路向外与该接口模块的配置连接端子连接并且被设立用于在该分析电路的输入连接端子处以及因此在配置连接端子处将信号的电平转换成二进制码并且在至少一个输出连接端子处提供所述二进制码。
假如在该接口模块中仅存在两个接口处理装置，则一个输出连接端子就足够了，因为通过该输出连接端子的两个可能的二进制状态，这些接口处理单元中的各一个可以通过操控该接口处理单元的激活连接端子被选择。
然而，如果存在多于两个的接口处理单元1、2、3，则必须设置分析电路4的相应数目的输出连接端子。配置信号也必须以相应的方式具有相应数目的不同的电平，在所述电平中相应的要选择的接口处理单元可以被编码。
在本发明的一种有利的构造方案中，分析电路4为了转换配置信号的电平具有模数转换器6，所述模数转换器在该模数转换器的输出端处提供二进制信号，所述二进制信号在本发明的一种有利的构造方案中可以被暂存在分析电路4的存储单元7中。存储单元7在此可以是易失性存储器，使得配置在该接口模块每次重新开始运转时必须被重新执行。然而，存储单元7也可以是非易失性存储器，使得所选择的配置可以持久地被存储。原则上也可以通过仅仅使用一次性可编程存储器来仅仅一次性地并且之后不可改变地实现所述配置。
分析电路4的一个或多个输出连接端子不仅与多路复用器MUX的相应的选择连接端子Sel连接而且与选择电路5的一个或多个选择连接端子Sel连接。选择电路5在其侧具有与接口处理单元1、2、3的数目相对应的数目的输出连接端子3aa、3ab、3ac，所述输出连接端子中的每个输出连接端子与接口处理单元1、2、3的激活连接端子、、中的各一个连接。通过选择电路5的选择连接端子，接口处理单元1、2、3中的一个因此被激活并且同时该接口模块的输出连接端子Rx、Tx、Ck通过多路复用器MUX被接通到分别被激活的接口处理单元1、2、3的连接端子上。
在本发明的一种特别有利的构造方案中，配置连接端子与模块选择连接端子相对应，使得可以节省该接口模块处的另外的连接管脚。为了通过模块选择连接端子的双重功能来保证对该连接端子处的信号的相应功能的明确的解释，分析电路4与该接口模块的重置连接端子连接并且被设立用于利用重置连接端子处的信号的结束重置过程的边沿来分析模块选择连接端子处的电平并且将所述电平作为二进制码存放在存储单元7中。
对于在该接口模块中仅仅存在两个接口处理单元1、2的情况来说，分析电路4、选择电路5和多路复用器MUX可以更简单地被设计。因为仅须从两个接口处理单元1、2中进行选择，模块选择连接端子处的配置信号可以已经是二进制的，使得可以取消到二进制码的显式转换并且存储单元7也仅须具有一个存储元件。在图3的实施例中，分析电路4以简单的方式通过D触发器来实现，所述D触发器的数据输入端D与模块选择连接端子连接并且所述D触发器的数据输出连接端子Q与多路复用器MUX的选择连接端子Sel连接。该D触发器4的时钟输入端与重置连接端子连接。
选择电路5被集成到多路复用器MUX中，其中该多路复用器具有第三输入连接端子3e，所述第三输入连接端子与低供电电位连接端子Gnd连接并且此外为多路复用器MUX的两个输出连接端子组分别设置另一输出连接端子3aa和3ab，所述输出连接端子与激活连接端子和连接。通过该多路复用器MUX，在该实施例中因此不仅接口处理单元1、2的接收和传输连接端子与该接口模块的相应的接收和传输连接端子连接，而且通过将多路复用器MUX的第三输入端3e处的低电平接通到接口处理单元1、2的分别所选择的激活连接端子或上，根据D触发器4的输出端Q处的电平来选择所期望的接口处理单元1、2。
为了将分别未被选择的激活连接端子或保持在所定义的电位上，两个连接端子分别通过电阻R与高供电电压电位Vdd连接。配置连接端子也以相同的方式通过电阻R与高供电电压电位Vdd连接。
以根据本发明的方式，在这种接口模块中，通过该接口模块的重置连接端子处的重置信号不仅重置构件内部的电路单元，而且利用重置连接端子处的信号的结束重置过程的边沿将模块选择连接端子处的电平转移到D触发器的输出端上并且在那里暂存，由此进行对于进一步使用该接口模块来说所期望的接口处理单元1、2的选择。
根据图3的接口模块还可以被进一步简化，这在图4中被示出，其方式是，接口处理单元1、2的激活连接端子、要么直接地要么通过反相器INV与D触发器4的输出连接端子Q连接。以这种方式，多路复用器MUX可以被更简单地设计，其方式是，可以放弃将低电平接通到如在图3中阐述过的、要相应地设置的输出端3aa、3ab上。
除了接口模块的构造方案之外，用于在重置信号期间转移模块选择连接端子处的电平以便节省自身的配置连接端子的专用方法也是独立的发明。

Claims (7)

1.一种接口模块，
至少具有配置连接端子（）、重置连接端子（）、传输连接端子（Tx）和接收连接端子（Rx），
具有至少第一接口处理单元（1）和与所述第一接口处理单元不同的第二接口处理单元（2），所述第一接口处理单元和第二接口处理单元具有至少第一和第二激活连接端子、第一和第二传输连接端子和第一和第二接收连接端子，
具有多路复用器（MUX），所述多路复用器具有与所述接口模块的传输连接端子（Tx）和接收连接端子（Rx）连接的传输输入端（2e）和接收输入端（1e），以及至少第一和第二传输输出端和至少第一和第二接收输出端，以及至少一个控制输入端（Sel），
其中所述多路复用器（MUX）的第一传输输出端（2aa）和第一接收输出端（1aa）与所述第一接口处理单元（1）的第一传输连接端子（MRST）和第一接收连接端子（MTSR）连接并且所述多路复用器（MUX）的第二传输输出端（2ab）和第二接收输出端（1ab）与所述第二接口处理单元（2）的第二传输连接端子（TxD）和第二接收连接端子（RxD）连接，
具有分析电路（4），所述分析电路的输入连接端子与所述接口模块的配置连接端子（）连接，所述分析电路被设立用于将所述输入连接端子处的信号的电平转换成二进制码并且在至少一个输出连接端子处提供该二进制码，所述至少一个输出连接端子与所述多路复用器（MUX）的至少一个控制输入端（Sel）连接，
具有选择电路（5），所述选择电路具有至少一个控制连接端子（Sel）以及至少第一和第二信号输出端，所述选择电路的至少一个控制连接端子（Sel）与所述分析电路（4）的至少一个输出连接端子连接并且所述选择电路的至少第一和第二信号输出端与所述第一接口处理单元（1）的第一激活连接端子（）和所述第二接口处理单元（2）的第二激活连接端子（）连接。
2.根据权利要求1所述的接口模块，其中所述分析电路（4）具有用于存储所述二进制码的存储单元（7）。
3.根据权利要求2所述的接口模块，所述接口模块具有形成所述配置连接端子（）的模块选择连接端子，其中所述分析电路（4）通过D触发器来实现，所述D触发器的数据输入连接端子（D）与所述模块选择连接端子连接，所述D触发器的数据输出连接端子（Q）与所述多路复用器（MUX）的至少一个控制输入端（Sel）连接并且所述D触发器的时钟输入端与所述接口模块的重置连接端子（）连接并且其中所述选择电路（5）被集成到所述多路复用器（MUX）中并且所述多路复用器（MUX）附加地具有第一和第二选择输出连接端子（3aa、3ab）以及位于预先给定的电位上的第三输入连接端子（3e），其中所述第一和第二选择输出连接端子（3aa、3ab）与所述第一接口处理单元（1）的第一激活连接端子（）和所述第二接口处理单元（2）的第二激活连接端子（）连接。
4.根据权利要求3所述的接口模块，其中所述第一接口处理单元（1）的第一激活连接端子（）和所述第二接口处理单元（2）的第二激活连接端子（）分别通过电阻（R）与所述接口模块的高供电电位（Vdd）连接并且位于所述多路复用器（MUX）的第三输入连接端子（3e）处的预先给定的电位是低供电电位（Gnd）。
5.根据权利要求2所述的接口模块，所述接口模块具有形成所述配置连接端子（）的模块选择连接端子，其中所述分析电路（4）通过D触发器来实现，所述D触发器的数据输入连接端子（D）与所述模块选择连接端子连接，所述D触发器的数据输出连接端子（Q）与所述多路复用器（MUX）的至少一个控制输入端（Sel）连接并且所述D触发器的时钟输入端与所述接口模块的重置连接端子（）连接，其中所述数据输出连接端子（Q）与所述第二接口处理单元（2）的第二激活连接端子（）并且通过反相器（INV）与所述第一接口处理单元（1）的第一激活连接端子（）连接或者与所述第一接口处理单元（1）的第一激活连接端子（）以及通过反相器（INV）与所述第二接口处理单元（2）的第二激活连接端子（）连接，并且所述选择电路（5）被集成到所述多路复用器（MUX）中。
6.根据权利要求2所述的接口模块，所述接口模块具有形成所述配置连接端子（）的模块选择连接端子，其中所述分析电路（4）与所述重置连接端子（RST）连接并且具有A/D转换器（6），所述A/D转换器用于利用所述重置连接端子（RST）处的信号的结束重置过程的边沿将所述配置连接端子（）处的信号的电平转换成二进制码。
7.根据前述权利要求之一所述的接口模块，所述接口模块附加地具有时钟信号连接端子（Ck），其中所述接口处理单元中的至少一个具有时钟信号输入端，其中所述多路复用器（MUX）附加地具有时钟信号输入端（4e）和至少一个时钟信号输出端，所述时钟信号输出端与所述接口处理单元的至少一个时钟信号输入端连接。
CN201510967065.8A 2014-12-22 2015-12-22 接口模块 Active CN105720967B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102014226868 2014-12-22
DE102014226868.0 2014-12-22
DE102015200858.4 2015-01-20
DE102015200858.4A DE102015200858B3 (de) 2014-12-22 2015-01-20 Schnittstellenbaustein

Publications (2)

Publication Number Publication Date
CN105720967A CN105720967A (zh) 2016-06-29
CN105720967B true CN105720967B (zh) 2019-01-01

Family

ID=55486119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510967065.8A Active CN105720967B (zh) 2014-12-22 2015-12-22 接口模块

Country Status (3)

Country Link
US (1) US9804982B2 (zh)
CN (1) CN105720967B (zh)
DE (1) DE102015200858B3 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701117B (zh) * 2017-05-04 2022-03-29 华为技术有限公司 互连系统、互连控制方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN102981996A (zh) * 2012-11-26 2013-03-20 福州瑞芯微电子有限公司 一种外设接口的扩展装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446430B2 (en) * 2005-03-31 2008-11-04 Silicon Laboratories Inc. Plural load distributed power supply system with shared master for controlling remote digital DC/DC converters
US20080127277A1 (en) * 2006-09-15 2008-05-29 Pioneer Research Center Usa, Inc. Networked digital tuners
DE102008035085B4 (de) * 2008-07-28 2011-08-25 Continental Automotive GmbH, 30165 Bauteil zum Anschluss an einen seriellen Bus und Verfahren zum Zuweisen einer Adresse an ein Bauteil
KR101641108B1 (ko) * 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
DE102010061734B4 (de) * 2010-11-22 2020-03-12 Continental Automotive Gmbh Datenkommunikationsschnittstelle für die Datenkommunikation zwischen einem Bussystem und einem Mikrocontroller
DE102011004358B3 (de) * 2011-02-18 2012-05-31 Continental Automotive Gmbh Verfahren zum Übertragen von Daten über einen synchronen seriellen Datenbus
DE102013210093A1 (de) * 2013-05-29 2014-12-04 Robert Bosch Gmbh Verfahren zur Bereitstellung einer generischen Schnittstelle sowie Mikrocontroller mit generischer Schnittstelle
US9558129B2 (en) * 2014-06-10 2017-01-31 Xilinx, Inc. Circuits for and methods of enabling the access to data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN102981996A (zh) * 2012-11-26 2013-03-20 福州瑞芯微电子有限公司 一种外设接口的扩展装置和方法

Also Published As

Publication number Publication date
DE102015200858B3 (de) 2016-03-31
US9804982B2 (en) 2017-10-31
CN105720967A (zh) 2016-06-29
US20160179724A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
EP3255519B1 (en) Laboratory sample distribution system and method of operating a laboratory sample distribution system
CN104424154B (zh) 通用串行外围接口
FR3068797A1 (fr) Procede de communication entre un dispositif maitre et n dispositifs esclaves connectes sur un bus de donnees synchrone du type spi et dispositif correspondant
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
US10048109B2 (en) Digital load cell and cell network
CN107408095A (zh) 通道资源的重定向
CN104881020A (zh) 汽车诊断系统的无线通讯方法以及汽车诊断系统
US20180181522A1 (en) Modular command device for electrovalve islands
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN110031700A (zh) 一种基于pxi总线的卫星载荷通用地面检测板卡
JP6540493B2 (ja) 組電池制御装置
CN204793444U (zh) 车载usb集线器、车载娱乐系统及汽车
CN105720967B (zh) 接口模块
US20140270005A1 (en) Sharing hardware resources between d-phy and n-factorial termination networks
US7765269B2 (en) Communications system, and information processing device and control device incorporating said communications system
CA2845231A1 (en) Interface system for multiple protocols
CN211124034U (zh) 多路采集卡及具有其的服务器
US9623818B2 (en) Sensor system for an electric/electronic architecture and associated electric/electronic architecture for a vehicle
CN110456980B (zh) 一种用于读取数据的电路、系统及其方法
CN104298186A (zh) 单元型电子设备
US20150339252A1 (en) Embedded Extensible Instrumentation Bus
CN105607542A (zh) 一种输出接口设备
CN108139999B (zh) 用于调谐通用串行总线电力递送信号的方法及设备
CN105993008A (zh) 高频装置及该高频装置的控制方法
CN214151691U (zh) 串口通信电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230420

Address after: Regensburg, Germany

Patentee after: WeiPai Technology Co.,Ltd.

Address before: Hannover

Patentee before: CONTINENTAL AUTOMOTIVE GmbH

TR01 Transfer of patent right