发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。
为此,本发明提供了一种干膜,结构简单、应用单位广,能够满足工件的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可完成在各镀金属区域上镀金属的操作,并使各镀金属区域同时镀至各自所需镀金属层厚度。
本发明第一方面的实施例提供了一种干膜,包括:上保护层;光聚合单体层,所述光聚合单体层包括至少两种不同的光聚合单体;和下保护层;所述上保护层和所述下保护层贴合在所述光聚合单体层的两侧。
本发明提供的干膜结构简单,应用范围广泛,能够满足工件的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可完成在各镀金属区域上镀金属的操作,且各镀金属区域镀金属层后的相对位置精度不大于3mil,可使得制成的工件性能更稳定,尤其适用于电路板以及半导体等行业中。
本发明第二方面的实施例提供了一种电器元件的镀金属方法,所述电器元件上设置有至少两种所需镀金属层厚度不同的镀金属区域,包括:
102,将干膜贴合在所述电器元件的板面上,并覆盖全部所述镀金属区域;
104,使覆盖在全部所述镀金属区域外侧的干膜或部分曝光聚合、覆盖在所需镀金属层厚度值最大的所述镀金属区域上的干膜不曝光、覆盖在其余所述镀金属区域上的干膜或部分曝光聚合;
106,对所需镀金属层厚度最大的所述镀金属区域上的干膜进行显影处理,并在其上镀一设定厚度的金属层;
108,对未显影的所述镀金属区域中的所需镀金属层厚度最大的所述镀金属区域上的干膜进行显影处理,并在其上镀又一设定厚度的金属层;
1082,若电器元件上全部所需镀金属层厚度不同的所述镀金属区域仅为两种,则使两种所述镀金属区域同时镀至各自的所需镀金属层厚度;
1084,若电器元件上全部所需镀金属层厚度不同的所述镀金属区域至少三种,则重复上述步骤108,直至全部所述镀金属区域上的干膜完成显影处理,并使全部所述镀金属区域同时镀至各自的所需镀金属层厚度;
110,去除所述电器元件上全部所述镀金属区域外侧的干膜。
本发明提供的电器元件的镀金属方法,能够满足电器元件的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可同时完成在各镀金属区域上镀金属的操作,而且各镀金属区域镀金属层后的相对位置精度不大于3mil,可使得制成的电器元件性能更稳定,同时大幅度提高电器元件的生产效率。
本发明第三方面的实施例提供了一种电路板的线路制作方法,包括:
步骤208,对所述电路板的固定区上的干膜进行显影处理,并在显影后的所述固定区上镀第一金属;
步骤210,对所述电路板的布线线路上的干膜进行显影处理,并在显影后的所述布线线路上镀第二金属;
步骤212,对所述电路板的蚀刻线路上的干膜进行显影处理,并蚀刻掉显影后的所述蚀刻线路。
本发明提供的电路板的线路制作方法,其上的线路间距可制作到2mil以下,同时解决了电路板上铜厚和线路能力相矛盾的问题,可在不改变现有电路板加工设备和加工基础工艺的前提下制造更精细线路的电路板,有效提高了电路板的性能,并避免了对电路板生产设备改造和对电路板生产技术的引进。
本发明的附加方面和优点将在下面的描述部分中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明所述干膜一实施例的结构示意图;
图2是图本发明所述干膜另一实施例的结构示意图;
图3是所述电路板一实施例的主视结构示意图;
图4是图3所述电路板的仰视结构示意图;
图5是干膜贴合在图3所示电路板上的结构示意图;
图6是图5中第一镀金属区域上的干膜显影并镀铜后的结构示意图;
图7是图6中第二镀金属区域上的干膜显影并镀铜后的结构示意图;
图8是图7中去除第一镀金属区域和第二镀金属区域外侧的干膜后的结构示意图;
图9是图8的仰视结构示意图;
图10是本发明所述电器元件的镀金属方法一实施例的流程图;
图11是相关技术干膜一实施例的结构示意图;
图12是本发明中所述电路板在第二铜层上贴干膜后的剖视结构示意图;
图13是对图12所示电路板固定区上的干膜显影处理后的剖视结构示意图;
图14是在图13所示电路板的第二铜层上镀第三铜层后的剖视结构示意图;
图15是在图14所示电路板的第三铜层上镀锡层后的剖视结构示意图;
图16是图15所示电路板布线线路上的干膜显影处理后的剖视结构示意图;
图17是图16所示电路板的布线线路上镀锡层后的剖视结构示意图;
图18是图17所示电路板上蚀刻掉蚀刻线路后的剖视结构示意图;
图19是图18所示电路板上去除锡层后的剖视结构示意图;
图20是本发明所述电路板的线路制作方法一实施例的流程图;
图21是本发明所述电路板的线路制作方法另一实施例的流程图。
其中,图1至图9中附图标记与部件名称之间的对应关系为:
10干膜,1上保护层,2光聚合单体层,21光聚合单体子层,211第一光聚合单体子层,212第二光聚合单体子层,3下保护层,4电路板,41镀金属区域,411第一镀金属区域,412第二镀金属区域。
图11中附图标记与部件名称之间的对应关系为:
100干膜,101上保护层,102下保护层,103光聚合单体层。
图12至图19中附图标记与部件名称之间的对应关系为:
510电路板的金属层,520第二铜层,530第三铜层,540锡层,51蚀刻线路,52布线线路,53固定区,54工艺孔,55干膜。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
本发明提供的干膜10,如图1和图2所示,包括:上保护层1;光聚合单体层2,所述光聚合单体层2包括至少两种不同的光聚合单体;和下保护层3;所述上保护层1和所述下保护层3贴合在所述光聚合单体层2的两侧。
本发明提供的干膜结构简单,应用范围广泛,能够满足工件的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可完成在各镀金属区域上镀金属的操作,且各镀金属区域镀金属层后的相对位置精度不大于3mil,可使得制成的工件性能更稳定,尤其适用于电路板以及半导体等行业中。
优选地,至少两种所述光聚合单体的光聚合能量差不小于10mJ/cm2、曝光聚合的时间差不小于10s。
这样,可更好地方便于对贴膜后的工件进行曝光、显影等操作,使光聚合单体之间的各种差异更好的满足对工艺操作的最优控制。
本发明的一个实施例中,如图1所示,各所述光聚合单体相混合形成所述光聚合单体层2。
上述实施例也可以是:如图2所示,各所述光聚合单体分别形成光聚合单体子层21,且各所述光聚合单体子层21依次叠放形成所述光聚合单体层2。
优选的,所述光聚合单体层2包括两种不同的所述光聚合单体。
当然,所述光聚合单体层2也可以包括三种、四种等不同的光聚合单体,也可实现本申请的目的。
其中,如图2所示,两种不同的光聚合单体分别形成第一光聚合单体子层211和第二光聚合单体子层212。
其中,任意一种所述光聚合单体包括月桂醇丙烯酸酯、乙氧基双酚A二丙烯酸酯、聚丙二醇二甲基丙烯酸、季戊四醇二甲基丙烯酸、三醇聚环氧甘油醚聚甲基丙烯酸、新戊二醇二甲基丙烯酸、季戊四醇三丙烯酸和三羟甲基丙烷三丙烯酸酯中的一种或多种。
本发明还提供了一种电器元件的镀金属方法,如图10所示,所述电路板4(即:电器元件为电路板,当然,也可以是半导体等)上设置有至少两种所需镀金属层厚度不同的镀金属区域41,包括:
102,将干膜10贴合在所述电路板4的板面上,并覆盖全部所述镀金属区域41;
104,使覆盖在全部所述镀金属区域41外侧的干膜10或部分曝光聚合、覆盖在所需镀金属层厚度值最大的所述镀金属区域41上的干膜10不曝光、覆盖在其余所述镀金属区域41上的干膜10或部分曝光聚合;
106,对所需镀金属层厚度最大的所述镀金属区域41上的干膜10进行显影处理,并在其上镀一设定厚度的金属层;
108,对未显影的所述镀金属区域41中的所需镀金属层厚度最大的所述镀金属区域41上的干膜10进行显影处理,并在其上镀又一设定厚度的金属层;
1082,若电路板上全部所需镀金属层厚度不同的所述镀金属区域41仅为两种,则使两种所述镀金属区域同时镀至各自的所需镀金属层厚度;
1084,若电路板上全部所需镀金属层厚度不同的所述镀金属区域41至少三种,则重复上述步骤108,直至全部所述镀金属区域上的干膜10完成显影处理,并使全部所述镀金属区域同时镀至各自的所需镀金属层厚度;
110,去除所述电路板上全部所述镀金属区域外侧的干膜10。
本发明提供的电器元件的镀金属方法,能够满足电路板的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可同时完成在各镀金属区域上镀金属的操作,而且各镀金属区域镀金属层后的相对位置精度不大于3mil,可使得制成的电路板性能更稳定,同时大幅度提高电路板的生产效率。
其中,所镀的金属为铜(当然也可以是银等,本申请以镀铜为例进行解说),可采用化学镀的方法镀铜或者是电镀的方法镀铜。
另外,电器元件也可以是半导体等,也可实现本申请的目的,本申请以电路板为例进行解说。
优选地,各所述金属层的设定厚度值分别为相邻所述显影区域41所需镀金属层厚度的差值,其中,相邻所述显影区域41为依次进行显影处理的相邻所述显影区域41(而并非是指电路板4上相邻的显影区域41),以使各镀金属区域同时镀至各自所需镀金属层厚度。
优选地,所述电路板4上设置有两种所述镀金属区域41,两所述镀金属区域41的所需镀金属层厚度不同,该种方法相对于设置超过两种不同所需镀金属层厚度的镀金属区域更方便于操作。
本申请中的各种镀金属区域并非是根据镀金属区域的形状、数量进行划分的,而是根据所需镀金属层厚度的差异进行划分的,所需镀金属层厚度相同的镀金属区域即为一种镀金属区域。
下面以电路板上设置两个所需镀金属层厚度不同的镀金属区域为例,对两镀金属区域的镀金属层过程进行举例解说:
首先,如图3至图5所示,将干膜10贴合在电路板4的板面上,并覆盖第一镀金属区域411(所需镀金属层厚度为M)、第二镀金属区域412(所需镀金属层厚度为N,M>N)、以及电路板4上第一镀金属区域411和第二镀金属区域412外侧的区域;其次,对第一镀金属区域411、第二镀金属区域412、以及电路板4上第一镀金属区域411和第二镀金属区域412外侧的区域分别采用不同的能量进行曝光,其中:电路板4上第一镀金属区域411和第二镀金属区域412外侧的区域的干膜全部曝光聚合、第一镀金属区域411的干膜不曝光、第二镀金属区域412的干膜部分曝光;再者,如图6所示,对第一镀金属区域411进行显影处理(第一次显影),此时第二镀金属区域412的干膜由于部分曝光,其上的干膜不会被溶解,在第一次显影后进行镀铜,镀铜厚度为M-N(仅第一镀金属区域411的铜厚增加),如图7所示,镀铜后再进行第二次显影,第二次显影的显影时间要大于第一次显影的显影时间,未曝光的第二镀金属区域412的干膜在该次较长时间的显影下会被显影掉,而曝光的电路板4上第一镀金属区域411和第二镀金属区域412外侧的区域并不会被显影掉,完成第二次显影后再进行第二次镀铜,第二次镀铜的金属层的厚度为N;最后,如图8和图9所示,在第二次镀铜完成后退膜。此时,即完成电路板上所需镀金属层厚度不同的镀金属区域的镀金属层。
而对于电路板上设置三种所需镀金属层厚度不同的镀金属区域的镀金属层过程与上述过程原理相同,再此不再赘述,但皆应属于本申请的保护范围。
本发明提供的电器元件的镀金属方法中,所述电路板4上设置有两种所需镀金属层厚度不同的镀金属区域41,步骤具体为:
将干膜贴合在所述电路板4的板面上,并覆盖两种所述镀金属区域41;
使覆盖在两种所述镀金属区域41外侧的干膜曝光聚合、覆盖在所需镀金属层厚度值大的所述镀金属区域41上的干膜不曝光、覆盖在所需镀金属层厚度值小的所述镀金属区域41上的干膜部分曝光聚合;
对所需镀金属层厚度值大的所述镀金属区域41上的干膜进行显影处理,并在其上镀一设定厚度的金属层,此金属层的设定厚度为两种镀金属区域所需镀金属层厚度的差值;
对所需镀金属层厚度值小的所述镀金属区域41上的干膜进行显影处理,并对电路板进行镀铜处理,直至两所述镀金属区域同时镀至各自的所需镀金属层厚度,即:该步骤中镀的金属层厚度值与两所述镀金属区域41中所需镀金属层厚度值小的数值相同;
去除所述电路板上两所述镀金属区域外侧的干膜。
本发明还提供了一种电路板的线路制作方法,如图20所示,包括:
步骤208,对所述电路板的固定区上的干膜进行显影处理,并在显影后的所述固定区上镀第一金属;
步骤210,对所述电路板的布线线路上的干膜进行显影处理,并在显影后的所述布线线路上镀第二金属;
步骤212,对所述电路板的蚀刻线路上的干膜进行显影处理,并蚀刻掉显影后的所述蚀刻线路。
本发明提供的电路板的线路制作方法,其上的线路间距可制作到2mil以下,同时解决了电路板上铜厚和线路能力相矛盾的问题,可在不改变现有电路板加工设备和加工基础工艺的前提下制造更精细线路的电路板,有效提高了电路板的性能,并避免了对电路板生产设备改造和对电路板生产技术的引进。
本申请采用的镀金属的方法可以是电镀金属、化学镀金属等,皆可实现本申请的目的。
进一步地,如图21所示,在所述步骤210中,所述布线线路上镀所述第二金属时,所述固定区上一并镀所述第二金属。
再进一步地,如图21所示,所述的电路板的线路制作方法还包括:
步骤204,将干膜贴合在所述电路板的金属层上,并覆盖所述蚀刻线路、所述布线线路和所述固定区;
步骤206,使覆盖在所述蚀刻线路上的干膜的第一光聚合单体和第二光聚合单体曝光聚合、覆盖在所述布线线路上的干膜的第二光聚合单体曝光聚合、覆盖在所述固定区上的干膜不曝光;
步骤214,去除所述电路板上的所述第二金属;且
所述步骤208中,所述固定区显影时一并显影掉所述布线线路上未曝光的所述第一光聚合单体;
所述步骤210中,对所述布线线路上的干膜进行显影处理为对所述布线线路上曝光的所述第二光聚合单体进行显影处理,且在显影处理时一并显影掉所述蚀刻线路上曝光的所述第二光聚合单体;
所述步骤212中,对所述蚀刻线路上的干膜进行显影处理为对所述蚀刻线路上曝光的所述第一光聚合单体进行显影处理。
较好地,所述电路板的所述固定区上开设有工艺孔,所述工艺孔开设在所述固定区上。
再进一步地,如图21所示,所述的电路板的线路制作方法还包括:
步骤202,对所述电路板进行镀金属处理,使所述蚀刻线路上、所述布线线路上、所述固定区上和所述工艺孔内均镀所述第一金属;且
所述步骤208中,显影后的所述固定区镀所述第一金属时,所述工艺孔内一并镀所述第一金属;
所述步骤210中,显影后的所述布线线路镀所述第二金属时,所述工艺孔内一并镀所述第二金属。
所述电路板上设置有多条所述蚀刻线路,所述电路板上相邻的所述蚀刻线路之间形成所述布线线路,所述电路板上所述蚀刻线路和所述布线线路的外侧形成所述固定区;其中,所述蚀刻线路的宽度不大于2mil;所述步骤102中,所镀的第一金属的厚度不大于16μm。
其中,所述第一金属为铜或银,所述第二金属为锡或铅;且
所述步骤212中,蚀刻所述蚀刻线路时,所述第二金属的金属层可阻止蚀刻其覆盖的第一金属的金属层。
本发明的一个实施例中,所述干膜包括所述第一光聚合单体和所述第二光聚合单体;其中,所述第一光聚合单体和所述第二光聚合单体相混合形成所述干膜;或,所述第一光聚合单体和所述第二光聚合单体分别形成光聚合单体子层,且两所述光聚合单体子层叠放形成所述干膜。
其中,两种光聚合单体的光聚合能量差不小于10mJ/cm2,且两种所述光聚合单体完全曝光聚合的时间差不小于10s。
当然,干膜也可以是由三种、四种等不同的光聚合单体组成,也可实现本申请的目的。
具体地,所述第二光聚合单体可在不小于25mJ/cm2的能量下发生光聚合反应,且未曝光情况下可使用2%的碳酸钠溶液8秒以上显影、曝光聚合情况下可使用2%的碳酸钠溶液20秒以上溶解;所述第一光聚合单体可在不小于40mJ/cm2的能量下发生光聚合反应,且未曝光情况下可使用2%的碳酸钠溶液8秒以上显影、曝光聚合情况下可使用5%的氢氧化钠溶液50秒以上溶解;其中,
所述步骤206中,对所述布线线路上的干膜照射20~25mJ/cm2的能量进行曝光、对所述蚀刻线路上的干膜照射40~50mJ/cm2的能量进行曝光;
所述步骤208中,所述电路板浸入在2%的碳酸钠溶液中,使所述电路板上所述固定区上的干膜进行8~20s的显影处理;
所述步骤210中,所述电路板为浸入在2%的碳酸钠溶液中,使所述布线线路上的干膜进行20~50s的显影处理;
所述步骤212中,所述电路板为浸入在5%的氢氧化钠溶液中,使所述蚀刻线路上的干膜进行50~70s显影。
本发明提供的电路板的线路制作方法,其上的线路间距可制作到2mil以下,同时解决了电路板上铜厚和线路能力相矛盾的问题,可在不改变现有电路板加工设备和加工基础工艺的前提下制造更精细线路的电路板,有效提高了电路板的性能,并避免了对电路板生产设备改造和对电路板生产技术的引进。
本发明提供了一种具体地电路板的线路制作方法,如图12至19所示,所述电路板的金属层510上相间隔地设置有多个蚀刻线路51,且相邻所述蚀刻线路之间形成布线线路52,所述金属层上所述蚀刻线路51和所述布线线路52的外侧形成固定区53,所述固定区53上开设有工艺孔54,所述电路板的金属层510为铜层,具体示例如下:
对所述电路板进行镀金属处理,使所述蚀刻线路上、所述布线线路上、所述固定区上、以及所述固定区上的工艺孔内均镀第二铜层520;将干膜55贴合在所述电路板的第二铜层520上,并覆盖全部所述蚀刻线路51和所述布线线路52;使覆盖在全部所述蚀刻线路51上的干膜55完全曝光聚合、覆盖在所述布线线路52上的干膜55部分曝光聚合、覆盖在所述固定区53的干膜55不曝光;对所述固定区53的干膜55进行显影处理,并对显影后的所述固定区53镀第三铜层530(当然也可以在第三铜层530上镀锡层540);对所述布线线路52上的干膜55进行显影处理,并对显影后的所述布线线路52镀锡层540;去除所述蚀刻线路51上的干膜55,并蚀刻掉所述蚀刻线路51;去除所述电路板上的锡层540。
本申请所使用的干膜为由两种光聚合单体的干膜,两种光聚合单体的各性能参数如上述实施例所述,再此不在赘述。
综上所述,本发明提供的干膜结构简单,应用范围广泛,能够满足工件的板面上所需镀金属层厚度不同的多个镀金属区域只需一次贴膜,即可完成在各镀金属区域上镀金属的操作,且各镀金属区域镀金属层后的相对位置精度不大于3mil,可使得制成的工件性能更稳定,尤其适用于电路板以及半导体等行业中。
在本发明的描述中,在本发明中,术语“第一”、“第二”仅用于描述的目的,而不能理解为指示或暗示相对重要性;除非另有明确的规定和限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。