CN105703776A - 用于有符号操作的数模转换器单元 - Google Patents

用于有符号操作的数模转换器单元 Download PDF

Info

Publication number
CN105703776A
CN105703776A CN201510760256.7A CN201510760256A CN105703776A CN 105703776 A CN105703776 A CN 105703776A CN 201510760256 A CN201510760256 A CN 201510760256A CN 105703776 A CN105703776 A CN 105703776A
Authority
CN
China
Prior art keywords
charging
source unit
branch
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510760256.7A
Other languages
English (en)
Other versions
CN105703776B (zh
Inventor
佛朗茨·库特纳
迈克尔·富尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105703776A publication Critical patent/CN105703776A/zh
Application granted granted Critical
Publication of CN105703776B publication Critical patent/CN105703776B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及用于有符号操作的数模转换器单元。一种通信系统接收输入信号并且生成经转换的输出信号。控制信号选择性地激活单元阵列内的一个或多个源单元。所选的源单元在单元阵列的单元输出端处生成第一充电包和第二充电包以生成经转换的输出信号。第一充电包和第二充电包在同一时钟周期期间被生成。

Description

用于有符号操作的数模转换器单元
技术领域
本公开一般涉及数模转换器单元，更具体地涉及用于符号操作(signoperation)的数模转换器单元。
背景技术
信号经常以一种格式被处理并且被转换成另一格式用于多种不同应用。例如，数字信号能够被转换成模拟信号，或模拟信号能够被转换成数字信号。在无线通信系统中，这些信号然后能够与本地振荡器信号混合以获得期望频率的信号，诸如从数字输入转换的模拟信号。在无线发射器中，信号以基带频率被数字地处理，经由数模转换器(DAC)被转换成模拟信号，并且与射频(RF)信号混合以获得射频发送信号，该射频发送信号然后经由天线被发送。
遗憾地，一些转换器结构易受“短时脉冲波干扰(glitch)”和其它定时缺陷的影响。这能够由路径长度和/或电容中的微小差异导致。例如，当多个DAC被用于高频应用(诸如无线通信)中时，能够发生一个或多个短时脉冲波干扰或信号毛刺。在极端情况下，这些短时脉冲波干扰能够导致发送的或接收的信号中的错误。在短时脉冲波干扰实质上是自我修正的瞬时脉冲的不那么极端的情况下，由于电流和电压偏移，短时脉冲波干扰仍能够导致过量的功率消耗。
发明内容
在一个实施例中，提供了一种通信系统，该通信系统包括输入端、转换器以及解码组件；其中该输入端被配置为接收输入信号，该转换器包括被配置为在输出端生成输出的源单元阵列，该解码组件被配置为基于输入信号生成选择性地激活源单元阵列中的N个源单元的控制信号以生成输出；其中N个源单元中的源单元被配置为生成对应于数据周期的第一充电包和第二充电包，其中N包括至少为一的整数。
在另一实施例中，提供了一种数字模拟转换器，该数字模拟转换器包括数字输入端、源单元阵列和解码器组件；其中该数字输入端被配置为接收数字输入字；该源单元阵列包括单元输出端和第一充电分支，该第一充电分支被配置为在时钟周期期间提供第一电荷源到所述源单元输出端；该解码器组件被配置为基于数字输入生成控制字并且基于所述控制字选择性地耦合和激活所述源单元阵列的多个源单元到输出端。
在另一实施例中，提供了一种数字模拟转换器的方法，该方法包括：基于数字输入字生成控制字；基于控制字和本地振荡器的本地振荡器信号选择源单元阵列中的源单元；以及经由源单元生成第一充电包和第二充电包到数字模拟转换器的输出端。
附图说明
图1根据各个方面示出了包括改进的转换器设备的通信系统的框图。
图2根据各个方面示出了针对源单元阵列使用控制信号的DAC的框图。
图3根据各个方面示出了DAC的示例源单元的框图。
图4根据这里描述的系统的各个方面示出了示例波形。
图5根据这里描述的系统的各个方面示出了其它示例波形。
图6根据这里描述的系统的各个方面示出了电容式DAC系统的示例。
图7根据这里描述的系统的各个方面示出了电容式DAC系统的源单元的另一示例。
图8根据这里描述的系统的各个方面示出了电容式DAC系统的源单元的另一示例。
图9根据这里描述的系统的各个方面示出了电容式DAC系统的源单元的另一示例。
图10根据这里描述的系统的各个方面示出了电容式DAC系统的源单元的另一示例。
图11根据这里描述的各个方面示出了用于转换器系统的方法的流程图。
图12根据这里描述的各个方面示出了具有转换器系统的示例性移动通信设备。
具体实施方式
现在将参考附图描述本公开，其中贯穿本公开相同的参考标号被用于指代相同的元件，并且所示出的结构和设备不必按比例绘制。如这里所使用的，术语“组件”、“系统”、“接口”等用于指代计算机相关实体、硬件、(例如，运行中的)软件和/或固件。例如，组件可以是电路、处理器、运行在处理器上的进程、控制器、对象、可执行指令、程序、存储设备、计算机、平板PC和/或具有处理设备的移动电话。例如，运行在服务器上的应用和服务器也可以是组件。一个或多个组件可以驻留在进程中，并且组件可以被定位在一个计算机上和/或被分布在两个以上计算机之间。一组元件或者一组其它组件可以在这里被描述，其中术语“一组”可以被解释为“一个或多个”。
另外，这些组件能够从其上存储有各种数据结构(例如，模块)的各种计算机可读存储介质执行。这些组件可以例如，根据具有一个或多个数据包(例如，来自与本地系统或分布式系统中的另一组件交互的、和/或横穿网络(例如，互联网、局域网、广域网、或者类似网络)经由信号与其它系统交互的一个组件的数据)的信号经由本地和/或远程进程进行通信。
作为另一示例，组件能够是具有由电或者电子电路操作的机械部件提供的特定功能的装置，其中电或者电子电路能够由一个或多个处理器执行的软件应用或者固件应用操作。一个或多个处理器可以位于该装置内部或者外部，并且能够执行软件或固件应用的至少一部分。作为又一示例，组件能够是在没有机械部件的情况下通过电子组件提供特定功能的装置；电子组件可以包括其中运行赋予电子组件的至少部分功能的软件和/或固件的一个或多个处理器。
示例性词语的使用旨在以具体方式呈现概念。如本申请中所使用的，术语“或”旨在表示包括性的“或”而不是排除性的“或”。即，除非明确指出或者从上下文中可以明了，“X采用A或B”旨在表示任何自然包括的排列。即，如果X采用A；X采用B；或者X采用A和B二者，则“X采用A或B”在任何前述实例中都被满足。另外，本申请和所附权利要求中所使用的冠词“一”和“一个”应该被概括地理解为表示“一个或多个”，除非明确指出或者在上下文中可以明了其指向单数形式。另外，就术语“包括”、“包含”、“具有”、“含有”、“具备”及它们的变形被用在详细描述和权利要求中的程度，这些术语旨在表示类似于“包括”的包括性含义。
考虑到上述缺陷，根据公开的各个方面的信号转换系统操作以将模拟信号转换为数字信号或将数字信号转换为模拟信号。在一个方面，数模转换器(DAC)将数字信号(如多位信号)转换为模拟信号。数字信号中存在的位的数目对应于模拟信号在其间变化的离散值的数目，即位的数目越大，针对模拟信号的离散值的数目越大。例如，对于5伏特(V)系统，8位数字信号表示256(即，2∧8)个不同电压值；其中从最小值0v到最大值5V的电压值范围之间具有254个电压阶跃，每个电压阶跃与相邻的电压阶跃间隔5/255V。因此，通过改变供给到DAC的输入信号，由DAC输出的模拟信号以分段连续的方式改变，并且因为它们的模拟特性能够操作作为模拟信号。由DAC提供的模拟信号能够是电压信号(电压域中的信号)或电流信号(电流域中的信号)。
在另一方面，DAC的模拟信号输出能够从DAC源单元阵列中产生，该DAC源单元能够被称为被有效地组合以生成输出的源单元或单位单元(cellunit)。此外，被激活的源单元的数目能够根据数字输入信号改变。阵列的每个源单元可以操作作为电压或电流源来辅助基于由DAC接收的数字输入为模拟信号产生多个离散值。阵列中的源单元能够根据由解码器组件产生的控制字被独立地选择，该解码器组件从接收的数字输入推导出控制字。每个源单元能够由使能信号(作为控制字或控制信号)和本地振荡器信号独立地激活。
此外，源单元被配置为以符号操作或双极性符号操作来操作，其中符号指示极性或方向(如正向信号和负向信号，或非反相信号和反相信号)。DAC的源单元克服了伴随用于指示符号移位或操作的相位移位操作的不想要的缺陷。在本公开的一个方面，源单元包括耦合在一起的第一驱动链或分支和第二驱动链或分支，以生成第一充电包(chargepackage)(如第一信号源)和第二充电包(如第二信号源)来提供阵列内的源单元输出或单位单元输出。而不仅仅是相位移位由每个源单元输出的单个充电包的幅度，系统操作通过根据时间函数移位每个源单元的生成的充电包(chargepackage)来时间移位第一信号源和第二信号源，从而生成符号操作以指示符号(如极性偏移)或符号操作移位。本公开的其它方面和细节参考附图在下面被进一步描述。
转向附图，图1根据各个方面示出了操作以使用源单元阵列来生成经转换的信号的通信系统的示例。系统100包括处理器102(诸如数字信号处理(DSP)电路或基带处理器)，在其中信号被处理以被发送。处理器102能够提供发送信号104到转换器106，该转换器106接收该发送信号104作为输入(如数字输入)并且将数字发送信号104转换成不同格式或类型的混合信号108(诸如从数字电流信号得出的模拟电流信号，反之亦然)。转换器106还将发送信号104与来自本地振荡器112的本地振荡器(LO)信号混合来输出混合信号108。功率放大器114将混合信号108放大以提供经放大的混合信号116，该经放大的混合信号116被提供到天线118用于无线发送。
转换器106还包括解码器120和源单元阵列122。阵列122内的源单元能够包括信号源(如电流源或电压源)，该信号源基于由解码器120生成的一个或多个控制信号(控制字、使能信号或振荡器调制输入)被选择性地触发。具体地，控制信号是基于发送信号104或数字输入信号的，例如以便将电流传送到转换器106的输出端108的信号源的数目对应于在给定时间的发送信号104的值。
为了限制短时脉冲波干扰和其它定时缺陷(如信号毛刺)，解码器120能够使用从LO112接收的LO信号110调制控制信号中的一个或多个。因为到单元阵列122的该一个或多个控制信号被LO信号调制，所以阵列122中的电流源趋于展现更少的电流/电压偏移，并且转换器106的输出端的结果信号108能够基于在特异性或准确性上增加而未在短时脉冲波干扰上增加的输入信号104被动态地改变，否则其能够由于转换器106中的路径长度和/或电容中的微小差异导致时序缺陷。在极端情况下，这些短时脉冲波干扰能够导致发送的或接收的信号中的错误。在短时脉冲波干扰实质上是自我修正的瞬时脉冲的不那么极端的情况下，由于电流和电压偏移，短时脉冲波干扰仍能够导致过量的功率消耗，并且因此缩短了通信系统100的有效寿命。
参考图2，图2根据各个方面示出了DAC(如对应于转换器106的示例)。DAC200包括输入端202、行解码器和列解码器204、206、源单元阵列208和输出端210。行和列解码器204、206以行和列温度计编码的控制信号(如分别是212、214)形式提供控制信号，其中控制信号中的至少一个基于LO信号216被调制。虽然图2示出的示例中，LO信号216被提供给列解码器206以便至少一个列温度计控制信号214是LO调制的，LO信号216能够替换地被提供给行解码器204以便至少一个行温度计控制信号212是LO调制的。
在一个示例中，输入端202能够接收数字输入信号，该数字输入信号包括一个或多个位。输入端202的数字输入信号能够是例如8位信号形式的多位数字信号，在其中该8位被表示为B0-B7。位B0-B3例如能够操作作为四个最低有效位并且被提供给行解码器204，该行解码器204可以例如是温度计行解码器或其它行解码器。位B4-B7例如能够操作作为四个最高有效位并且被提供给列解码器206，该列解码器206可以例如是温度计列解码器或其它列解码器。解码器204、206被配置为根据解码器生成的控制字的函数来控制单元阵列208。如在本示例中，单元阵列208例如能够包括28或256个单元，但是阵列208还能够包括其它数目的单元。解码器204、206基于数字输入信号或字202生成控制信号，并且选择阵列内的单元使用控制信号或字来激活。响应于通过解码器204、206的控制信号被激活，单元阵列208的每个源单元内的信号源(如电流或电压源)输出预定信号幅度。在一个方面，由单元输出的预定信号幅度等于或近似等于每个其它单元输出的预定信号幅度。多个单独激活单元的信号幅度(如电流幅度或电压幅度)被累加在一起以生成模拟输出信号210。由于控制信号随着输入信号202变化，所以单元阵列208改变模拟输出信号210。
例如，阵列208中激活的单元的数目取决于8位值B0-B7。例如，如果数字值0000_0000(对应于十进制值0)针对B0-B7被设置并且被应用到输入端202，则单元阵列208中没有单元被激活并且输出端210上的输出电流是0。换句话说，如果所有位被设置(如B0-B7被设置为数字值1111_1111，对应于十进制值255)，则单元阵列208中的所有单元被激活以产生输出信号210，该输出信号210在强度上基本是单个单元的输出的256倍。基于提供到DAC200的输入端202的多位输入信号的值的变化，解码器促进生成输出端210上的对应模拟输出信号。
在另一方面，行和列解码器204、206能够提供行和列温度计编码控制信号给单元阵列208。例如，列解码器206中的同步电路(未示出)能够基于本地振荡器(LO)信号216调制提供到单元阵列208的列控制信号214。例如，在其它实现中，该同步电路例如还能够被包括在行解码器204中。在替换布置中，行控制信号212能够使用LO信号216被调制，而不是如说明的列控制信号214是LO调制的。在又其它实现中，行和列控制信号二者能够是LO调制的。
参考图3，图3根据所述的各个方面示出了转换器系统300的源单元阵列208的示例源单元301。阵列208的源单元301操作以生成信号源(如电压或电流源)用于将输入信号转换为不同格式(如数字输入信号到模拟输出)。源单元301例如被配置为响应于本地振荡器信号的第一部分302、本地振荡器信号的第二部分306和使能信号304操作。源单元301能够响应于变化输入(如数字输入)在源单元阵列208内被独立地选择和激活。例如，随着到系统300的输入的幅度的变化，所以被选择并激活以在阵列208的输出端210中产生相似或相同幅度的单元(如208)的数目变化。
阵列208的源单元301包括第一信号/电荷/驱动器链或分支308和第二信号/电荷/驱动器链或分支310(此处被分别称为信号分支)，第一信号分支308和第二信号分支310操作以在相同输出端或节点312生成信号源。第一信号分支308包括第一逻辑器件314(如AND器件或其它逻辑器件)，该第一逻辑器件314被耦合到被配置为接收第一本地振荡器信号(LO)的第一输入端302，第一本地振荡器信号与第二本地振荡器信号306(LO_n)相比是非反相的。第一逻辑器件314还包括第二输入端304，该第二输入端304被配置为基于接收的数字输入信号接收来自解码器330的使能信号作为控制字/信号(使能)。响应于接收控制信号304和本地振荡器信号302的第一起始沿，第一分支314被选择并被激活以生成第一充电包(如一个单位的电压、一个单位的电流、一个单位的电容、电荷等)。
第一逻辑器件314能够是AND器件或其它此类逻辑器件(如OR器件、XOR、NAND等)，上述器件响应于使能信号304和/或本地振荡器信号302操作以激活源单元301。例如，当LO信号302和使能信号304在第一分支308处被接收时，第一分支308提供控制信号给反相器318以便耦合到反相器318的第一电容器324释放电荷到输出312作为响应。
正如第一信号分支308通过本地振荡器信号302和使能信号304被选择和激活，第二信号分支310也同时或近似同时地在阵列208内被选择。第二信号分支310在与第一信号分支308相同的数据周期或振荡器信号302的相同振荡器周期期间在相同源单元301内被激活。因此，第一和第二信号分支308、310二者在相同的本地振荡器周期或相同数据周期中被激活。在一个示例中，第二信号分支310响应于本地振荡器信号的第二半个或第二部分被激活或使能，而第一信号分支308响应于相同周期或时间段内的本地振荡器信号的不同部分被激活。本地振荡器信号的第二半个或部分与本地振荡器信号的第一部分相比能够是信号的反相部分，其中本地振荡器信号的第一部分是激活第一信号分支308的非反相部分。
第二信号分支310还包括逻辑器件316(如AND器件或其它逻辑器件)，逻辑器件316提供控制信号到两个反相器320和322用于驱动第二电容器326。响应于来自反相器(驱动级)的控制信号，第二电容器326提供第二充电包(如一个单位的电压、一个单位的电流、一个单位的电容、电荷等)。
第二信号分支310被耦合到与第一信号分支308相同的使能端304并且通过使能信号304和反相的本地振荡器信号(LO_n)端306被激活。当LO_n信号306和使能信号304二者在第二分支310处被接收时，控制信号被提供给反相器320和322以便第二电容器326释放电荷(第二分支充电包)到输出312。
由第一信号分支308生成的第一充电包能够在幅度上近似等于第二信号分支310的第二充电包或源包。第一充电包和第二充电包被提供在单元输出端312并且一起生成具有第一符号标识(如正、负、第一极性或第二极性等)的电容。该两个充电包一起还能够例如增加或加倍源单元的时钟或分辨时间(如每个分支包括2GHz操作并且组合用于4GHz操作或不同频率的操作)。
此外，源单元308还能够使用具有不同符号标识的第一充电包和第二充电包生成电容或电荷，诸如第二符号标识基于第一充电包和第二充电包在时间上的偏移与第一符号不同。因此，源单元308能够生成输出312中的符号变化中的区别或符号操作作为第一极性或第二极性(如双极性符号或正和负指示)，而在各个信号分支308、310中的输出中不改变幅度或产生相位偏移。同样地，来自第一电容器324和第二电容器326的源电荷的幅度能够通过单元在时域中偏移以产生符号操作。
参考图4，图4示出了分别对应于第一信号分支308和第二信号分支310的信号x1和x2的波形400的示例实施例。波形400是例如从电容器324和326的底板中采样的。源自第一信号分支308的第一波形x1被示为具有与源自第二信号分支310的第二波形x2近似相同的幅度。波形400示出了第一波形x1是在与第二波形x2不同的起始点处产生的。例如，当源单元301被去激活时，第一信号分支的电容器324的底板或节点是在电源340的VDD处，而当源单元301被去激活时，第二信号分支310的第二电容器326是在电源340的VSS处。源单元301在本地振荡器时钟的本地振荡器信号或数据周期期间被激活。第一数据周期402操作以从第一信号分支308和第二信号分支310生成源信号。不同的，第二数据周期404产生自阵列208中的源单元301的另一独立选择信号(控制信号/字)，例如在第二数据周期404中，信号分支308和310二者操作。因此，第一信号分支308和第二信号分支310在相同本地振荡器信号周期或相同数据周期内同时激活。
在数字输入信号的每个采样上，源单元阵列208的激活的源单元的数目对应于由数字输入信号指示的或与数字输入信号对应的幅度。此外，激活的源单元的每个还激活相同周期402中的源单元阵列208中的相应的(一个或多个)第一信号分支308和(一个或多个)第二信号分支310，其在阵列中的相同/不同数目的源单元在另一周期404期间被再次激活之前发生。每个循环或时钟周期能够例如由本地振荡器指示，以便源单元301的第一分支308能够在循环周期的的第一半或第一部分中被激活，并且第二分支310能够在循环周期的第二半或第二部分期间由源单元301激活。
参考图5，图5示出了与图4的波形400类似的波形500的进一步方面。如上所述，第一信号分支308和第二信号分支310在相同本地振荡器信号循环或相同数据周期中同时激活。此外，源单元301的每个电容器324和326被耦合到电源(如电压源或其它电荷源)340的不同起始点506、508或端点。例如，第一电容器324的底板能够被耦合到电源340的漏极电压终端VDD，而第二电容器326能够被耦合到电源340的电源电压终端VSS。例如，上升沿508能够在第一数据周期期间促进电容器326放电，而下降沿506能够在相同数据周期期间促进电容器324放电。每个电容器324和326的底板因此能够被耦合到相同电源电压340的不同起始点或终端。此外或替换地，第一信号分支308能够响应于下降沿510提供来自电容器324的第一充电包，并且第二信号分支310能够响应于下降沿512提供来自电容器的第二充电包。相反地，第一信号分支308能够以相似的方式响应上升沿，并且第二信号分支310能够响应下降沿，在其中被描述的实施例不限于任何一个特定实施例。
在另一方面，波形502和波形504具有时间移位而相互不同，并且因此提供不同的符号操作。波形502能够在本地振荡器信号的第一数据周期中被生成并且生成第一符号操作/符号差异(如第一极性或正符号)，而波形504对应于不同符号操作/符号差异(如第二极性或负符号)。通过相对于先前或将来操作移位时间序列，符号操作能够通过公开的系统或设备被生成。符号差异的输出能够使能转换器106(如DAC)生成不同极性或反相(inversion)的近似连续的信号514、516，在其中信号波形514是关于非反相信号波形516的反相(如180度偏移差)信号，反之亦然。
阵列208的源单元因此被配置为针对一个数字数据周期生成两个充电包。阵列208基于一个或多个输入信号操作以生成符号操作(信号的反相)，在其中充电包在时间上移位。信号的反相或符号操作能够近似等于RF信号的180度相位。作为公开的架构的结果，在针对反相和非反相信号的两个充电包的平均选通时间中没有差异，并且当反相符号值时，不想要的毛刺被进一步从所产生的结果中被消除/缓和。此外，具有不同起始点可以提供各种优点。例如，没有共模信号被生成到(一个或多个)源单元阵列208，其阻止在DC电压上的不想要的短时脉冲波干扰或毛刺。此外，避免了不想要的相位偏移来提供符号操作/符号变化，在其中输入信号的非数字处理被执行以补偿频谱退化。此外，在阵列208的每个源单元中具有双时钟或频率范围的转换器的两个采样之间进行固有线性插值，其帮助例如过滤重复图像。
单元301的激活的最终结果是输出端312的电流是第一信号分支308和第二信号分支310的和，而激活阵列208的多个源单元的最终结果是转换器(如DAC)的输出210是再次对来自单独和选择性被激活的多个单元的信号源包或电荷求和。此外，所选的单元的该数目随着接收的数字输入改变。因为期望的幅度基于接收的数字输入的指示变化，所以阵列208的源单元的所选数目变化以生成与接收的数字输入信号成比例或相当的相应模拟输出信号。
现在参考图6，图6根据描述的系统的各个方面示出了包括电容式DAC604的电容式DAC系统600的示例。源单元阵列610内的单元电容器614例如用作电容式DAC604的电流源。电容式DAC系统600包括数字信号处理器602或其它控制器、数字输入端612、解码器606、源单元阵列610和耦合到DAC604的输出(如RF输出)616的模拟输出端624。数字输入端612能够是被布置成接收多位数字信号的串行或并行总线，其为解码器606提供输入。控制线将解码器606耦合到例如源单元阵列610内的各个源单元618、620、622，在其中源单元包括相应的放电触发器元件(如反相器)和相应的电容器614。在一个方面，电容器614各自具有相同或近似相同的单位电容值，以便当被其相应的放电触发器元件或反相器触发时，每个电容器614输出相等的预定电流。来自任何单独被激活的电容器614的电流在作为电流求和路径624的阵列输入终端或节点以及每个源单元的源单元节点上被求和，电流求和路径624被耦合到模拟输出端616。虽然图6为了简洁目的仅示出了三个单元，但是应该理解阵列610能够包括更大数目或不同数目的单元，这些单元能够例如以行和列布置作为二维矩阵或以行、列和层布置作为三维矩阵。
在电容式DAC系统600的操作期间，其电流放电在任何给定时间被触发的电容器614的数目(以及在模拟输出终端624上的相应输出电流)取决于输入端612上提供的数字输入612。例如，考虑了数字输入612是8位数字值的示例，并且其中阵列610包括255个单元。在此情况下，数字值0000_0000(对应于十进制值0)能够被应用到输入端612，使得所有放电触发器元件被关闭(即没有电流从电容器放出并且输出端624上的输出电流实质上是0)。另一方面，数字值1111_1111(对应于十进制值255)能够被应用到输入端612，使得所有放电触发器元件被激活触发电流从所有255个单元电容器中放出。因此，数字值1111_1111提供输出信号624，该输出信号624在强度上基本是单个电容器的输出的255倍。通过改变提供到电容式DAC600的输入端612的多位输入信号的值，控制器(如DSP602)能够在输出端624上发送相应的模拟输出信号(如用于通过天线或其它组件发送)。
在另一方面，解码器组件606被配置为在多个激活的源单元618、620或622的每个源单元输出节点/终端上生成第一源单元输出和第二源单元输出，其中第一源单元输出能够相对于第二源单元输出是反相的。不同符号操作能够通过解码器606经由阵列610中的多个激活的源单元的每个源单元618、620、622的第一充电分支和第二充电分支，通过相对于相同单元的过去或将来操作在时间(代替在相位)上移位每个单元的充电包，被辅助。例如，解码器606基于源单元(如源单元618、620或622)的两个充电包的时间上的移位生成与第二符号操作(如多个充电包的反相信号)不同的第一符号操作(如多个充电包的非反相信号)。
参考图7，图7示出了具有差分输出终端720的电容式DAC700的示例。源单元阵列610能够被配置为在每个数据周期从解码器606和本地振荡器608接收本地振荡器信号(LO和LO_n)和使能信号。阵列610的任何数目的源单元对能够被选择和激活来生成对应于每个源单元的两个充电包，诸如例如源单元702和708、704和710或706和712。
参考图8，图8根据各个方面示出了转换器系统800的源单元阵列208的另一示例源单元801。源单元801被示出具有对称反相器/驱动器链作为第一反相器/驱动器818和第二反相器/驱动器820，其接收使能信号802和否定使能信号(negatedenablesignal)806来驱动相应电容器824和826用于释放第一和第二充电包到源单元输出812。第一信号分支808和第二信号分支分别包括第一逻辑器件814和第二逻辑器件816，该第一逻辑器件814和第二逻辑器件816响应于例如使能信号802和反相/否定使能信号806以及振荡器信号804来提供控制信号到驱动器818和820。以该方式，源单元801被选择来根据接收的系统800的数字输入信号生成两个充电包，其还能够通过在时间上移位充电包生成符号操作。虽然对称反相器/驱动器链被示出，但是具有不同数目的反相器/驱动器的非对称反相器/驱动器链也能够被用于阵列208的每个源单元中，其在前面已示出。
参考图9，图9根据所述的各个方面示出了源单元900的另一示例。类似于源单元300，源单元900包括第一信号分支308和第二信号分支310，当通过使能信号304和本地振荡器信号(LO302和负LO306)被选择时，第一信号分支308和第二信号分支310操作以生成两个充电包。源单元900能够是源单元阵列(如阵列208)内的单位单元，其根据这里描述的各个方面包括统一的单元或不同源单元配置。源单元900与源单元300的不同之处在于它包括输出驱动级或输出级电源902，输出驱动级或输出级电源902被配置为通过改变第一电容器324和第二电容器326的电源电压来更改源单元的输出功率。同样地，源单元900在所述的多个方面类似于源单元300操作和运行，但是还操作来通过第一和第二分支308、310控制功率生成。输出级电源902使用第一组晶体管906和第二组晶体管908操作来例如改变相应分支308、310中的驱动级的电源电压。附加晶体管902和904分别能够包括例如N沟道晶体管或其它类型晶体管(如P型)。附加晶体管902和904操作来例如发送更低的电压到输出312，并且因而提供来自阵列的每个单元中的宽范围频率和功率来生成模拟信号输出312。
参考图10，图10根据所述的各个方面示出了另一示例源单元1000。源单元1000类似于如上所述的DAC的阵列的源单元，并且还包括调谐控制组件1002，该调谐控制组件1002操作来例如控制驱动级的阻抗的调谐。
调谐组件1002包括多个分别耦合到第一信号分支308和第二信号分支310的多个开关。第一信号分支308包括例如晶体管1004，这些晶体管1004能够根据第一逻辑器件1008和第二逻辑器件1010的状态操作作为开关设备。第二信号分支310包括例如晶体管1006，这些晶体管1006能够根据第三逻辑器件1012和第四逻辑器件1014的状态操作作为开关设备.。
调谐组件1002被配置为改变到第一信号分支308和第二信号分支310的输出电阻。调谐组件1002操作通过改变第一信号分支308和第二信号分支310的驱动级(逻辑器件314、316和电容器324、326之间的级)的阻抗来调谐源单元1000的第一信号分支308的第一电容器324和源单元1000的第二信号分支310的第二电容器326。
调谐组件1002还被配置为通过促进开关到基于开关1004、1006的状态改变或设置源单元1000的阻抗的三态模式操作，来增大源单元1000的可操作带宽。通过辅助针对DAC的三态模式操作，调谐组件1002通过将源单元1000耦合到RFDAC阻抗1018和匹配网络1016来将源单元1000耦合到附加电路负载，匹配网络1016将负载匹配到源单元1000的输出来最大化传输或最小化来自负载的信号反射。因此，源的输出是在特定频率。DAC的阻抗和频率能够随着三态模式操作变化来匹配不同的输出负载和不同的频率(如1.7GHz、2.1GHz或其它频率)，输出负载和频率取决于耦合到源单元1002的输出(RF_out)的负载或设备要求。例如，针对设备或负载要求的不同频率，三态模式能够通过匹配网络1016和RFDAC阻抗组件1018来驱动或设置不同的电容到电容器324和326，其分别包括可变电容器。
应该注意，上述描述和说明的各个示例使用NMOS晶体管，当高电压(如逻辑1)被提供到它们的栅极时，NMOS晶体管被设置到它们的源极和漏极之间的导通状态；并且当低电压(如逻辑0)被提供到它们的栅极时，NMOS晶体管被设置到它们的源极和漏极之间的非导通状态。在另一示例中，控制逻辑能够被反相，并且PMOS晶体管能被使用。在又一示例中，在例如逻辑1与低电压相关联而逻辑0与高电压相关联的情况下，PMOS晶体管能够被用来代替NMOS晶体管。在又一示例中，代替示出的一些或全部MOS晶体管，能够使用其它类型的晶体管，例如双极晶体管。例如，在双极晶体管的情况下，基极终端用作控制终端。
虽然本公开内所述的方法在这里被示出和描述为一系列行为或事件，应该理解此类行为或事件的示出顺序不被理解为限制性的。例如，一些行为可以以与这里示出和/或描述的行为或事件之外的其它行为或事件不同的顺序和/或同时地进行。此外，不是全部示出的行为需要被用来实现本说明书的一个或多个方面或实施例。此外，这里描述的行为中的一个或多个可以在一个或多个单独行为和/或阶段中被执行。
参考图11，图11示出了用于转换器系统(诸如DAC系统)的方法1100。在1102，该方法从基于数字输入字生成控制字开始。
在1104，该方法包括基于本地振荡器的本地振荡器信号和控制字选择源单元阵列的源单元。例如，源单元阵列208能够被控制来激活所选数目(如阵列的一个或多个源单元)来生成每个被激活的源单元的第一和第二分支之间的电流源。激活单元的数目能够根据数字输入字或多位数字输入适时地改变以生成例如相应幅度。
在1106，该方法还包括通过源单元生成到数模转换器的输出终端的第一充电包和第二充电包。
在方法1100的其它实施例中，第一充电包和第二充电包的双极性符号操作通过在时间上移位第一充电包和第二充电包被生成，这形成了对于反相充电包的指示。第一充电包和第二充电包的生成例如包括生成到源单元的第一驱动分支的第一电容器的第一驱动电流以及生成到源单元的第二驱动分支的第二电容器的第二驱动电流。
为了进一步提供公开主题的各个方面的上下文，图12示出了接入设备、用户设备(如移动设备、通信设备、个人数字助理等)或与接入能够使能和/或利用本公开的特征或方面的网络(如基站、无线接入点、毫微微蜂窝接入点等)相关的软件1200的实施例的框图。
用户设备或移动通信设备1200能够与根据此处的各个方面描述转换器系统或设备的一个或多个方面一起使用。移动通信设备1200例如包括能够被耦合到数据存储设备或存储器1203的数字基带处理器1202、前端1204(例如，RF前端、听觉前端、或者其他类似前端)以及用于连接到多个天线12061至1206k(k是正整数)的多个天线端口1207。天线12061至1206k能够接收和发送去往和来自一个或多个无线设备(例如，接入点、接入端子、无线端口、路由器等)的信号，这些无线设备能够在经由网络设备(未示出)生成的无线电接入网或者其他通信网络中操作。用户设备1200能够是用于传送RF信号的射频(RF)设备、用于传送听觉信号的听觉设备、或者任何其它信号通信设备(例如，计算机、个人数字助理、移动电话或智能电话、平板PC、调制解调器、笔记本、路由器、交换机、中继器、PC、网络设备、基站、或者能够操作以根据一种或多种不同的通信协议或标准与网络或者其它设备通信的类似设备)。
前端1204能够包括通信平台，该通信平台包括提供用于对经由一个或多个接收器或发射器1208接收或发送的信号进行处理、操控或者成形的电子组件和相关电路、多路复用/解多路复用组件1212以及调制/解调制组件1214。前端1204例如，被耦合到数字基带处理器1202和一组天线端口1207，其中该组天线12061至1206k能够是前端的一部分。在一个方面，移动通信设备1200能够包括转换器系统1210，该转换器系统1210操作来使用多个源单元将输入信号转换为不同格式的输出信号，该多个源单元具有第一信号分支和第二信号分支，该第一信号分支和第二信号分支根据这里所述的方面相应生成两个充电包。
用户设备1200还可以包括能够操作以提供或者控制移动设备1200的一个或多个组件的控制器或处理器1202。例如，处理器1202能够至少部分地向移动通信设备1200中的基本上任何电子组件赋予根据本公开的多个方面的功能。作为示例，处理器能够被配置为至少部分地执行可执行指令，来控制作为多模式操作芯片组的锁相环路系统1210的各种模式，该多模式操作芯片组基于转换器系统1210的一个或多个特性针对天线端口1207、输入端子或者其它端子处的输入信号提供不同功率生成操作。
处理器1202能够操作以使能移动通信设备1200处理数据(例如，符号、位或者碎片)用于利用多路复用/解多路复用组件1212进行多路复用/解多路复用、或者经由调制/解调制组件1214进行调制/解调制(例如，执行直接快速傅里叶变换和逆快速傅里叶变换、选择调制速率、选择数据包格式、包间时间等)。存储器1203能够存储数据结构(例如，元数据)、(一个或多个)代码结构(例如，模块、对象、类别、进程等)或者指令、网络或设备信息(例如，策略和规范、附件协议、用于扰码，扩散和导频发送的代码序列(例如，参考信号)、频率偏移、单元ID以及用于检测和识别与RF输入信号相关的各种特性的其它数据、功率生成期间的功率输出或其它信号分量。
处理器1202被功能地和/或通信地耦合到存储器1203(例如，通过存储器总线)，以存储或检索操作和赋予功能所必需的信息，并且至少部分被耦合到通信平台或前端1204、转换器系统1210(如DAC转换器系统)以及转换器系统1210的基本上任何其他操作方面。
此处的示例能够包括以下主题，诸如方法、用于执行该方法的动作或块的手段、包括可执行指令的至少一个机器可读介质，当该可执行指令由机器(如具有存储器的处理器等)执行时，使得机器执行根据这里描述的实施例和示例的用于使用多种通信技术同时通信的装置或系统的动作或方法的动作。
示例1是通信系统，该通信系统包括输入端、转换器和解码组件；其中该输入端被配置为接收输入信号，该转换器包括被配置为在输出端生成输出的源单元阵列，该解码组件被配置为基于输入信号生成选择性地激活源单元阵列的至少一个源单元的控制信号，以基于输入信号生成输出；其中所述至少一个源单元中的源单元被配置为生成对应于数据周期的第一充电包和第二充电包。
示例2包括示例1的主题，其中源单元包括耦合到单元输出端的第二电容器和第一电容器，第一电容器被配置为生成第一充电包以及第二电容器被配置为生成第二充电包。
示例3包括示例1和2中的任一个的主题，包括或省略可选元件，还包括本地振荡器，该本地振荡器被配置为生成本地振荡器信号作为数据周期来在输出端生成输出，其中所述至少一个源单元包括基于控制信号被选择性地耦合到输出端的相应单元输出端。
示例4包括示例1-3中的任一个的主题，包括或省略可选元件，还包括符号组件，该符号组件被配置为经由源单元通过作为时间的函数移位第一充电包和第二充电包来随输出生成双极性符号操作。
示例5包括示例1-4中的任一个的主题，包括或省略可选元件，其中源单元包括由本地振荡器的时钟信号驱动的第一信号分支和由本地振荡器的反相时钟信号驱动的第二信号分支。
示例6包括示例1-5中的任一个的主题，包括或省略可选元件，其中第一信号分支包括第一驱动器组件和被配置为生成第一充电包的第一电容器以及第二信号分支包括第二驱动器组件和被配置为生成所述第二充电包的第二电容器。
示例7包括示例1-6中的任一个的主题，包括或省略可选元件，其中第一信号分支被配置为响应于本地振荡器信号的第一边沿在单元输出端上生成第一充电包以及第二信号分支被配置为响应于本地振荡器信号的与第一边沿相对的第二边沿在单元输出端上生成第二充电包。
示例8包括示例1-7中的任一个的主题，包括或省略可选元件，其中源单元还被配置为通过改变提供到第一电容器和第二电容器的电源电压来改变源单元的输出功率，并且通过切换到三态模式操作以及基于一组开关的状态改变源单元的阻抗来增加操作带宽。
示例9是一种数字模拟转换器，包括数字输入端、源单元阵列和解码器组件；其中该数字输入端被配置为接收数字输入字，该源单元阵列包括单元输出端和第一充电分支，该第一充电分支被配置为在时钟周期期间提供第一电荷源(chargesource)到源单元输出端，该解码器组件被配置为基于数字输入生成控制字并且基于控制字选择性地耦合和激活源单元阵列的多个源单元到输出端。
示例10包括示例9的主题，其中解码器组件还被配置为在多个源单元的单元输出端生成第一单元输出和第二单元输出，其中第一单元输出相对于第二单元输出是反相的。
示例11包括示例9或10中的任一个的主题，包括或省略可选元件，其中解码器组件被配置为经由多个源单元的第一充电分支和第二充电分支生成第一符号操作，并且基于第一电荷源和第二电荷源在时间上的移位经由第一充电分支和第二充电分支生成与第一符号操作不同的第二符号操作。
示例12包括示例9-11中的任一个的主题，包括或省略可选元件，其中第一充电分支包括耦合到正电源电压的第一电容器，以及第二充电分支包括耦合到负电源电压的第二电容器。
示例13包括示例9-12中的任一个的主题，包括或省略可选元件器，其中第一充电分支和第二充电分支包括被配置为改变提供到第一充电分支的第一电容器和第二充电分支的第二电容器的电源电压的输出级电源组件。
示例14包括示例9-13中的任一个的主题，包括或省略可选元件，还包括调谐组件，该调谐组件被配置为通过改变第一充电分支和第二充电分支的驱动级的阻抗来调谐第一充电分支的第一电容器和第二充电分支的第二电容器。
示例15包括示例9-14中的任一个的主题，包括或省略可选元件，其中第一充电分支被配置为在第一本地振荡器边沿生成第一电荷源以及第二充电分支被配置为在第二本地振荡器边沿生成第二电荷源，第二本地振荡器边沿具有与第一本地振荡器边沿相反的极性。
示例16包括示例9-16中的任一个的主题，包括或省略可选元件，还包括调谐组件，该调谐组件被配置为通过改变第一充电分支和第二充电分支的驱动级的阻抗来增加源单元阵列的带宽范围。
示例17包括示例9-16中的任一个的主题，包括或省略可选元件，其中第一充电分支包括具有第一电容的第一电容器，以及第二充电分支包括具有第二电容的第二电容器，第二电容基本等于第一电容。
示例18是一种数字模拟转换方法，该方法包括：基于数字输入字生成控制字；基于控制字和本地振荡器的本地振荡器信号选择源单元阵列的源单元；以及经由源单元生成第一充电包和第二充电包到数字模拟转换器的输出端。
示例19包括示例18的主题，还包括通过在时间上移位第一充电包和第二充电包生成第一充电包和第二充电包的双极符号操作。
示例20包括示例18或19中的任一个的主题，包括或省略可选元件，其中生成第一充电包和第二充电包包括生成到源单元的第一驱动分支的第一电容器的第一驱动电流和到源单元的第二驱动分支的第二电容器的第二驱动电流。
示例21包括示例18-20中的任一个的主题，包括或省略可选元件，其中生成第一充电包和第二充电包包括响应于本地振荡器信号的第一边沿生成第一充电包和响应于本地振荡器信号的第二边沿生成第二充电包，第二边沿与第一边沿相对并且本地振荡器信号的同一周期的一部分。
示例22包括示例18-21中的任一个的主题，包括或省略可选元件，还包括基于数字输入字中的变化激活源单元阵列的不同源单元；以及在不同源单元的一个数据周期内生成至少两个充电包。
示例23包括示例18-22中的任一个的主题，包括或省略可选元件，还包括通过在时间上移位第一充电包和第二充电包来反相第一充电包和第二充电包的符号。
示例24包括示例18-23中的任一个的主题，包括或省略可选元件，还包括通过改变第一驱动分支和第二驱动分支的驱动级的阻抗来调谐源单元的第一驱动分支的第一电容器和源单元的第二驱动分支的第二电容器。
应用(例如程序模块)可以包括例程、程序、组件、数据结构等，其执行特定任务或实现特定抽象数据类型。此外，本领域的技术人员将理解，所公开的操作可以以其它系统配置进行操作，包括单处理器或者多处理器系统、小型计算机、大型计算机、以及个人计算机、手持式计算设备、基于微处理器的或来实践可编程消费电子产品等，其中的每一个可以操作地耦接到一个或多个相关联的设备。
计算设备通常可以包括各种计算机可读介质。计算机可读介质可以是可由计算机访问的任何可用介质，并且包括易失性和非易失性介质，可移动和不可移动介质。通过示例而非限制的方式，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括用于信息(例如计算机可读指令、数据结构、程序模块或其它数据)的存储的任何技术和方法中所实现的易失性和非易失性、可移动和不可移动介质计算机存储介质(例如一个或多个数据存储器)可以包括但不限于：可用于存储所需信息且可以由计算机来访问的RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁带盒、磁带、磁盘存储或其它磁存储设备、或任何其它介质。
通信介质通常具现化在计算机可读指令、数据结构、程序模块或调制数据信号中的其它数据(例如载波或其它传输机制)中，并且包括任何信息递送介质。术语“调制数据信号”是信号指具有其特征集合中的一个或多个、或者以信号中的编码信息的方式来改变。以举例而非限制的方式，通信介质包括诸如有线网络或直接线连接之类的有线介质，以及诸如声学、RF、红外和其它无线介质之类的无线介质。任意上述项的组合也应包括在计算机可读介质的范围之内。
但应当理解，本文描述的方面可由硬件、软件、固件或它们的任意组合来实现。当在软件中实现时，功能可以作为在计算机可读介质上的一个或多个指令或代码被存储或传输。计算机可读介质包括计算机存储介质和通信介质，包括辅助计算机程序从一个位置到另一位置的传送的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。以举例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或者能够用于(以能够由通用或专用计算机、或者通用或专用处理器来访问的指令或数据结构形式)携带或存储想要的程序代码装置的任何其它介质。此外，任何连接都被适当地称为计算机可读介质。例如，如果使用同轴电缆其它远程源、光纤电缆、双绞线、数字用户线(DSL)、或无线技术(比如红外、无线电和微波)从网站、服务器、或其它远程源传输软件，则同轴传输电缆、光纤电缆、双绞线、DSL或无线技术(比如红外、无线电和微波)也包含在介质的定义中。如本文中所使用的，磁盘和光盘(包括压缩光盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘)其中磁盘通常磁性地再现数据而光盘用激光来光学地再现数据。上述项的组合也应包括在计算机可读介质的范围之内。
联系本文所公开的方面的各种说明性逻辑、逻辑块、模块、和电路可以以通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或设计来执行本文中所描述的功能的其它可编程逻辑器件、分立门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器也可以实现为计算设备的组合，例如，DSP与微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核心、或任何其它此类配置的组合。另外，至少一个处理器可以包括一个或多个模块，用于执行这里所描述的动作和/或动作或更多。
对于软件实现方式，本文中描述的技术可以以模块(例如程序、函数等)来实现本文描述的功能。软件代码可以存储在存储器单元中并由处理器执行。存储器单元可在处理器内部或或处理器外部实现，在外部实现的情况下，存储器单元可以经由本领域已知的各种手段来通信地耦接到处理器。此外，至少一个处理器可以包括一个或多个模块，其可操作来执行本文中所描述的功能。
此外，本文所描述的各个方面或特征可以作为方法、装置或使用标准编程和/或工程技术的制品而实现。如本文所用的术语“制造的物品”意在涵盖可从任何计算机可读设备、载体、或介质访问的计算机程序。例如，计算机可读介质可以包括但不限于：磁存储设备(例如硬盘、软盘、磁条等)光盘(例如压缩盘(CD)、数字多功能光盘(DVD)等)、智能卡、及快闪存储器装置(例如EPROM、卡、棒、钥匙驱动器等)。另外，本文所描述的各种存储介质可以代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于：能够存储、包含和/或携带(一个或多个)指令和/或数据的无线信道和各种其它介质。另外，计算机程序产品可包括具有可操作来使得计算机执行本文描述的功能的一条或一条以上指令或代码的计算机可读介质。
此外，结合本文公开的方面所描述的方法或算法的动作和/或活动可以直接具现化为硬件、由处理器执行的软件模块、或其组合。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或任何其它形式的本领域已知的存储介质中。示例性存储介质可耦接到处理器，使得处理器可以从存储介质读取信息、并且将信息写入到存储介质。在替代方案中，存储介质可以集成到处理器。此外，在一些方面，处理器和存储媒体可驻留于ASIC中。另外，ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可以作为用户终端中的分立元件。另外，在一些方面中，方法或算法的动作和/或活动可作为在机器可读介质和/或计算机可读介质上的指令和/或代码的任意集合或组合来驻留，其可并入计算机程序产品。
对主题公开的说明性实施例的上述描述(包括摘要的公开内容)并不意在穷举所公开的实施例、或将所公开的实施例限制为所公开的精确形式。虽然出于说明性目的在本文中描述了具体的实施方案和实施例，相关领域技术人员能够意识到，考虑在这样的实施方案和实施例的范围之内的各种修改都是可能的。
就此而言，尽管结合可用的各种实施例和附图描述了所公开的主题，但是应该理解的是，可以使用其他类似实施例，或者在不偏离所公开的主题的条件下可以对所描述的实施例做出用于执行所公开的主题的相同、类似、替代、或者替换功能的其修改或添加。所以，所公开的主题不应该被限制于这里描述的任何单个实施例，而是应该被根据所附权利要来在广度和宽度上理解。
具体地，关于由上述组件或者结构(装配、设备、电路、系统等)执行的各种功能，用于描述这些组件的术语(包括对“装置”的提及)旨在对应(除非有相反的指示)执行所描述的组件的指定功能的任何组件或结构(如，功能上等效的)，即使它们在结构上并不等效于执行这里所述的示例性实施方式中的功能的所公开的结构。另外，尽管仅关于多种实施方式中的一种公开了特定特征，但是该特征可以根据期望被与其他实施方式中的一个或多个其它特征相结合，有利地用于任何给定或特定的应用。

Claims (24)

1.一种通信系统，包括：
输入端，所述输入端被配置为接收输入信号；
转换器，所述转换器包括被配置为在输出端生成输出的源单元阵列；以及
解码组件，所述解码组件被配置为基于所述输入信号生成选择性地激活源单元阵列中的N个数目的源单元的控制信号以生成输出；
其中所述N个数目的源单元中的源单元被配置为生成对应于数据周期的第一充电包和第二充电包，其中N包括至少为一的整数。
2.根据权利要求1所述的通信系统，其中所述源单元包括耦合到单元输出端的第二电容器和第一电容器，所述第一电容器被配置为生成所述第一充电包并且所述第二电容器被配置为生成所述第二充电包。
3.根据权利要求1或2所述的通信系统，还包括：
本地振荡器，所述本地振荡器被配置为生成本地振荡器信号作为所述数据周期来在所述输出端生成输出，其中所述N个数目的源单元包括基于所述控制信号被选择性地耦合到所述输出端的相应数目的单元输出端。
4.根据权利要求1所述的通信系统，还包括：
符号组件，所述符号组件被配置为经由所述源单元通过作为时间的函数移位所述第一充电包和所述第二充电包来随所述输出生成双极性符号操作。
5.根据权利要求1所述的通信系统，其中所述源单元包括由本地振荡器的时钟信号驱动的第一信号分支和由所述本地振荡器的反相时钟信号驱动的第二信号分支。
6.根据权利要求5所述的通信系统，其中所述第一信号分支包括第一驱动器组件和被配置为生成所述第一充电包的第一电容器，并且所述第二信号分支包括第二驱动器组件和被配置为生成所述第二充电包的第二电容器。
7.根据权利要求5所述的通信系统，其中所述第一信号分支被配置为响应于本地振荡器信号的第一边沿在单元输出端上生成所述第一充电包，并且所述第二信号分支被配置为响应于所述本地振荡器信号的与所述第一边沿相对的第二边沿在所述单元输出端上生成所述第二充电包。
8.根据权利要求1所述的通信系统，其中所述源单元还被配置为通过改变对第一电容器和第二电容器的电源电压来改变所述源单元的输出功率，并且通过切换到三态模式操作并基于一组开关的状态改变所述源单元的阻抗来增加操作带宽。
9.一种数字模拟转换器，包括：
数字输入端，所述数字输入端被配置为接收数字输入字；
源单元阵列，所述源单元阵列包括：
单元输出端；
第一充电分支，所述第一充电分支被配置为在时钟周期期间提供第一电荷源到所述源单元输出端；以及
第二充电分支，所述第二充电分支被配置为在时钟周期期间提供第二电荷源到所述源单元输出端；以及
解码器组件，所述解码器组件被配置为基于数字输入生成控制字并且基于所述控制字选择性地耦合和激活所述源单元阵列的多个源单元到输出端。
10.根据权利要求9所述的数字模拟转换器，其中所述解码器组件还被配置为在所述多个源单元的所述单元输出端生成第一单元输出和第二单元输出，其中所述第一单元输出相对于所述第二单元输出是反相的。
11.根据权利要求9所述的数字模拟转换器，其中所述解码器组件被配置为经由所述多个源单元的所述第一充电分支和所述第二充电分支生成第一符号操作，并且基于所述第一电荷源和所述第二电荷源在时间上的移位经由所述第一充电分支和所述第二充电分支生成与第一符号操作不同的第二符号操作。
12.根据权利要求9所述的数字模拟转换器，其中所述第一充电分支包括耦合到正电源电压的第一电容器，并且所述第二充电分支包括耦合到负电源电压的第二电容器。
13.根据权利要求9所述的数字模拟转换器，其中所述第一充电分支和所述第二充电分支包括输出级电源组件，该输出级电源组件被配置为更改提供到所述第一充电分支的第一电容器和所述第二充电分支的第二电容器的电源电压。
14.根据权利要求9所述的数字模拟转换器，还包括调谐组件，该调谐组件被配置为通过改变所述第一充电分支和所述第二充电分支的驱动级的阻抗来调谐所述第一充电分支的第一电容器和所述第二充电分支的第二电容器。
15.根据权利要求9所述的数字模拟转换器，其中所述第一充电分支被配置为在第一本地振荡器边沿生成所述第一电荷源并且所述第二充电分支被配置为在第二本地振荡器边沿生成所述第二电荷源，所述第二本地振荡器边沿具有与所述第一本地振荡器边沿相反的极性。
16.根据权利要求9所述的数字模拟转换器，还包括调谐组件，该调谐组件被配置为通过改变所述第一充电分支和所述第二充电分支的驱动级的阻抗来增加所述源单元阵列的带宽范围。
17.根据权利要求9-16中的任一项所述的数字模拟转换器，其中所述第一充电分支包括具有第一电容的第一电容器，并且所述第二充电分支包括具有第二电容的第二电容器，所述第二电容基本等于所述第一电容。
18.一种数字模拟转换器的方法，该方法包括：
基于数字输入字生成控制字；
基于所述控制字和本地振荡器的本地振荡器信号选择源单元阵列中的源单元；以及
经由所述源单元生成第一充电包和第二充电包到所述数字模拟转换器的输出端。
19.根据权利要求18所述的方法，还包括：
通过在时间上移位所述第一充电包和所述第二充电包来生成所述第一充电包和所述第二充电包的双极符号操作。
20.根据权利要求18所述的方法，其中生成所述第一充电包和所述第二充电包包括生成到所述源单元的第一驱动分支的第一电容器的第一驱动电流和生成到所述源单元的第二驱动分支的第二电容器的第二驱动电流。
21.根据权利要求18所述的方法，其中生成所述第一充电包和所述第二充电包包括响应于所述本地振荡器信号的第一边沿生成所述第一充电包和响应于所述本地振荡器信号的第二边沿生成所述第二充电包，所述第二边沿与所述第一边沿相对并且是所述本地振荡器信号的同一周期的一部分。
22.根据权利要求18所述的方法，还包括：
基于所述数字输入字中的变化激活所述源单元阵列的不同源单元；以及
在所述不同源单元的一个数据周期内生成至少两个充电包。
23.根据权利要求18所述的方法，还包括：
通过在时间上移位所述第一充电包和所述第二充电包来反相所述第一充电包和所述第二充电包的符号。
24.根据权利要求18-23中任一项所述的方法，还包括：
通过改变所述第一驱动分支和所述第二驱动分支的驱动级的阻抗来调谐所述源单元的第一驱动分支的第一电容器和所述源单元的第二驱动分支的第二电容器。
CN201510760256.7A 2014-12-16 2015-11-10 用于有符号操作的数模转换器单元 Expired - Fee Related CN105703776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/571,531 2014-12-16
US14/571,531 US9379883B1 (en) 2014-12-16 2014-12-16 Digital to analog converter cell for signed operation

Publications (2)

Publication Number Publication Date
CN105703776A true CN105703776A (zh) 2016-06-22
CN105703776B CN105703776B (zh) 2019-06-14

Family

ID=54539940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510760256.7A Expired - Fee Related CN105703776B (zh) 2014-12-16 2015-11-10 用于有符号操作的数模转换器单元

Country Status (4)

Country Link
US (1) US9379883B1 (zh)
EP (1) EP3035537A1 (zh)
CN (1) CN105703776B (zh)
TW (1) TWI578712B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172251A (zh) * 2016-12-07 2018-06-15 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法
CN115225099A (zh) * 2021-04-21 2022-10-21 苹果公司 射频发射器的准确符号变化

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116241B4 (de) * 2015-09-25 2023-08-03 Intel Corporation Ein Verfahren zum Betreiben einer Radiofrequenz-Digital-Analog-Wandlungsschaltungsanordnung im Fall eines ersten und eines nachfolgenden zweiten Eingangsabtastwertes mit unterschiedlichen Vorzeichen, und eine Digital-Analog-Wandlungsschaltungsanordnung
DE112016007195T5 (de) * 2016-09-02 2019-05-29 Intel IP Corporation Ein Digital-zu-Analog-Wandler-Schaltung, ein Verfahren zum Betrieb derselben, eine Vorrichtung und ein Verfahren zum Steuern einer Digital-zu-Analog-Wandler-Zelle
US10211855B2 (en) * 2017-01-17 2019-02-19 Gm Global Technology Operations, Llc Apparatus for multi carrier aggregation in a software defined radio
US10601437B1 (en) * 2018-12-27 2020-03-24 Intel Corporation CDAC (capacitive DAC (digital-to-analog converter)) unit cell for multiphase RFDAC (radio frequency DAC)
US10651869B1 (en) 2019-03-26 2020-05-12 Intel IP Corporation Signed-RFDAC architectures enabling wideband and efficient 5G transmitters
DE102019108180A1 (de) * 2019-03-29 2020-10-01 Intel Corporation Digital-analog-wandler, sender und mobile vorrichtung
US10938404B1 (en) * 2019-12-27 2021-03-02 Intel Corporation Digital-to-analog converter, transmitter, base station and mobile device
US11496147B2 (en) * 2020-09-24 2022-11-08 Apple Inc. Fractal digital to analog converter systems and methods
US20220209786A1 (en) * 2020-12-23 2022-06-30 Intel Corporation Digital-to-analog converter, transmitter, base station, mobile device and method for a digital-to-analog converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015454A1 (en) * 2007-07-11 2009-01-15 Oki Electric Industry Co., Ltd. Digital-to-analog converter carrying out calibration operation for current source cells
CN103368523A (zh) * 2012-03-20 2013-10-23 英特尔移动通信有限责任公司 矢量调制输出信号产生装置及矢量调制输出信号产生方法
US20140146914A1 (en) * 2012-11-29 2014-05-29 Franz Kuttner Digital to Analog Converter Comprising Mixer
US20140266834A1 (en) * 2013-03-14 2014-09-18 Michael Bruennert Digital-to-analog converter comprising slow converter section and fast converter section

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191290A (ja) * 1991-10-07 1993-07-30 Mitsubishi Electric Corp Ｄ／ａ変換器
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
US8462035B2 (en) * 2011-05-13 2013-06-11 Infineon Technologies Ag Digital-to-analog conversion arrangement with power range dependent D/A converter selection
US9054769B2 (en) 2012-10-15 2015-06-09 Intel Mobile Communications GmbH Pre-processing unit for a signal processor
US8836559B2 (en) 2012-11-29 2014-09-16 Intel Mobile Communications GmbH Capacitive digital to analog converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090015454A1 (en) * 2007-07-11 2009-01-15 Oki Electric Industry Co., Ltd. Digital-to-analog converter carrying out calibration operation for current source cells
CN103368523A (zh) * 2012-03-20 2013-10-23 英特尔移动通信有限责任公司 矢量调制输出信号产生装置及矢量调制输出信号产生方法
US20140146914A1 (en) * 2012-11-29 2014-05-29 Franz Kuttner Digital to Analog Converter Comprising Mixer
US20140266834A1 (en) * 2013-03-14 2014-09-18 Michael Bruennert Digital-to-analog converter comprising slow converter section and fast converter section

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172251A (zh) * 2016-12-07 2018-06-15 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法
CN108172251B (zh) * 2016-12-07 2021-10-08 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法
CN115225099A (zh) * 2021-04-21 2022-10-21 苹果公司 射频发射器的准确符号变化
US11949769B2 (en) 2021-04-21 2024-04-02 Apple Inc. Accurate sign change for radio frequency transmitters

Also Published As

Publication number Publication date
EP3035537A1 (en) 2016-06-22
CN105703776B (zh) 2019-06-14
US20160173269A1 (en) 2016-06-16
US9379883B1 (en) 2016-06-28
TW201637371A (zh) 2016-10-16
TWI578712B (zh) 2017-04-11

Similar Documents

Publication Publication Date Title
CN105703776A (zh) 用于有符号操作的数模转换器单元
CN103546185B (zh) 提供差分输出信号的装置和提供差分输出信号的方法
CN102124653B (zh) 三分正交分频器
CN110537328A (zh) 前馈包络跟踪
CN104020812B (zh) 包络跟踪系统和校准包络跟踪功率放大器供给电压的方法
CN104205625A (zh) 具有改进的效率的可重配置输入功率分配多尔蒂放大器
CN105900348B (zh) 使用具有正交偏移的pr-ask的rf系统
US9991904B2 (en) Digital modulation device, and digital modulation method
CN102792595A (zh) 射频电路
CN104838586A (zh) 接收机iip2模拟校准
CN104135251A (zh) 相位插值器
CN103762960A (zh) 用于产生高斯脉冲的设备和方法
CN104885372A (zh) 并发混合匹配网络
CN101895292A (zh) 基于直接数字式与直接模拟式结合的模块化频率合成方法
CN104620510A (zh) 发射机
WO2016014267A1 (en) Phase-modulated on-off keying for millimeter wave spectrum control
US9077511B2 (en) Phase interpolator
TW201301822A (zh) 對由非接觸式收發器系統所發射的電磁信號進行振幅調變的方法和裝置
CN101432963A (zh) 相位调制器
Zhu et al. Enabling software-defined PHY for backscatter networks
CN102484468A (zh) 以具有至少三种信号电平的差分本机振荡器信号驱动混频器
CN103731177B (zh) 用于信号处理器的预处理单元
CA2823589C (en) Data and/or command signal transmission device with antenna arrangements
CN105556910A (zh) 使用脉宽调制的开关模式高线性度发射机
CN104247256A (zh) 配置成进行电流重用的相控阵架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200416

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190614