CN105701055A - 电子装置及其数据传输方法 - Google Patents
电子装置及其数据传输方法 Download PDFInfo
- Publication number
- CN105701055A CN105701055A CN201410692501.0A CN201410692501A CN105701055A CN 105701055 A CN105701055 A CN 105701055A CN 201410692501 A CN201410692501 A CN 201410692501A CN 105701055 A CN105701055 A CN 105701055A
- Authority
- CN
- China
- Prior art keywords
- reading times
- electronic installation
- data
- host apparatus
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Abstract
一种电子装置,用于接收多个待传数据且电性耦接至主机装置,此电子装置包括计数器、多路复用器与缓存器。计数器用于计算主机装置对电子装置的读取次数,并根据读取次数产生读取次数标头。多路复用器用于依据读取次数标头自多个待传数据中选择出传送数据,其中这些待传数据分别对应于不同的读取次数的读取次数标头。缓存器用于暂存读取次数标头,并于接收到传送数据后,输出读取次数标头与传送数据至主机装置。主机装置对读取次数标头与传送数据进行译码运算,并得到所选择的待传数据。
Description
技术领域
本发明是有关于一种电子装置及其数据传输方法,且特别是有关于一种可增加数据传输种类的电子装置及其数据传输方法。
背景技术
在传统的串行式通用输入输出(serialgeneralpurposeinputoutput,SGPIO)架构在传输数据之前,会事先定义与分配固定数量的时槽给复杂可編程逻辑器件(complexprogrammablelogicdevice,CPLD),以进行数据的传送。
然而,在分配完时槽之后,SGPIO可传送的数据种类则无法再增加,亦即,在固定数据时槽的数量下,其已局限住传输数据的种类而无法再进一步变化、增加。举例来说,若一个封包仅可传送8个位,则SGPIO传输数据时仅能传送8个数据。然而,有时某一个资料需1个封包以上才能收集到完整资料。
发明内容
有鉴于以上的问题,本揭露提出一种电子装置及其数据传输方法,此电子装置及其数据传输方法通过计算串行式通用输入输出总线的数据的读取次数,来增加数据传输的种类。
根据本揭露一实施例中的一种电子装置,此电子装置接收多数个待传数据,且电性耦接至主机装置,且此电子装置包括计数器、多路复用器以及缓存器。其中,多路复用器电性连接计数器并接收上述多个待传数据,缓存器电性连接计数器与多路复用器的输出端。计数器用于计算主机装置对电子装置的读取次数,并根据此读取次数产生读取次数标头。多路复用器用于依据读取次数标头自上述这些待传数据中选择出传送数据,其中这些待传数据分别对应于不同的读取次数的读取次数标头。缓存器用于暂存上述的读取次数标头,并于接收到传送数据后,输出读取次数标头与传送数据至主机装置。其中,主机装置对读取次数标头与传送数据进行译码运算,并得到所选择的待传数据。
在一实施例中,电子装置更包括时钟频率侦测器,此时钟频率侦测器电性连接计数器,且此时钟频率侦测器用于依据主机装置所输出的时钟频率讯号,判断电子装置是否被主机装置读取。
在一实施例中,计数器依据主机装置所输出的加载讯号来产生读取次数标头。
在一实施例中,计数器于计算出读取次数达到默认值时,则将读取次数归零,并重新计算主机装置对电子装置的读取次数。
承接上述实施例,读取次数标头与传送数据总共占M个时槽,而读取次数标头占N个时槽,默认值为2N-1,其中M与N为正整数且M大于N。
根据本揭露一实施例中的一种数据传输方法,此数据传输方法适用于电子装置与主机装置进行数据传输,其中上述的电子装置接收多数个待传数据,且电性耦接至主机装置。此数据传输方法的步骤流程依序如下所述。首先,电子装置计算主机装置对电子装置的读取次数,并根据此读取次数产生读取次数标头。接着,电子装置依据读取次数标头,自多个待传数据中选择出传送数据,其中这些待传数据分别对应于不同的读取次数的读取次数标头。再来,电子装置输出读取次数标头与传送数据至主机装置。最后,主机装置对读取次数标头与传送数据进行译码运算,并得到所选择的待传数据。
在一实施例中,于计算主机装置对电子装置的读取次数的步骤之前更包括依据主机装置所输出的时钟频率讯号,判断电子装置是否被主机装置读取。
在一实施例中,于产生读取次数标头的步骤中依据主机装置所输出的加载讯号来产生读取次数标头。
在一实施例中,当计算出读取次数达到默认值时,则将读取次数归零,并重新计算主机装置对电子装置的读取次数。
承接上述实施例,读取次数标头与传送数据总共占M个时槽,而读取次数标头占N个时槽,默认值为2N-1,其中M与N为正整数且M大于N。
综合以上所述,本揭露提供一种电子装置及其数据传输方法,此电子装置及其数据传输方法可根据数据传输的需求以及主机装置欲对电子装置的读取次数,而适当地分配用于作为表头的读取次数标头的时槽数量,以增加或改变传输资料的种类,进而可以在相同的时槽数量下获得更多的信息。
以上关于本揭露内容的说明及以下的实施方式的说明用于示范与解释本发明的精神与原理,并且提供本发明的权利要求更进一步的解释。
附图说明
图1为根据本揭露一实施例的电子装置的功能方块图。
图2为根据第1图的电子装置以串行式通用目的输入输出接口进行传输时的时槽分配示意图。
图3为根据本揭露一实施例的数据传输方法的步骤流程图
组件标号说明:
1电子装置
10时钟频率侦测器
12计数器
14多路复用器
16缓存器
2主机装置
S30~S36步骤流程
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求范围及图式,任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例系进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。
请参照图1,图1为根据本揭露一实施例的电子装置的功能方块图。如图1所示,电子装置1接收多数个待传数据,且电性耦接至主机装置2,此电子装置1主要包括时钟频率侦测器10、计数器12、多路复用器14以及缓存器16,其中时钟频率侦测器10电性连接计数器12,而计数器12更分别电性连接多路复用器14的控制端与缓存器16。于实务上,本发明实施例的电子装置1适用于以串行式通用目的输入输出(serialgeneralpurposeinput/output,SGPIO)接口与主机装置2进行数据传输,其中主机装置2可视为SGPIO启动设备(SGPIOinitiator),而电子装置1则可视为SGPIO目标设备(SGPIOtarget)。
于实务上,主机装置2可以为一种基板管理控制器(baseboardmanagementcontroller,BMC)或中央处理器(centralprocessingunit,CPU),而电子装置1则可以为一种以现场可编程门阵列(fieldprogrammablegatearray,FPGA)或复杂可编程逻辑器件(complexprogrammablelogicdevice,CPLD)实现的电子组件,但不以上述为限。此外,在实际的操作中,主机装置2会分配固定数量的多个时槽(timeslots)给电子装置1使用,以进行两装置之间的数据传输。以下分别就电子装置1中的各电子组件作详细的说明。
时钟频率侦测器10接收主机装置2所提供的时钟频率讯号,并且用于依据上述的时钟频率讯号判断电子装置1是否被主机装置2所读取。于实务上,时钟频率讯号为SGPIO架构中的SClock讯号。在实际的操作中,时钟频率侦测器10可以藉由侦测时钟频率讯号的变化,例如处于上升缘或处于下降缘,来判断主机装置2是否正在读取电子装置1,本发明在此不加以限制。
计数器12接收主机装置2所提供的加载讯号,且此计数器12用于计算主机装置2对电子装置1的读取次数,并根据此读取次数产生一组读取次数标头。其中,读取次数标头以二进制字符串指示主机装置2对电子装置1的读取为第几次读取。更详细来说,当计数器12计算出主机装置2对电子装置1的读取次数为第一次读取时,则会产生指示为第一次读取的读取次数标头「00」;当计数器12计算出主机装置2对电子装置1的读取次数为第二次读取时,则会产生指示为第二次读取的读取次数标头「01」;当计数器12计算出主机装置2对电子装置1的读取次数为第三次读取时,则会产生指示为第三次读取的读取次数标头「10」,其后续的读取次数的计算则以此类推。
值得注意的是,本发明的计数器12于每一次主机装置2对电子装置1进行读取时,其所累计的读取次数将会加一,直到计数器12所累计的读取次数达到了一个默认值时,其所累计的读取次数将会自动归零,并于主机装置2下一次对电子装置1进行读取时,重新累计主机装置2对电子装置1的读取次数(亦即由重新由第一次读取开始累计)。换句话说,计数器12于计算出主机装置2对电子装置1的读取次数达到上述的默认值时,则将读取次数归零,并重新计算主机装置对该电子装置的读取次数。在实际的操作中,计数器12依据主机装置2所输出的加载讯号来产生读取次数标头。于实务上,加载讯号为SGPIO架构中的SLoad讯号。
多路复用器14的输入端接收有多个待传数据,这些待传数据分别对应于不同的读取次数的读取次数标头。多路复用器14用于依据计数器12所产生的读取次数标头,而自上述多个待传数据中选择出对应于此读取次数标头的传送数据。更详细来说,当多路复用器14的控制端接收到指示为第一次读取的读取次数标头「00」时,多路复用器14会自上述多个待传数据中选择输出对应于读取次数标头「00」的第一待传资料,此第一待传数据即为此次的传送数据;当多路复用器14的控制端接收到指示为第四次读取的读取次数标头「11」时,多路复用器14会自上述多个待传数据中选择输出对应于读取次数标头「11」的第四待传资料,此第四待传数据即为此次的传送数据,其余依此类推。
此外,本发明在此不加以限制所述多个待传数据所代表的信息。举例来说,当计数器12计算出主机装置2对电子装置1的读取次数为第一次读取(亦即读取次数标头为「00」)时,多路复用器14会依据读取次数标头「00」而从所述多个待传数据中选择出代表电源正常(powergood)的待传数据;当计数器12计算出主机装置2对电子装置1的的读取次数为第二次读取(亦即读取次数标头为「01」)时,多路复用器14会依据读取次数标头「01」而从所述多个待传数据中选择出代表使能(enable)的待传资料。
缓存器16用于暂存计数器12所产生的读取次数标头,并于接收到多路复用器14所输出的传送数据后,依序输出上述的读取次数标头与上述的传送数据至主机装置2。藉此,主机装置2可以对所接收到的读取次数标头与传送数据进行译码运算,并得到所选择的待传数据。于实务上,缓存器16以一个包括有读取次数标头与传送数据的讯框来对主机装置2进行数据的传送,此讯框可视为SGPIO架构中的SDataIn讯号。此外,由于主机装置2会分配固定数量的多个时槽给电子装置1使用,故电子装置1可以对主机装置2传输的数据种类会受到读取次数标头所占用的时槽的数量而有所不同。换句话说,本发明所揭示的时槽分配方式可以将读取次数标头作为数据传输时的表头(header),此表头所占用的时槽数量会随着计数器12的最大累计读取次数而增加,故本发明在此不加以限制表头所占用的时槽数量以及传送数据头所占用的时槽数量。
请参照图2,图2为根据图1的电子装置以串行式通用输入输出接口进行传输时的时槽分配示意图。为了方便说明,图2所示的SGPIO架构以八个位为例,亦即主机装置2分配八个时槽给电子装置1使用。如图2所示,当计数器12的最大累计读取次数有两次(亦即读取次数标头为「0」与「1」)时,表头占用一个时槽,待传资料占用七个时槽;当计数器12的最大累计读取次数有四次(亦即读取次数标头为「00」、「01」、「10」与「11」)时,表头占用两个时槽,待传资料占用六个时槽;当计数器12的最大累计读取次数有八次(亦即读取次数标头为「000」、「001」、「010」、「011」、「100」、「101」、「110」与「111」)时,表头占用三个时槽,待传资料占用五个时槽。
换句话说,于本发明实施例中,若读取次数标头(即表头)与传送数据总共占M个时槽,而读取次数标头占N个时槽,M与N为正整数且M大于N时,上述的默认值会为2N-1。请继续参照图2,当M为8时,N可以是1、2或3。假设N为2的话,则表头可代表4(即22)种不同资料种类,若N为3时,则表头可代表8(即23)种不同资料种类。此处的4或8即为前述的计数器12的最大累计读取次数,使得当计数器12计数到4或8时,会归零并重新开始计数,如此一来,即可以把每一种类的数据都依序传给主机装置2。
此外,当表头所占的时槽确定后,其余的时槽(M-N)即为该表头所对应的待传资料的内容可以使用的时槽,依经验,在单一封包中,这些剩余时槽(M-N)即能把单一种所要传的数据都传输完毕。承上所述,虽然每增加一个时槽的数量作为携带数据的表头时,会使得需要读取数据的次数变多,亦即要多读几次才能把所需的数据传到主机装置2,然而,待传数据均可在单一封包中完整传完,此外,由于目前SGPIO的时钟频率均很快,本发明的实施并不会对数据的传输造成任何延迟。
此外,由于本发明的电子装置1通过计算主机装置2对电子装置1的读取次数来自动产生用于作为表头的读取次数标头,故电子装置1在欲进行数据传输时,无需与主机装置2进行握手(handshaking),即可以直接进行待传数据的传输。另外,主机装置2也可以通过所接收到的表头所指示的读取次数标头而直接译码出待传数据所承载的信息,故主机装置2不需要与电子装置1作同步,且主机装置2获得待传数据的速度取决于主机装置2对电子装置1进行读取的频率。
请一并参照图1与图3,图3为根据本揭露一实施例的数据传输方法的步骤流程图。如图3所示,本发明实施例的数据传输方法适用于电子装置1与主机装置2进行数据传输,且此电子装置1接收多数个待传数据,且电性耦接至主机装置2。以下分别就数据传输方法中的各步骤流程作详细的说明。
首先,在步骤S30中,电子装置1会计算主机装置2对电子装置1的读取次数,并据以产生读取次数标头。接着,在步骤S32中,电子装置1会依据读取次数标头,自多个待传数据中选择出对应于读取次数标头的传送数据,其中这些待传数据分别对应于指示有不同的读取次数的读取次数标头。再来,在步骤S34中,电子装置1会依序输出读取次数标头与传送数据至主机装置2。最后,在步骤S36中,主机装置2可以对所接收到的读取次数标头与传送数据进行译码运算,并得到所选择的待传数据。
值得注意的是,当电子装置1计算出主机装置2对电子装置1的读取次数达到一组默认值时,则会将读取次数归零,并重新开始计算主机装置2对电子装置1的读取次数。承接上述,当读取次数标头与传送数据总共占M个时槽,而读取次数标头占N个时槽时,上述的默认值会为2N-1,其中M与N为正整数且M大于N。
此外,于计算主机装置2对电子装置1的读取次数的步骤(即步骤S30)之前,本发明实施例的数据传输方法更包括依据主机装置2所输出的时钟频率讯号,判断电子装置1是否被主机装置2读取。另外,于产生读取次数标头的步骤(即步骤S30)中,依据主机装置2所输出的加载讯号来产生读取次数标头。
综上所述,本发明实施例揭露一种电子装置及其数据传输方法,此电子装置及其数据传输方法可根据数据传输的需求以及主机装置欲对电子装置的读取次数,而适当地分配用于作为表头的读取次数标头的时槽数量,以增加或改变传输资料的种类,进而可以在相同的时槽数量下获得更多的信息,且两装置可通过表头而不需在数据传输前进行握手,十分具有实用性。
虽然本发明以上述的实施例揭露如上,然其并非用于限定本发明。在不脱离本发明的精神和范围内,所为的更动与润饰,均属本发明权利要求的保护范围。关于本发明所界定的保护范围请参考所附的权利要求书。
Claims (10)
1.一种电子装置,适用于接收多数个待传数据,且电性耦接至一主机装置,其特征为,
该电子装置包括:
一计数器,用于计算该主机装置对该电子装置的一读取次数,并根据该读取次数产生一读取次数标头;
一多路复用器,电性连接该计数器并接收该些待传数据,用于依据该读取次数标头自该些待传数据中选择出一传送数据,其中该些待传数据分别对应于不同的该读取次数的该读取次数标头;以及
一缓存器,电性连接该计数器与该多路复用器的输出端,用于暂存该读取次数标头,并于接收到该传送数据后,输出该读取次数标头与该传送数据至该主机装置;
其中,该主机装置对该读取次数标头与该传送数据进行译码运算,并得到所选择的该待传数据。
2.如权利要求1所述的电子装置,其特征为,该电子装置更包括一时钟频率侦测器,该时钟频率侦测器电性连接该计数器,该时钟频率侦测器用于依据该主机装置所输出的一时钟频率讯号,判断该电子装置是否被该主机装置读取。
3.如权利要求1所述的电子装置,其特征为,该计数器依据该主机装置所输出的一加载讯号来产生该读取次数标头。
4.如权利要求1所述的电子装置,其特征为,当该计数器计算出该读取次数达到一默认值时,则将该读取次数归零,并重新计算该主机装置对该电子装置的该读取次数。
5.如权利要求4所述的电子装置,其特征为,该读取次数标头与该传送数据总共占M个时槽,而该读取次数标头占N个时槽,该默认值为2N-1,其中M与N为正整数且M大于N。
6.一种数据传输方法,适用于一电子装置与一主机装置进行数据传输,该电子装置接收多数个待传数据,且电性耦接至该主机装置,其特征为,该数据传输方法包括:
该电子装置计算该主机装置对该电子装置的一读取次数,并根据该读取次数产生一读取次数标头;
该电子装置依据该读取次数标头,自该些待传数据中选择出一传送数据,其中该些待传数据分别对应于不同的该读取次数的该读取次数标头;
该电子装置输出该读取次数标头与该传送数据至该主机装置;以及
该主机装置对该读取次数标头与该传送数据进行译码运算,并得到所选择的该待传数据。
7.如权利要求6所述的数据传输方法,其特征为,于该电子装置计算该主机装置对该电子装置的该读取次数的步骤之前更包括依据该主机装置所输出的一时钟频率讯号,判断该电子装置是否被该主机装置读取。
8.如权利要求6所述的数据传输方法,其特征为,于该电子装置产生该读取次数标头的步骤中依据该主机装置所输出的一加载讯号来产生该读取次数标头。
9.如权利要求6所述的数据传输方法,其特征为,更包括当该电子装置计算出该读取次数达到一默认值时,则将该读取次数归零,并重新计算该主机装置对该电子装置的该读取次数。
10.如权利要求9所述的数据传输方法,其特征为,该读取次数标头与该传送数据总共占M个时槽,而该读取次数标头占N个时槽,该默认值为2N-1,其中M与N为正整数且M大于N。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410692501.0A CN105701055B (zh) | 2014-11-26 | 2014-11-26 | 电子装置及其数据传输方法 |
US14/677,599 US9443568B2 (en) | 2014-11-26 | 2015-04-02 | Electronic device and data transmission method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410692501.0A CN105701055B (zh) | 2014-11-26 | 2014-11-26 | 电子装置及其数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105701055A true CN105701055A (zh) | 2016-06-22 |
CN105701055B CN105701055B (zh) | 2018-08-28 |
Family
ID=56010860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410692501.0A Active CN105701055B (zh) | 2014-11-26 | 2014-11-26 | 电子装置及其数据传输方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9443568B2 (zh) |
CN (1) | CN105701055B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286853A (zh) * | 2019-07-25 | 2021-01-29 | 广东高云半导体科技股份有限公司 | 一种支持多协议的fpga系统及数据处理方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111198833B (zh) * | 2018-11-16 | 2023-07-14 | 英业达科技有限公司 | 串行通用输入/输出系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1407768A (zh) * | 2001-09-02 | 2003-04-02 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种多队列数据分组连续转发的装置和方法 |
US20070061389A1 (en) * | 2005-09-09 | 2007-03-15 | Via Technologies, Inc. | Logarithm processing systems and methods |
CN101174390A (zh) * | 2006-10-30 | 2008-05-07 | 瑞鼎科技股份有限公司 | 削波器漂移补偿信号产生装置及其方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3016415B2 (ja) * | 1995-06-14 | 2000-03-06 | ブラザー工業株式会社 | データ転送方法及びそのデータ転送システム |
-
2014
- 2014-11-26 CN CN201410692501.0A patent/CN105701055B/zh active Active
-
2015
- 2015-04-02 US US14/677,599 patent/US9443568B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1407768A (zh) * | 2001-09-02 | 2003-04-02 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种多队列数据分组连续转发的装置和方法 |
US20070061389A1 (en) * | 2005-09-09 | 2007-03-15 | Via Technologies, Inc. | Logarithm processing systems and methods |
CN101174390A (zh) * | 2006-10-30 | 2008-05-07 | 瑞鼎科技股份有限公司 | 削波器漂移补偿信号产生装置及其方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112286853A (zh) * | 2019-07-25 | 2021-01-29 | 广东高云半导体科技股份有限公司 | 一种支持多协议的fpga系统及数据处理方法 |
CN112286853B (zh) * | 2019-07-25 | 2022-09-20 | 广东高云半导体科技股份有限公司 | 一种支持多协议的fpga系统及数据处理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160148658A1 (en) | 2016-05-26 |
US9443568B2 (en) | 2016-09-13 |
CN105701055B (zh) | 2018-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130070789A1 (en) | Information processing apparatus, communication method and storage medium | |
WO2017084229A1 (zh) | 通用串行输入输出的数据传输方法 | |
Liu et al. | A flexible hardware architecture for slave device of i2c bus | |
CN105045743B (zh) | 一种具备优先级调度的多协议转换方法 | |
WO2018176934A1 (zh) | 一种数据流控方法及装置 | |
KR101761462B1 (ko) | 네트워크 패킷의 병렬 처리 | |
CN105207954A (zh) | 发送数据包和吞吐量测试方法及装置 | |
CN105701055A (zh) | 电子装置及其数据传输方法 | |
CN104503868A (zh) | 数据同步方法、装置以及系统 | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
CN110275899A (zh) | 物联网数据流处理方法、系统及装置 | |
CN105897494A (zh) | 网络传输速率的测试方法 | |
CN109492239B (zh) | 一种实现仿真波形数据实时分割的装置 | |
US11748289B2 (en) | Protocol aware bridge circuit for low latency communication among integrated circuits | |
CN109542732A (zh) | 一种集群日志收集方法、装置和计算机可读存储介质 | |
US9838229B2 (en) | Method for verifying the functionality of a digital circuit | |
TW200424841A (en) | System and method for error capture and logging in computer systems | |
WO2016153853A1 (en) | Adaptive video direct memory access module | |
CN109117408B (zh) | 基于信号发生器的串行协议信号生成方法 | |
JP6522537B2 (ja) | コマンド処理装置及びプログラム | |
TWI556579B (zh) | 電子裝置及其資料傳輸方法 | |
Shrivastava et al. | Design and simulation of 16 bit UART Serial Communication Module based on VHDL | |
CN106354675A (zh) | 一种无序数据的生成方法、装置及系统 | |
CN110663207A (zh) | 嵌入的循环冗余校验值 | |
CN102547255B (zh) | Asi信号发送的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |